JPS6149491A - セラミツク多層配線基板 - Google Patents
セラミツク多層配線基板Info
- Publication number
- JPS6149491A JPS6149491A JP17190884A JP17190884A JPS6149491A JP S6149491 A JPS6149491 A JP S6149491A JP 17190884 A JP17190884 A JP 17190884A JP 17190884 A JP17190884 A JP 17190884A JP S6149491 A JPS6149491 A JP S6149491A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring
- ceramic multilayer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は産業用や民生用の各種電子機器に用いることが
できるセラミック多層配線基板に関するものである。
できるセラミック多層配線基板に関するものである。
従来例の構成とその問題点
近年、電子機器の小型、軽量化に伴ない、電子回路の高
・密度化が要求され、それらを達成する手段としてセラ
ミック基材に多層配線した回路基板が実用化され、電子
機器の小型、軽量化に大きく貢献している。
・密度化が要求され、それらを達成する手段としてセラ
ミック基材に多層配線した回路基板が実用化され、電子
機器の小型、軽量化に大きく貢献している。
以下図面を参照しながら従来のセラミック多層配線基板
について説明する。第一図は従来のセラミック多層配線
基板の断面図であり１はセラミックからなる絶縁基板で
あり、３ａ、３ｃ、３ｄは絶縁基板１上に形成された第
１および第２の配線導体層である。２ａ、２ｂは絶縁基
板１上に形成された配線導体層３ａと３ｄ間の絶縁を目
的とした二層の絶縁層であり、絶縁体の欠落した同一径
の導体露出部ｓａ、６ｂが設けられている。３ｂは配線
導体３ａと３０を電気的に接合するだめの中間導体であ
り、４は回路部品として機能を発揮する厚膜抵抗体や厚
膜コンデンサなどの厚膜素子である。
について説明する。第一図は従来のセラミック多層配線
基板の断面図であり１はセラミックからなる絶縁基板で
あり、３ａ、３ｃ、３ｄは絶縁基板１上に形成された第
１および第２の配線導体層である。２ａ、２ｂは絶縁基
板１上に形成された配線導体層３ａと３ｄ間の絶縁を目
的とした二層の絶縁層であり、絶縁体の欠落した同一径
の導体露出部ｓａ、６ｂが設けられている。３ｂは配線
導体３ａと３０を電気的に接合するだめの中間導体であ
り、４は回路部品として機能を発揮する厚膜抵抗体や厚
膜コンデンサなどの厚膜素子である。
以上のように構成された従来のセラミック多層配線基板
についてその動作を以下に説明する。たとえばアルミナ
（Ａ１２０３）やベリリア（Ｂｅｄ）などのセラミック
からなる絶縁基板１の表面に、スクリーン印刷方法など
を用いて、銀−パラジウム（Ａｑ−Ｐｄ）、金（Ａｕ）
、銅（Ｃｕ）、タングステン（Ｗ） などからなる第
１の配線導体層３ａを形成する。その上に絶縁体の欠落
した第１の導体露出部５ａを有し、ガラス（８ｉ０２）
やアルミナ（Ａ１２０３）の絶縁物からなる一層目の絶
縁層２ａを上記と同様の方法を用いて設ける。この絶縁
層は多層化する際の配線導体間の絶縁性を維持するため
に設けられるものでピンホールや厚みむらの発生による
絶縁性の劣化を防止するだめ二層形成されるのが通常で
ある。具体的にはスクリーン印刷方法を用いて行い、所
定のスクリーン版によシ、ガラスやアルミナ絶縁性の無
機物とエチルセルローズやブチルセロソルブなどの有機
物からなる絶縁ペーストを用いて、印刷形成し、乾燥し
た後得られる。一層目の絶縁層２ａの上にさらに同一の
スクリーン版により同様の絶縁ペーストを用い重ねて形
成し、二層の絶縁層２ｂを得るものである。
についてその動作を以下に説明する。たとえばアルミナ
（Ａ１２０３）やベリリア（Ｂｅｄ）などのセラミック
からなる絶縁基板１の表面に、スクリーン印刷方法など
を用いて、銀−パラジウム（Ａｑ−Ｐｄ）、金（Ａｕ）
、銅（Ｃｕ）、タングステン（Ｗ） などからなる第
１の配線導体層３ａを形成する。その上に絶縁体の欠落
した第１の導体露出部５ａを有し、ガラス（８ｉ０２）
やアルミナ（Ａ１２０３）の絶縁物からなる一層目の絶
縁層２ａを上記と同様の方法を用いて設ける。この絶縁
層は多層化する際の配線導体間の絶縁性を維持するため
に設けられるものでピンホールや厚みむらの発生による
絶縁性の劣化を防止するだめ二層形成されるのが通常で
ある。具体的にはスクリーン印刷方法を用いて行い、所
定のスクリーン版によシ、ガラスやアルミナ絶縁性の無
機物とエチルセルローズやブチルセロソルブなどの有機
物からなる絶縁ペーストを用いて、印刷形成し、乾燥し
た後得られる。一層目の絶縁層２ａの上にさらに同一の
スクリーン版により同様の絶縁ペーストを用い重ねて形
成し、二層の絶縁層２ｂを得るものである。
この時間−のスクリーン版を用いていることから第１の
導体露出部６ａと第２の導体露出部２ｂは同一径で形成
される。次に同様の方法を用い、銀−パラジウム、（Ａ
ｇ −Ｐｄ ） 、金（Ａｕ）、銅（Ｃｕ）。
導体露出部６ａと第２の導体露出部２ｂは同一径で形成
される。次に同様の方法を用い、銀−パラジウム、（Ａ
ｇ −Ｐｄ ） 、金（Ａｕ）、銅（Ｃｕ）。
タングステン（Ｗ） などからなる中間導体層３ｂを
導体露出部６ａ、６ｂに被覆させるように印刷形成する
。しか不抜、二層目の絶縁層２ｂの上に、第２の配線導
体層３ｃ、３ｄを形成し中間導体３ｂとの重積部Ｂを設
けることによって電気的導通を行わせしめ、最後に回路
部品としての機能を発揮する抵抗体やコンデンサなどの
厚膜素子４を形成してセラミック多層配線基板１ｏを得
るものである。
導体露出部６ａ、６ｂに被覆させるように印刷形成する
。しか不抜、二層目の絶縁層２ｂの上に、第２の配線導
体層３ｃ、３ｄを形成し中間導体３ｂとの重積部Ｂを設
けることによって電気的導通を行わせしめ、最後に回路
部品としての機能を発揮する抵抗体やコンデンサなどの
厚膜素子４を形成してセラミック多層配線基板１ｏを得
るものである。
しかしながら上記のような構成においては、第１の配線
導体層３ａと二層目の絶縁層２ｂとによって形成される
段差距離ｘ１ が大きいだめ中間導体３ｂを形成すると
きに導体ペーストが導体露出部ｓａ、ｓｂに均一に充填
されず、不安定な接続状態を発生せしめ、いわゆる断線
不良の最大要因となる。捷だ図示Ａ矢線部の導体膜厚は
、局部的に薄くなり易く、それらに起因する接続不良の
頻発を促すものである。これらの問題点は導体露出部ｓ
ａ、ｓｂの径りが小さくなるに従って顕著に発生ずるも
のである。またもう一つの問題点は構成上から第２の配
線導体層３ｃと中間導体３ｂとの重積部Ｂは必然的に厚
くなシ、そのために発生する隆起によってセラミック多
層基板１０の表面平坦性が損われることとなる。これら
の結果、厚膜素子４を形成する際に均一な厚みを制御す
ることが困難となり、たとえば抵抗体の抵抗値や、コン
デンサの静電容量値の変動をきたし、精度の高い厚膜素
子が得られなくなる結果、特性バラツキの非常に大きな
セラミック多層配線基板となるものである。これら従来
の多層配線基板は製造上の歩留りを低下させるだけで々
く品質面においても問題があり信頼性に欠けるものであ
る。
導体層３ａと二層目の絶縁層２ｂとによって形成される
段差距離ｘ１ が大きいだめ中間導体３ｂを形成すると
きに導体ペーストが導体露出部ｓａ、ｓｂに均一に充填
されず、不安定な接続状態を発生せしめ、いわゆる断線
不良の最大要因となる。捷だ図示Ａ矢線部の導体膜厚は
、局部的に薄くなり易く、それらに起因する接続不良の
頻発を促すものである。これらの問題点は導体露出部ｓ
ａ、ｓｂの径りが小さくなるに従って顕著に発生ずるも
のである。またもう一つの問題点は構成上から第２の配
線導体層３ｃと中間導体３ｂとの重積部Ｂは必然的に厚
くなシ、そのために発生する隆起によってセラミック多
層基板１０の表面平坦性が損われることとなる。これら
の結果、厚膜素子４を形成する際に均一な厚みを制御す
ることが困難となり、たとえば抵抗体の抵抗値や、コン
デンサの静電容量値の変動をきたし、精度の高い厚膜素
子が得られなくなる結果、特性バラツキの非常に大きな
セラミック多層配線基板となるものである。これら従来
の多層配線基板は製造上の歩留りを低下させるだけで々
く品質面においても問題があり信頼性に欠けるものであ
る。
発明の目的
本発明は上記従来の欠点を解消するものであシ簡単な構
成によって、絶縁基板上の第１の配線導体と第２の配線
導体とを信頼度高く電気的に接合せしめるとともに、セ
ラミック多層基板の表面平坦性を高めることで均一な膜
厚を有する精度の高い厚膜素子を得ることができるセラ
ミック多層基板を提供するものである。
成によって、絶縁基板上の第１の配線導体と第２の配線
導体とを信頼度高く電気的に接合せしめるとともに、セ
ラミック多層基板の表面平坦性を高めることで均一な膜
厚を有する精度の高い厚膜素子を得ることができるセラ
ミック多層基板を提供するものである。
発明の構成
本発明のセラミック多層基板は上記目的を達成するため
に絶縁基板の表面に第１の配線導体層を形成し、その上
に絶縁体の欠落した第１の導体露出部を有する一層目の
絶縁層を設け、その上に第１の導体露出部を外囲するよ
うな第２の導体露出部を有する二層目の絶縁層を設ける
。そして第２の導体露出部内に中間導体を配設し、その
一部が重積するように二層目の絶縁層上に第２の配線導
体層を形成もしくは中間導体と第２の配線導体層の形成
順序を逆転せしめ、第２の配線導体層の上に中間導体が
重積するように形成することによって第１の配線導体層
と第２の配線導体層とを電気的に接合したものであり、
接続部の信頼性を向上させることができるとともに、特
性バラツキの少い厚膜素子が得られるようにしたもので
ある。
に絶縁基板の表面に第１の配線導体層を形成し、その上
に絶縁体の欠落した第１の導体露出部を有する一層目の
絶縁層を設け、その上に第１の導体露出部を外囲するよ
うな第２の導体露出部を有する二層目の絶縁層を設ける
。そして第２の導体露出部内に中間導体を配設し、その
一部が重積するように二層目の絶縁層上に第２の配線導
体層を形成もしくは中間導体と第２の配線導体層の形成
順序を逆転せしめ、第２の配線導体層の上に中間導体が
重積するように形成することによって第１の配線導体層
と第２の配線導体層とを電気的に接合したものであり、
接続部の信頼性を向上させることができるとともに、特
性バラツキの少い厚膜素子が得られるようにしたもので
ある。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。第２図は本発明の一実施例におけるセラミック多
層基板の断面図を示すものである。
する。第２図は本発明の一実施例におけるセラミック多
層基板の断面図を示すものである。
１はセラミックからなる絶縁基板であり、３ａ。
ｓｃ、ｓｄは絶縁基板１上に形成された第１および第２
の配線導体層である。２ａ 、２ｂは絶縁基板１上に形
成された配線導体層３ａと３ｄ間の絶縁を目的とした二
層の絶縁層であり、絶縁体が欠落した第１の導体露出部
６ａを有した一層目の絶縁層２ａの上に第１の導体露出
部５ａを外囲するように第２の導体露出部６ｂを有する
二層目の絶縁層２ｂが設けられている。３ｂは配線導体
３ａと３０を電気的に接合するための中間導体である。
の配線導体層である。２ａ 、２ｂは絶縁基板１上に形
成された配線導体層３ａと３ｄ間の絶縁を目的とした二
層の絶縁層であり、絶縁体が欠落した第１の導体露出部
６ａを有した一層目の絶縁層２ａの上に第１の導体露出
部５ａを外囲するように第２の導体露出部６ｂを有する
二層目の絶縁層２ｂが設けられている。３ｂは配線導体
３ａと３０を電気的に接合するための中間導体である。
また４は回路部品として機能を発揮する厚膜抵抗体や厚
膜コンデンサなどの厚膜素子である。
膜コンデンサなどの厚膜素子である。
以上の構成された本実施例のセラミック多層基板につい
て以下その動作について説明する。たとえばアルミナ（
Ａ１２ｏ３）やベリリア（Ｂ ｅ Ｏ）などのセラミッ
クからなる絶縁基板１の表面にスクリーン印刷方法など
を用いて、銀−パラジウム（Ａｑ−Ｐｄ）、金（Ａｕ）
、銅（Ｃｕ）、タングステン（Ｗ）などからなる第１の
配線導体層３ａを形成する。
て以下その動作について説明する。たとえばアルミナ（
Ａ１２ｏ３）やベリリア（Ｂ ｅ Ｏ）などのセラミッ
クからなる絶縁基板１の表面にスクリーン印刷方法など
を用いて、銀−パラジウム（Ａｑ−Ｐｄ）、金（Ａｕ）
、銅（Ｃｕ）、タングステン（Ｗ）などからなる第１の
配線導体層３ａを形成する。
その上に絶縁体の欠落した第１の導体露出部６ａを有し
、ｊｆシラスＳｉ０２） ヤフルミｔ （Ａ１２０３）
の絶縁物からなる一層目の絶縁層２ａを上記と同様の方
法を用いて設ける。
、ｊｆシラスＳｉ０２） ヤフルミｔ （Ａ１２０３）
の絶縁物からなる一層目の絶縁層２ａを上記と同様の方
法を用いて設ける。
一層目の絶縁層２ａの上に、従来例と同じ目的で第１の
導体露出部５ａを外囲するようにして、第２の導体露出
部５ｂを有する二層目の絶縁層２ｂを一層目と同様の絶
縁ペーストを用いて重ねて設ける。次に同様の方法を用
いて銀−パラジウム（Ａｑ−Ｐａ）、金（Ａｕ）、銅（
Ｃｕ）、タングステン（’Ｗ） などからなる中間導
体層３ｂを第２の導体露出部５ｂに外囲された内部に第
１の導体露出部６ａを被覆せるようにして形成する。
導体露出部５ａを外囲するようにして、第２の導体露出
部５ｂを有する二層目の絶縁層２ｂを一層目と同様の絶
縁ペーストを用いて重ねて設ける。次に同様の方法を用
いて銀−パラジウム（Ａｑ−Ｐａ）、金（Ａｕ）、銅（
Ｃｕ）、タングステン（’Ｗ） などからなる中間導
体層３ｂを第２の導体露出部５ｂに外囲された内部に第
１の導体露出部６ａを被覆せるようにして形成する。
しかる後、二層目の絶縁層２ｂの上に第２の配線導体層
３ｃ、および３ｄを形成し、中間導体３ｂの上に重積部
Ｂを設けることによって電気的導通を行わせせしめ最後
に、回路部品としての機能を発揮する抵抗体やコンデン
サなどの厚膜素子４を形成して、本発明のセラミック多
層配線基板１１を得るものである。
３ｃ、および３ｄを形成し、中間導体３ｂの上に重積部
Ｂを設けることによって電気的導通を行わせせしめ最後
に、回路部品としての機能を発揮する抵抗体やコンデン
サなどの厚膜素子４を形成して、本発明のセラミック多
層配線基板１１を得るものである。
本発明のセラミック多層配線基板１１の第１の配線導体
層３ａと一層目の絶縁層２ａとによって形成される段差
距離ｘ２が上記構成によって、従来のセラミック多層基
板１０のそれより小さくなり中間導体３ｂを形成するだ
めの導体ペーストが第１の導体露出部５ａに均一に充填
されると共に、図示Ａ矢線部の導体膜厚も均一に厚く形
成でき、断線などの接続不良の防止が可能となり、安定
した接続状態を得ることができるものである。捷だ、二
層目の絶縁層２ｂを設ける際に、第１の導体露出部２ａ
を外囲するようにして、第２の導体露出部５ｂを設け、
その内部に中間導体３ｂを配設しであることから、従来
のセラミック多層配線基板で問題となっていた重積部Ｂ
の隆起が発生せず、表面平坦性に優れたものが得られ、
厚膜素子４を形成する際、均一な寸法精度を有するもの
が得られ、たとえば、抵抗体の抵抗値やコンデンサの静
電容量値が安定した高精度のセラミック多層配線基板と
なるものである。
層３ａと一層目の絶縁層２ａとによって形成される段差
距離ｘ２が上記構成によって、従来のセラミック多層基
板１０のそれより小さくなり中間導体３ｂを形成するだ
めの導体ペーストが第１の導体露出部５ａに均一に充填
されると共に、図示Ａ矢線部の導体膜厚も均一に厚く形
成でき、断線などの接続不良の防止が可能となり、安定
した接続状態を得ることができるものである。捷だ、二
層目の絶縁層２ｂを設ける際に、第１の導体露出部２ａ
を外囲するようにして、第２の導体露出部５ｂを設け、
その内部に中間導体３ｂを配設しであることから、従来
のセラミック多層配線基板で問題となっていた重積部Ｂ
の隆起が発生せず、表面平坦性に優れたものが得られ、
厚膜素子４を形成する際、均一な寸法精度を有するもの
が得られ、たとえば、抵抗体の抵抗値やコンデンサの静
電容量値が安定した高精度のセラミック多層配線基板と
なるものである。
なお、上記実施例では、中間導体の上に第２の配線導体
層を形成して第１の配線導体層と第２の配線導体層と電
気的に接合したセラミック多層配線基板について説明を
行ったが、特にこれに限定されるものでなく第２の配線
導体層の上に中間導体を形成して、第１の配線導体層と
第２の配線導体層とを電気的に接合しても、本発明の目
的とするところの効果は損われず、所望のセラミック多
層配線基板が得られるものである。
層を形成して第１の配線導体層と第２の配線導体層と電
気的に接合したセラミック多層配線基板について説明を
行ったが、特にこれに限定されるものでなく第２の配線
導体層の上に中間導体を形成して、第１の配線導体層と
第２の配線導体層とを電気的に接合しても、本発明の目
的とするところの効果は損われず、所望のセラミック多
層配線基板が得られるものである。
発明の効果
以上のように本発明におけるセラミック多層基板によれ
ば、次の効果を得ることができる。すなわち第１と第２
の配線導体層の電気的接合を安定化し、セラミック多層
配線基板面の平坦性が図られ、高精度の厚膜素子を、有
する高品質のセラミック多層配線基板を提供することが
できる。
ば、次の効果を得ることができる。すなわち第１と第２
の配線導体層の電気的接合を安定化し、セラミック多層
配線基板面の平坦性が図られ、高精度の厚膜素子を、有
する高品質のセラミック多層配線基板を提供することが
できる。
第１図は従来例を示す断面図、第２図は本発明の一実施
例を示す断面図である。 １ ・・・・絶縁基板、２ａ・・・・・・一層目の絶縁
層、２ｂ・・・・・二層目の絶縁層、３ａ・・・・・第
１の配線導体層、３ｂ・・・・・中間導体、３ｃ、ｓｄ
・・・・・第２の配線導体層、４・・・・・・厚膜素子
、６ａ・・・・第１の導体露出部、６ｂ・・・・第２の
導体露出部、１ｏ ・・・従来のセラミック多層配線基
板、１１・・・・・本発明のセラミック多層配線基板、
Ａ ・・・・中間導体膜厚が最も薄くなる部分、Ｂ・・
・・・中間導体と第２の配線導体層との重積部、Ｄ・・
・・・導体露出部の径、ｘｌ ・・第１の配線導体と
二層目の絶縁層との段差距離、ｘ２・・・・・第１の配
線導体と一層目の絶縁層との段差距離。 ！ 代理人の氏名 弁理士 中
尾 敏 男 ほか１名第１図 第２図
例を示す断面図である。 １ ・・・・絶縁基板、２ａ・・・・・・一層目の絶縁
層、２ｂ・・・・・二層目の絶縁層、３ａ・・・・・第
１の配線導体層、３ｂ・・・・・中間導体、３ｃ、ｓｄ
・・・・・第２の配線導体層、４・・・・・・厚膜素子
、６ａ・・・・第１の導体露出部、６ｂ・・・・第２の
導体露出部、１ｏ ・・・従来のセラミック多層配線基
板、１１・・・・・本発明のセラミック多層配線基板、
Ａ ・・・・中間導体膜厚が最も薄くなる部分、Ｂ・・
・・・中間導体と第２の配線導体層との重積部、Ｄ・・
・・・導体露出部の径、ｘｌ ・・第１の配線導体と
二層目の絶縁層との段差距離、ｘ２・・・・・第１の配
線導体と一層目の絶縁層との段差距離。 ！ 代理人の氏名 弁理士 中
尾 敏 男 ほか１名第１図 第２図
Claims (2)
- （１）絶縁基板の表面に第１の配線導体層を形成し、そ
の上に絶縁体の欠落した第１の導体露出部を有する一層
目の絶縁層を設け、その上に前記第１の導体露出部を外
囲するような第２の導体露出部を有する二層目の絶縁層
を設け、前記第２の導体露出部内に中間導体を配設し、
その一部が重積するように前記二層目の絶縁層上に第２
の配線導体層を形成することによって、前記第１の配線
導体層と前記第２の配線導体層とを電気的に接合してな
ろことを特徴とするセラミック多層配線基板。 - （２）中間導体と第２の配線導体層の形成順序が逆転し
ており、第２の配線導体の上に中間導体が重積している
ことを特徴とした特許請求の範囲第１項記載のセラミッ
ク多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17190884A JPS6149491A (ja) | 1984-08-18 | 1984-08-18 | セラミツク多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17190884A JPS6149491A (ja) | 1984-08-18 | 1984-08-18 | セラミツク多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149491A true JPS6149491A (ja) | 1986-03-11 |
Family
ID=15932054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17190884A Pending JPS6149491A (ja) | 1984-08-18 | 1984-08-18 | セラミツク多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149491A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318697A (ja) * | 1986-07-11 | 1988-01-26 | 日本電気株式会社 | 多層配線基板 |
| JPS6419795A (en) * | 1987-07-14 | 1989-01-23 | Midori Mark Seisakusho Kk | Flexible printed wiring board with multilayered pattern and manufacture thereof |
| US6688790B2 (en) * | 2002-03-11 | 2004-02-10 | Alps Electric Co., Ltd. | Keyboard input device |
-
1984
- 1984-08-18 JP JP17190884A patent/JPS6149491A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318697A (ja) * | 1986-07-11 | 1988-01-26 | 日本電気株式会社 | 多層配線基板 |
| JPS6419795A (en) * | 1987-07-14 | 1989-01-23 | Midori Mark Seisakusho Kk | Flexible printed wiring board with multilayered pattern and manufacture thereof |
| JPH0252432B2 (ja) * | 1987-07-14 | 1990-11-13 | Midori Maaku Seisakusho Kk | |
| US6688790B2 (en) * | 2002-03-11 | 2004-02-10 | Alps Electric Co., Ltd. | Keyboard input device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS6152967B2 (ja) | ||
| JPS63278399A (ja) | 混成厚膜回路の構成方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2592158Y2 (ja) | 積層型部品 | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| JP3136760B2 (ja) | チップ型３端子コンデンサ | |
| JP3018644B2 (ja) | チップ複合機能素子 | |
| JP2710492B2 (ja) | 多層印刷配線基板の製造方法 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPS6347248B2 (ja) | ||
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JP3146884B2 (ja) | 回路部品 | |
| JPS633478B2 (ja) | ||
| JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
| JPH0426184A (ja) | 厚膜回路基板 | |
| JPS62119964A (ja) | 複合回路装置 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 |