JPS60102763A - 多層厚膜混成集積回路基板 - Google Patents
多層厚膜混成集積回路基板Info
- Publication number
- JPS60102763A JPS60102763A JP20907383A JP20907383A JPS60102763A JP S60102763 A JPS60102763 A JP S60102763A JP 20907383 A JP20907383 A JP 20907383A JP 20907383 A JP20907383 A JP 20907383A JP S60102763 A JPS60102763 A JP S60102763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- thick film
- insulator
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、厚膜回路板の改良に係シ、高密度配線を可能
にした多層の厚膜混成集積回路基板に関する。
にした多層の厚膜混成集積回路基板に関する。
厚膜混成集積回路基板は、セラミック基板上に厚膜ペー
ストをスクリーン印刷し、配線導体や抵抗体を形成し、
これに牛導体素子や電子部品を搭載して構成される。
ストをスクリーン印刷し、配線導体や抵抗体を形成し、
これに牛導体素子や電子部品を搭載して構成される。
このような厚膜混成集積回路基板は、電子機器の小型化
のために広く用因られて因る。
のために広く用因られて因る。
然しなから、計算機や通信機及びテレビ、ラジオ、カメ
ラ、電卓など、小型化が増々進むにつれて、厚膜混成集
積回路基板もより一層の小型化が要求されるようＫなっ
てきた。
ラ、電卓など、小型化が増々進むにつれて、厚膜混成集
積回路基板もより一層の小型化が要求されるようＫなっ
てきた。
この要求に応えるために、配線導体と共に抵抗体をも多
層化した厚膜混成集積回路基板が作られるようＫなシ、
配線の高密度化と共に新らたな技術的問題がでてきた。
層化した厚膜混成集積回路基板が作られるようＫなシ、
配線の高密度化と共に新らたな技術的問題がでてきた。
第１図に配線導体と抵抗体を共に多層化した例を示しそ
の問題点を説明する。
の問題点を説明する。
図に示す厚膜混成集積回路基板は、セラミック基板１上
に設けられた第１層配線導体２と、これに接続するよう
に設けられた第１層抵抗体３と。
に設けられた第１層配線導体２と、これに接続するよう
に設けられた第１層抵抗体３と。
これらを被覆する絶縁層４と、この上に設けられた第２
層配線導体５と、これに接続するよう建設けられた第２
層抵抗体６及びこれらを被覆する絶縁層７と、その上に
設けられた第３層配線溝体８と、これに接続するよう釦
設けられた第３層抵抗体９とから成る。
層配線導体５と、これに接続するよう建設けられた第２
層抵抗体６及びこれらを被覆する絶縁層７と、その上に
設けられた第３層配線溝体８と、これに接続するよう釦
設けられた第３層抵抗体９とから成る。
このようにして作られた厚膜混成集積回路基板にお込て
、配線導体の上に直接抵抗体や絶縁層を形成して、交互
に積層してｂたので、多層になればなるほどセラミック
基板表面のうねシや凹凸が大きくなる。
、配線導体の上に直接抵抗体や絶縁層を形成して、交互
に積層してｂたので、多層になればなるほどセラミック
基板表面のうねシや凹凸が大きくなる。
このように、セラミック基板表面のうねシや凹凸が大き
くなると、印刷法など釦よって行なわれる微細な配線導
体の形成が難しく、高密度配線基板の作成が不可能とな
る。
くなると、印刷法など釦よって行なわれる微細な配線導
体の形成が難しく、高密度配線基板の作成が不可能とな
る。
更には、抵抗体を形成する基板表面の凹凸が大きくなる
と、これに形成する抵抗体の膜厚が一定せず、且つ印刷
精度も悪くなるので、抵抗値精度が著しるしく低下する
と騒う問題が発生する。
と、これに形成する抵抗体の膜厚が一定せず、且つ印刷
精度も悪くなるので、抵抗値精度が著しるしく低下する
と騒う問題が発生する。
このような理由により、現在は、配線導体と抵抗体とを
共に積層する厚膜混成集積回路基板の小型に対し大きな
障壁となっており、小型化できな−のが実情である。
共に積層する厚膜混成集積回路基板の小型に対し大きな
障壁となっており、小型化できな−のが実情である。
本発明は、上記実情に鑑みなされたものであり、セラミ
ック基板のうねりや凹凸をなくし、高密度配線を可能処
すると共に、抵抗体の抵抗値精度も大巾に向上した、多
層厚膜混成集積回路基板を提供せんとするものである。
ック基板のうねりや凹凸をなくし、高密度配線を可能処
すると共に、抵抗体の抵抗値精度も大巾に向上した、多
層厚膜混成集積回路基板を提供せんとするものである。
即ち本発明は、従来のように配線導体の上に直接抵抗体
や絶縁層を形成するのではなく、配線導体以外の部分に
絶縁体を形成して基板表面を平坦にした後に、抵抗体や
絶縁層を形成するようにしたものであシ、セラミック基
板上に形成した配線導体以外の部分に配線導体と面一に
なるように絶縁体を形成し、該配線導体と絶縁体の上に
抵抗体を形成すると共に、この抵抗体以外の部分例抵抗
体と面一になるように絶縁体を形成し、該抵抗体と絶縁
体の上に絶縁層を形成して順次配線導体又は抵抗体を積
層するようにしたものである。
や絶縁層を形成するのではなく、配線導体以外の部分に
絶縁体を形成して基板表面を平坦にした後に、抵抗体や
絶縁層を形成するようにしたものであシ、セラミック基
板上に形成した配線導体以外の部分に配線導体と面一に
なるように絶縁体を形成し、該配線導体と絶縁体の上に
抵抗体を形成すると共に、この抵抗体以外の部分例抵抗
体と面一になるように絶縁体を形成し、該抵抗体と絶縁
体の上に絶縁層を形成して順次配線導体又は抵抗体を積
層するようにしたものである。
以下本発明の一実施例について詳細に説明する。
第２図にお因てｔ ＩＦｉセラミック基板である。この
セラミック基板１には、第１層配線溝体２が形成される
。１０は第１層配線溝体２以外の部分に面一に形成され
た第１層配線溝体用絶縁体である。
セラミック基板１には、第１層配線溝体２が形成される
。１０は第１層配線溝体２以外の部分に面一に形成され
た第１層配線溝体用絶縁体である。
３は第１層厚膜抵抗体であシ面一に形成され次第１層配
線導体２と第１層配線用絶縁体１ｏの上に形成され、ｔ
４１層配線導体２に接続されている。
線導体２と第１層配線用絶縁体１ｏの上に形成され、ｔ
４１層配線導体２に接続されている。
１１は、第１層厚膜抵抗体３以外の部分に面一になるよ
うに形成された第１層厚膜抵抗体用絶縁体である。４は
第１層絶縁層でおり、面一に形成された第１層厚膜抵抗
体３と第１層厚膜抵抗体用絶縁体１１の上面を被覆する
よう釦形成されている。
うに形成された第１層厚膜抵抗体用絶縁体である。４は
第１層絶縁層でおり、面一に形成された第１層厚膜抵抗
体３と第１層厚膜抵抗体用絶縁体１１の上面を被覆する
よう釦形成されている。
この第１層絶縁層４の上には同様に、第２層配線溝体５
と第２層配線環体用絶縁体１２が面一に形成され、更に
この上に、第２層厚膜抵抗体６と第２層厚膜抵抗体用絶
縁体１３が而−に形成される。７けその土建形成された
第２層絶縁層、８はその上に第３層配線溝体用絶縁体１
４と面一に形成された第３層配線環体である。９Ｆｉ第
３層厚膜抵抗体である。
と第２層配線環体用絶縁体１２が面一に形成され、更に
この上に、第２層厚膜抵抗体６と第２層厚膜抵抗体用絶
縁体１３が而−に形成される。７けその土建形成された
第２層絶縁層、８はその上に第３層配線溝体用絶縁体１
４と面一に形成された第３層配線環体である。９Ｆｉ第
３層厚膜抵抗体である。
この配線基板の装造工程につ−て、第５図を用−説明す
る。
る。
第５図（ａ） Ｋお−て、９６９／ｙｌｄ−２０ｓのセ
ラミック基板１上に、 Ａｇ／Ｐｃｉ を成分とする厚
膜導体ベーストを印刷し、レベリング後１４０’Ｃで乾
燥をして、第１層配線溝体２を形成した。
ラミック基板１上に、 Ａｇ／Ｐｃｉ を成分とする厚
膜導体ベーストを印刷し、レベリング後１４０’Ｃで乾
燥をして、第１層配線溝体２を形成した。
その後第１層配線溝体２の膜厚を測定し、第１層配線溝
体２以外の部分に同一膜厚の第１層配線溝体用絶縁体１
０を形成し、配線基板の表面を平坦にした（第３図（ｂ
））。
体２以外の部分に同一膜厚の第１層配線溝体用絶縁体１
０を形成し、配線基板の表面を平坦にした（第３図（ｂ
））。
次に第３図（ｃ）に示すようにＲｕＯ２を主成分とする
第１層厚膜抵抗体３を、第１層配線溝体２の所定位置に
形成した。
第１層厚膜抵抗体３を、第１層配線溝体２の所定位置に
形成した。
次に１４０°Ｃの乾燥器において乾燥を行なっ７’（後
に、第１層厚膜抵抗体３の膜厚を測定し、第３図（ｄ）
Ｋ示すよう釦、第１層厚膜抵抗体３以外の部分た同一
膜厚の第１層厚膜抵抗体用絶縁体１１を形成し、抵抗体
の表面を平坦化した。
に、第１層厚膜抵抗体３の膜厚を測定し、第３図（ｄ）
Ｋ示すよう釦、第１層厚膜抵抗体３以外の部分た同一
膜厚の第１層厚膜抵抗体用絶縁体１１を形成し、抵抗体
の表面を平坦化した。
更に第３図（ｅ）に示すように、第２層目の配線導体５
や厚膜抵抗体６との絶縁を行なうため釦、第１層絶縁層
４を形成し、第３図（ｆ）のような配線基板とした。
や厚膜抵抗体６との絶縁を行なうため釦、第１層絶縁層
４を形成し、第３図（ｆ）のような配線基板とした。
以上のように構成した本実施例において１例えば第５図
（ｅ）図に示すように、第１層目の絶縁層４は、平坦に
なっているので、この上知２層目を同様に積層しても、
その表面は平坦である。
（ｅ）図に示すように、第１層目の絶縁層４は、平坦に
なっているので、この上知２層目を同様に積層しても、
その表面は平坦である。
このように各層の表面は平坦な状態で幾層にも積層する
ことができ、この上に形成される配線導体は非常に微細
なものまで可能であシ、且つ抵抗体の膜厚も均一なもの
となる。
ことができ、この上に形成される配線導体は非常に微細
なものまで可能であシ、且つ抵抗体の膜厚も均一なもの
となる。
上記説明は、焼成後のセラミック基板を対象に説明して
きたが、焼成前のグリーンシート忙も同様に適用するこ
とができる。
きたが、焼成前のグリーンシート忙も同様に適用するこ
とができる。
以上詳述した通シ本発明によれば、配線導体又は抵抗体
以外の部分に絶縁体を形成して、この絶縁体と配線導体
又は抵抗体とを面一にしながら積層す′るようＫしたの
で、幾層積層しても、配線基板の表面にうねシや凹凸は
発生しな−。
以外の部分に絶縁体を形成して、この絶縁体と配線導体
又は抵抗体とを面一にしながら積層す′るようＫしたの
で、幾層積層しても、配線基板の表面にうねシや凹凸は
発生しな−。
その結果、配線導体の印刷精度が向上し、微細な配線導
体の印刷が可能となり、高密度配線による一層の小型化
ができるようになった。
体の印刷が可能となり、高密度配線による一層の小型化
ができるようになった。
更に、配線導体や抵抗体を形成した厚膜回路基板表面が
、セラミック基板と同様に平坦な面になるため、抵抗体
の高精度印刷が可能上なり、抵抗体の抵抗値精度が大巾
に向上すると共にそのばらつきも小さくなシ、品質が大
巾に向上するなど優れた効果を奏する。
、セラミック基板と同様に平坦な面になるため、抵抗体
の高精度印刷が可能上なり、抵抗体の抵抗値精度が大巾
に向上すると共にそのばらつきも小さくなシ、品質が大
巾に向上するなど優れた効果を奏する。
ＷＪ１図は従来の多層厚膜混成集積回路基板の縦断面図
である。第２図は本発明の一実施例であシ、多層厚膜混
成集積回路基板の縦断面図である。第３図は本発明に係
る多層厚膜混成集積回路基板の製造工程を縦断面図で示
した図である。 １・・・セラミック基板、２・第１層配線溝体。 ３・・・第１層厚膜抵抗体、４・・・第１層絶縁層。 ５・・・第２層配線溝体、６・・・第２層厚膜抵抗体。 ７・・・第２層絶縁層、訃・・第３層配線溝体、９・・
・第３層厚膜抵抗体、１０・・・第１層配線溝体用絶縁
体、１１・・・第１層厚膜抵抗体用絶縁体。 １２・・・第２層配線溝体用絶縁体、１３・・・第２層
厚膜抵抗体用絶縁体、１４・・・第５層配線溝体用絶縁
体。 代理人弁理士 高 橋 明 夫 ８ ・ 才２図 ｔ３ｆｆｉ
である。第２図は本発明の一実施例であシ、多層厚膜混
成集積回路基板の縦断面図である。第３図は本発明に係
る多層厚膜混成集積回路基板の製造工程を縦断面図で示
した図である。 １・・・セラミック基板、２・第１層配線溝体。 ３・・・第１層厚膜抵抗体、４・・・第１層絶縁層。 ５・・・第２層配線溝体、６・・・第２層厚膜抵抗体。 ７・・・第２層絶縁層、訃・・第３層配線溝体、９・・
・第３層厚膜抵抗体、１０・・・第１層配線溝体用絶縁
体、１１・・・第１層厚膜抵抗体用絶縁体。 １２・・・第２層配線溝体用絶縁体、１３・・・第２層
厚膜抵抗体用絶縁体、１４・・・第５層配線溝体用絶縁
体。 代理人弁理士 高 橋 明 夫 ８ ・ 才２図 ｔ３ｆｆｉ
Claims (1)
- セラミック基板上に配線導体とこれ例接続するように設
けた抵抗体を多層に形成した厚膜回路基板において、セ
ラミック基板上に形成した配線導体以外の部分に配線導
体と面一になるように絶縁体を形成し、該配線導体と絶
縁体の上に抵抗体を形成すると共に抵抗体以外の部分に
抵抗体と面一になるように絶縁体を形成し、該抵抗体と
絶縁体の上にＰ３縁層を形成して順次配線導体又は抵抗
体を積層して成る多層厚膜混成集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20907383A JPS60102763A (ja) | 1983-11-09 | 1983-11-09 | 多層厚膜混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20907383A JPS60102763A (ja) | 1983-11-09 | 1983-11-09 | 多層厚膜混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60102763A true JPS60102763A (ja) | 1985-06-06 |
Family
ID=16566803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20907383A Pending JPS60102763A (ja) | 1983-11-09 | 1983-11-09 | 多層厚膜混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60216599A (ja) * | 1984-04-12 | 1985-10-30 | 沖電気工業株式会社 | 厚膜ｈｉｃの製造方法 |
| US5834845A (en) * | 1995-09-21 | 1998-11-10 | Advanced Micro Devices, Inc. | Interconnect scheme for integrated circuits |
-
1983
- 1983-11-09 JP JP20907383A patent/JPS60102763A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60216599A (ja) * | 1984-04-12 | 1985-10-30 | 沖電気工業株式会社 | 厚膜ｈｉｃの製造方法 |
| JPH0248156B2 (ja) * | 1984-04-12 | 1990-10-24 | Oki Electric Ind Co Ltd | |
| US5834845A (en) * | 1995-09-21 | 1998-11-10 | Advanced Micro Devices, Inc. | Interconnect scheme for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01282890A (ja) | 多層回路の製造方法 | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JP2000183536A (ja) | 機能モジュール及びその製造方法 | |
| JPH06252556A (ja) | 多層セラミック基板 | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JPH0195591A (ja) | 多層セラミック基板の製造方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPS6259479B2 (ja) | ||
| JP2003332132A (ja) | 積層チップ部品及びその製造方法 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPS6356990A (ja) | 二層印刷回路基板の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH0547597A (ja) | チツプ複合機能素子 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPS6239558B2 (ja) | ||
| JPS5864093A (ja) | 多層配線基板 | |
| JPS6226200B2 (ja) | ||
| JPH01173693A (ja) | 積層型集積回路モジュールの製造方法 |