JPH0248156B2 - - Google Patents
Info
- Publication number
- JPH0248156B2 JPH0248156B2 JP59071842A JP7184284A JPH0248156B2 JP H0248156 B2 JPH0248156 B2 JP H0248156B2 JP 59071842 A JP59071842 A JP 59071842A JP 7184284 A JP7184284 A JP 7184284A JP H0248156 B2 JPH0248156 B2 JP H0248156B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- printing
- temperature
- thick film
- hic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000010304 firing Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000012530 fluid Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 17
- 238000004191 hydrophobic interaction chromatography Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は厚膜HICの製造方法、特に厚膜HICの
多層化に関するものである。
多層化に関するものである。
（従来技術）
従来の厚膜HICの回路印刷において、印刷で形
成される回路部分（導体、抵抗など）は20〜40μ
ｍの厚さを持つており、多層化する場合はこの上
に絶縁層を重ねた後、更に回路を印刷して積み重
ねを行なつていた。
成される回路部分（導体、抵抗など）は20〜40μ
ｍの厚さを持つており、多層化する場合はこの上
に絶縁層を重ねた後、更に回路を印刷して積み重
ねを行なつていた。
第１図は従来における多層化印刷の過程を示す
ものであり、第１図ａに示すセラミツク基板１に
導体２０を印刷した後（第１図ｂ）、絶縁層３０
を印刷し（第１図ｃ）、その後その上に更に導体
２１を積み重ねて印刷（第１図ｄ）するととも
に、その上に絶縁層を重ねて（第１図ｃ）他の導
体を重ねるといつた工程にて多層HICを製造して
いた。
ものであり、第１図ａに示すセラミツク基板１に
導体２０を印刷した後（第１図ｂ）、絶縁層３０
を印刷し（第１図ｃ）、その後その上に更に導体
２１を積み重ねて印刷（第１図ｄ）するととも
に、その上に絶縁層を重ねて（第１図ｃ）他の導
体を重ねるといつた工程にて多層HICを製造して
いた。
しかし、この方法によると印刷された膜厚の部
分において段差が生じる為、積み重ねた場合第２
図に示すように段差のエツヂ部分において回路が
切れたり、又極めて薄くなるなどの原因による断
線故障Ｐ、パターンのシヨートＱが生じ、信頼性
劣化となる欠点があつた。
分において段差が生じる為、積み重ねた場合第２
図に示すように段差のエツヂ部分において回路が
切れたり、又極めて薄くなるなどの原因による断
線故障Ｐ、パターンのシヨートＱが生じ、信頼性
劣化となる欠点があつた。
（発明の目的）
本発明の目的は、厚膜HICの印刷において発生
する段差を解消して従来発生しがちであつた断
線、シヨートをなくして歩留りならびに信頼性を
向上することにある。
する段差を解消して従来発生しがちであつた断
線、シヨートをなくして歩留りならびに信頼性を
向上することにある。
（発明の構成）
本発明は、配線回路を多層に重ねた厚膜HICの
製造方法であつて、導体パターン等を有する層に
おいて導体ならびに抵抗体等の厚さによつて生ず
る凹凸を埋込絶縁層にて平坦化した後、上層を順
次形成することを特徴とする厚膜HICの製造方法
である。
製造方法であつて、導体パターン等を有する層に
おいて導体ならびに抵抗体等の厚さによつて生ず
る凹凸を埋込絶縁層にて平坦化した後、上層を順
次形成することを特徴とする厚膜HICの製造方法
である。
（実施例）
第３図は本発明の製造方法を示す説明図であ
り、１はセラミツク基板、２０は第１導体、２１
は第２導体、４０は焼成前の絶縁層、４０ａ，４
１ａは焼成後の絶縁層、５０，５１は中間絶縁層
である。
り、１はセラミツク基板、２０は第１導体、２１
は第２導体、４０は焼成前の絶縁層、４０ａ，４
１ａは焼成後の絶縁層、５０，５１は中間絶縁層
である。
まず、セラミツク基板１上に第１導体２０を印
刷する（第３図ｂ）。次に第１導体２０間の周辺
領域の凹部（へこみ部）に印刷によつて埋込絶縁
層４０を第１導体２０と同一の厚さに作る（第３
図ｃ）。埋込絶縁層４０は約800℃近辺において流
動性を持たせることができ、第１導体２０との接
着ならびに平坦化が容易に行なえる厚膜ペースト
を用いている。この厚膜ペーストは樹脂を有機溶
媒に溶かしたビヒクルにガラスフリツトを分散混
練したものである。第３図ｃの状態にて焼成する
ことによつて、埋込絶縁層４０は第３図ａに示す
焼成後の絶縁層４０ａのように第１導体２０間を
埋めて平坦化される。埋込絶縁層４０の形成方法
は印刷による方法が一般的であり、印刷パターン
は第１導体２０のパターンのネガパターンである
ようにし、かつ３〜5μｍの間隔を開けた印刷パ
ターンが望ましい。この間隔が第３図ｃの第１導
体２０と埋込絶縁層４０との間隔である。そして
この微小間隔は焼成による溶融によつて埋めら
れ、第１導体２０との接合部において高低差は生
じないものとなる。又その結果、マスクパターン
の持つ精度誤差を許容することにもなる。
刷する（第３図ｂ）。次に第１導体２０間の周辺
領域の凹部（へこみ部）に印刷によつて埋込絶縁
層４０を第１導体２０と同一の厚さに作る（第３
図ｃ）。埋込絶縁層４０は約800℃近辺において流
動性を持たせることができ、第１導体２０との接
着ならびに平坦化が容易に行なえる厚膜ペースト
を用いている。この厚膜ペーストは樹脂を有機溶
媒に溶かしたビヒクルにガラスフリツトを分散混
練したものである。第３図ｃの状態にて焼成する
ことによつて、埋込絶縁層４０は第３図ａに示す
焼成後の絶縁層４０ａのように第１導体２０間を
埋めて平坦化される。埋込絶縁層４０の形成方法
は印刷による方法が一般的であり、印刷パターン
は第１導体２０のパターンのネガパターンである
ようにし、かつ３〜5μｍの間隔を開けた印刷パ
ターンが望ましい。この間隔が第３図ｃの第１導
体２０と埋込絶縁層４０との間隔である。そして
この微小間隔は焼成による溶融によつて埋めら
れ、第１導体２０との接合部において高低差は生
じないものとなる。又その結果、マスクパターン
の持つ精度誤差を許容することにもなる。
次に、中間絶縁層５０（流動性の小さいもの）
を印刷形成する（第３図ｅ）。この時の焼成温度
は800℃を20〜50℃下廻ることが必要である。続
いて第３図ｆに示すように、第２導体２１を印刷
し、以後同様に埋込絶縁層４１ａ、中間絶縁層５
１を順に印刷する。この場合、上層へいくに従つ
て焼成温度が１層毎に20〜50℃低くなるペースト
材料を選ぶことが必要である。
を印刷形成する（第３図ｅ）。この時の焼成温度
は800℃を20〜50℃下廻ることが必要である。続
いて第３図ｆに示すように、第２導体２１を印刷
し、以後同様に埋込絶縁層４１ａ、中間絶縁層５
１を順に印刷する。この場合、上層へいくに従つ
て焼成温度が１層毎に20〜50℃低くなるペースト
材料を選ぶことが必要である。
又、絶縁ペーストにて埋込絶縁層ならびに中間
絶縁層を作る場合、上述のように印刷によつて行
なう以外に、スピン塗布又はホイラー塗装による
方法を使用することもできる。この方法は回転体
上にペーストを載せた基板を置き、遠心力によつ
てペーストを塗布するものであり、絶縁ペースト
の粘度、固形含有率を適正条件とすることで膜厚
をコントロールするものである。
絶縁層を作る場合、上述のように印刷によつて行
なう以外に、スピン塗布又はホイラー塗装による
方法を使用することもできる。この方法は回転体
上にペーストを載せた基板を置き、遠心力によつ
てペーストを塗布するものであり、絶縁ペースト
の粘度、固形含有率を適正条件とすることで膜厚
をコントロールするものである。
（発明の効果）
本発明に係る厚膜HICの製造方法においては、
従来の絶縁層一層に加えて埋め込み層を設けて各
層における回路印刷面を平坦化している為、上層
に重ねて回路印刷を行なうにあたつて、回路パタ
ーンの重なり部分において段差を生ずることがな
く、厚膜HICの断線の発生、シヨートをなくして
信頼性を向上できる利点がある。
従来の絶縁層一層に加えて埋め込み層を設けて各
層における回路印刷面を平坦化している為、上層
に重ねて回路印刷を行なうにあたつて、回路パタ
ーンの重なり部分において段差を生ずることがな
く、厚膜HICの断線の発生、シヨートをなくして
信頼性を向上できる利点がある。
又平坦面が得られる為、精細パターンの印刷、
細線の焼付を容易に行なうことができ、実装密度
の高い回路配線が可能となる利点を有する。
細線の焼付を容易に行なうことができ、実装密度
の高い回路配線が可能となる利点を有する。
第１図は従来における多層化印刷の過程を示す
説明図、第２図は従来において断線、パターンシ
ヨートを生じて信頼性が低下することを示す説明
図、第３図は本発明の製造方法を示す説明図であ
る。 １…セラミツク基板、２０…第１導体、２１…
第２導体、４０…焼成前の絶縁層、４０ａ，４１
ａ…焼成後の絶縁層、５０，５１…中間絶縁層。
説明図、第２図は従来において断線、パターンシ
ヨートを生じて信頼性が低下することを示す説明
図、第３図は本発明の製造方法を示す説明図であ
る。 １…セラミツク基板、２０…第１導体、２１…
第２導体、４０…焼成前の絶縁層、４０ａ，４１
ａ…焼成後の絶縁層、５０，５１…中間絶縁層。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基板上に配線回路を多層に重ねた
厚膜HICの製造方法であつて、 第１の配線回路を印刷形成し、 次に前記第１の配線回路間の周辺領域の凹部に
T1温度で加熱すると流動性を持つ埋込絶縁層を
第１の配線回路と同じ厚さに印刷形成後この基板
をT1温度で焼成して平坦化し、 この上に中間絶縁層を印刷形成後この基板を
T1温度より低い温度で焼成して平坦化し、 以後上記手順と同様に順次この上に配線回路、
埋込絶縁層の印刷、焼成し、中間絶縁層の印刷、
焼成するとともに、上層へいくに従つて焼成温度
が低くなるような両絶縁層のペースト材料を選択
することを特徴とする厚膜HICの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184284A JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184284A JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60216599A JPS60216599A (ja) | 1985-10-30 |
| JPH0248156B2 true JPH0248156B2 (ja) | 1990-10-24 |
Family
ID=13472193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7184284A Granted JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216599A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3602960C1 (de) * | 1986-01-31 | 1987-02-19 | Philips Patentverwaltung | Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte |
| JPH0614593B2 (ja) * | 1986-08-22 | 1994-02-23 | 株式会社東芝 | セラミックス多層配線基板の製造方法 |
| JPH02156596A (ja) * | 1988-12-08 | 1990-06-15 | Matsushita Electric Ind Co Ltd | 厚膜多層基板の製造方法 |
| JPH07123185B2 (ja) * | 1992-09-25 | 1995-12-25 | 松下電工株式会社 | 回路基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102763A (ja) * | 1983-11-09 | 1985-06-06 | Hitachi Ltd | 多層厚膜混成集積回路基板 |
-
1984
- 1984-04-12 JP JP7184284A patent/JPS60216599A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102763A (ja) * | 1983-11-09 | 1985-06-06 | Hitachi Ltd | 多層厚膜混成集積回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60216599A (ja) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417393A (en) | Method of fabricating high density electronic circuits having very narrow conductors | |
| JP3173439B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
| JPH0248156B2 (ja) | ||
| JP3568091B2 (ja) | 積層シート並びにプリント配線板及びその製造方法 | |
| JPS6129276B2 (ja) | ||
| JP4522226B2 (ja) | 電子部品素子の実装方法及び電子装置の製造方法 | |
| JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
| JP4426035B2 (ja) | 多層配線板およびその製造方法 | |
| JPH04283993A (ja) | 薄膜多層基板の製造方法 | |
| JPH03284894A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS588159B2 (ja) | 多層印刷配線板の製造方法 | |
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPS6313397A (ja) | コンデンサ内蔵厚膜回路基板 | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JPS635594A (ja) | 多層セラミツク基板 | |
| JPS61263298A (ja) | 多層セラミツク配線基板の製造方法 | |
| JPH0344092A (ja) | 厚膜回路基板のレジスト膜構造 | |
| JPS6145878B2 (ja) | ||
| JPH03237798A (ja) | セラミック回路基板の製造方法 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH02126699A (ja) | 多層回路基板の製造方法 | |
| JPH04206687A (ja) | 薄膜多層配線基板 |