JPH02126699A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPH02126699A
JPH02126699A JP28067488A JP28067488A JPH02126699A JP H02126699 A JPH02126699 A JP H02126699A JP 28067488 A JP28067488 A JP 28067488A JP 28067488 A JP28067488 A JP 28067488A JP H02126699 A JPH02126699 A JP H02126699A
Authority
JP
Japan
Prior art keywords
substrate
pattern
polishing
heating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28067488A
Other languages
English (en)
Other versions
JP2727602B2 (ja
Inventor
Kazuaki Sato
和昭 佐藤
Tokuichi Ozaki
徳一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63280674A priority Critical patent/JP2727602B2/ja
Publication of JPH02126699A publication Critical patent/JPH02126699A/ja
Application granted granted Critical
Publication of JP2727602B2 publication Critical patent/JP2727602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 グリーンシートを積層、焼成することで形成される多層
回路基板の製造方法に関し、 基板の表面に形成されパターンと該基板に形成されるビ
アとの接合を確実にすることで信頼性の向上を図ること
を目的とし、 研磨工程の後、加熱工程により基板が所定温度によって
加熱され、次に、パターン形成工程が行われるように、
また、該研摩工程の後、ビアが配設された個所の該基板
の表面に対して導体ペーストを塗布することで該加熱工
程によりビアに接合される導通パッドの形成を行うよう
にする。
で形成される多層回路基板の製造方法に関する。
電子機器の構成に広く用いられる多層回路基板は、最近
ではグリーンシートを積層することで形成される多層セ
ラミック基板が使用されるようになった。
このような多層セラミック基板には、貫通穴によって形
成されたビアが設けられ、積層されたグリーンシート間
に於けるパターンの互いが該ビアによって電気導通を有
するように形成さる。
したがって、多層セラミック基板に設けられるビアは所
定のパターンに確実に接合されていることが重要となる
〔従来の技術〕
従来は第7図の(a) 〜(c) 、 (d) 〜(c
3)の従来の製造工程図および第8図の(a)(b)の
従来のビアの接合部断面図に示すように構成されていた
第7回の(a)に示すように、先づ、複数のグリーンシ
ート1を重ね合わせることで治具11に収納し、重ね合
わせたグリーンシートlの最上部に更に、押圧プレー)
10を重ね、押圧プレート10に所定の圧力Pを加える
ことで、800〜900°Cの加熱を行う焼成工程によ
り基板2の形成が行われる。
また、この焼成工程に際しては、それぞれのグリーンシ
ート1に設けられた貫通穴IAに導電材が充填されてお
り、グリーンシート1の焼成と同時に導電材の焼結によ
るビア4の形成が行われる。
次に、(b)に示すように、基板2の表面3に研磨剤1
5を塗布し、摺動部材16を摺動させるなどのランプ研
磨による研磨工程が行われる。
このようにして研磨された基板2の表面3には(c)に
示すような薄膜によるパターン5の形成を行うパターン
形成工程が行われ、パターン5の所定個所がビア4に接
合される。
したがって、基板2の表面3に形成されたパターン5は
ビア4を介して基板2に内設されたそれぞれのパターン
14に電気導通を有するように形成され゛ている。
また、このような薄膜によるパターン5の形成は、通常
、(cl)〜(c3)に示す製造工程によって製造され
る。
先づ、(cl)に示すように、表面3のビア4が設けら
れた個所にエツチングによって接続パッド12°を形成
し、次に、(c2)に示すように接続パッド12を覆う
ようにポリイミドなどのによる絶縁層13の形成を行う
。この絶縁層13には接続パッド12の中央部の所定個
所を露出させる穴13Aが設けられている。
そこで、(c3)に示すように、絶縁層13の上層にエ
ツチングによりパターン5を形成することで穴13Aを
通してパターン5を接続パッド12に接合されるように
形成させることが行われている。
したがって、パターン5は接続パッド12を介してビア
4に接続されることが行われように形成されている。
(発明が解決しようとする課題] しかし、このようなビア4には第8図の(a)に示すよ
うに、導電材の焼結時における有機物によるボアー4A
(発泡現象による空洞)が生じる。
そこで、基板2に電子部品などを実装することでボンデ
ィングなどの加熱を行うと、(b)に示すように、その
加熱によりボアー4八が膨張し、ビア4が表面3よりE
部に示す如く、突出することになる。
したがって、このようなビア4の突出によって接続パッ
ド12.絶縁層13およびパターン15が持ち上げられ
、パターン15と接続パッド12との接合が不完全とな
り、電気導通が得られなくなる接続不良となる問題を有
していた。
そこで、本発明では、基板の表面に形成されパターンと
該基板に形成されるビアとの接合を確実にすることで信
転性の向上を図ることを目的とする。
〔課題を解決するための手段〕
第1図は木筆1の発明の原理説明図で、第2図は木筆2
の発明の原理説明図で、第3図は木筆3の発明の原理説
明図である。
第1図〜第3図に示すように、研摩工程の後、加熱工程
により基板が所定温度によって加熱され、次に、パター
ン形成工程が行われるように、また、該研に工程の後、
ビアが配設された個所の該基板の表面に対して導体ペー
ストを塗布することで該加熱工程によりビアに接合され
る導通パッドの形成を行うようにする。
このような方法により製造することにより前述の課題は
解決される。
〔作用〕
即ち、研磨工程の後、加熱工程により基板が所定温度に
よって加熱し、次に、パターン形成工程による薄膜のパ
ターン形成を行うようにするか、または、ビアが配設さ
れた個所に導体ペーストによる導通パッドを形成するこ
とで薄膜のパターン形成を行うようにし、ビアとパター
ンとの接合部がボアー4への膨張による悪影響を受ける
ことがないようにしたものである。
したがって、従来のようなボンデインの加熱によってビ
アとパターンとの接合部が持ち上げられることがなくな
り、基板の表面に形成されパターンと該基板に形成され
るビアとの接合が確実となり、信頼性の向上が図れる。
[実施例] 以下本発明を第4図、第5図および第6図を参考に詳細
に説明する。第4図の(a)〜(d)は木筆1の発明に
よる一実施例の製造工程図で、第5図の(a)〜(c)
は木筆2の発明による一実施例の製造工程図説明図で、
第6図の(a)〜(c)は木筆3の発明による一実施例
の製造工程図説明図である。
全図を通じて、同一符号は同一対象物を示す。
第4図の(a)に示すように、グリーンシートlを治具
11に収納することで重ね合わせ、焼結を行う焼結工程
によって基板2を形成し、次に、その基板2の表面3を
(b)に示すように、研(2)剤15によって研磨を行
う研磨工程によって基板20表面3を研摩した後は、高
温槽20に収納し、400〜600°Cの温度により(
c)に示す加熱工程によって基板2の加熱を行う。
そして、このような加熱を行った後(d)に示すパター
ン形成工程によって基板2の表面3に薄膜によるパター
ン5の形成が行われるようにしたものである。
このような(c)に示す加熱工程によって一旦基板2を
加熱させると前述のようなビア4に生じたボアー4Aを
自在に変形させることになる。
したがって、ビア4は加熱工程後、安定した状態となる
ため、薄膜によるパターン5の形成を前述の第7図の(
cl)〜(C3)に示す製造工程によって行ってもビア
4がボンディング時に変形するようなことがなくなり、
ビア4とパターン5との接合を確実にすることができる
また、第5図の(a) (b) (c)に示すようにビ
ア4に接合される導通パッド6を設けるようにすること
でも良い。
前述の研磨工程後、第5図の(a)に示すように、基板
2の表面3にマスク21を重ね合わせ、マスク21の窓
穴21に(b)に示すように導電ペースト22の塗布を
行う。この導電ペースト22の塗布によりビア4の端面
に導電ペースト22が付着される。この付着は特に、ビ
ア4の端面に開口したボアー4Aがある場合は、ボアー
4Aに流れ込むことでより密接となる。
そこで、(c)に示すようにマスク21を除去し、前述
の加熱工程によって加熱を行うことでビア4の端面に接
合した導通パッド6が形成される。
したがって、パターン形成工程では、導通バンド6の上
層に前述の絶縁[13を形成し、薄膜によるパターン5
の形成を行うことができる。
このように構成した導通パッド6は、ビア4との接合が
従来の薄膜による接続パッド12に比較して強固となり
、接合個所における接続不良となることを防ぐことがで
きる。
更に・このような導通パッド6は第6図の(a)(b)
 (c)に示すように形成されることでも良い。
前述の研磨工程後、第6図の(a)に示すように、基板
2の表面3に点線で示す満7を、例えばりアクティブイ
オンエツチング法などによって加工する。
このような溝7を形成することで(b)に示すように、
基板2の表面3にはビア4の端面を突出させることがで
きる。
そこで、溝7に前述の導体ペーストを充填させ、前述の
加熱工程によって加熱することで、(c)に示すように
、ビア4の突出された外周に接合させた導通パッド6の
形成が行われる。
この場合は、第5図の場合に比較して、ビア4との接合
を、より強固にすることができる。
ボアーが生じていても、ビアと基板の表面に形成された
パターンとの接合を確実にすることができる。
したがって、従来、このようなうなボンディングなどに
よってビアと基板の表面に形成されたパターンとの接合
が接続不良となる接続不良数が30PAD/cell(
400ポイント)の発生であったが、本発明によれば接
続不良数が零となり、信頼性の向上が図れることが明ら
かで、実用的効果は大である。
【図面の簡単な説明】
第1図は本名1の発明の原理説明図。 第2図は本名2の発明の原理説明図。 第3図は本名3の発明の原理説明図。 第4図の(a)〜(d)は本名1の発明による一実施例
の製造工程図 第5図の(a)〜(c)は本名2の発明による一実施例
の製造工程図会÷→。 第6図の(a)〜(c)は本名3の発明による一実施例
の製造工程図会俳i。 しま 第7図の(a) 〜(c)、(cl)〜(c3Mり従来
の製造工程図。 1; 第8図の(a)(b)!従来のビアの接合部断面図を示
す。 図において、 2は基板。 3は表面。 4はビア 6は導通パッド。 7は溝を示す。 本名1の光B、弓の7京j!許日月回 % 1 図 ニド←4ジ2 ダ)発ヨΣイノつ原理言わ眉Σ番27 4≦了 −jCr!、3 1つ・宅51目の・易ン丁1巳説3月
5]メ 32 (αジ (ん (d) う’57..j (f) 、発三引二!う−jミ惹倚う
71+j:すt;追ニー・j−二と了2、′に)てヤ 72Bスゲ :(2) +12の・¥ヨ則二よる一亥)厄づり11の水R丘工劣
ヱ図式  5  図 (a) (r)ノ C(1) ke3/)光唾づ)−寅莞剥n引紅旺図、   ¥ 6
 図 (C1つ ″〆王/)製づニブL刀 9′f7  ロ 4     l」

Claims (1)

  1. 【特許請求の範囲】 〔1〕複数のグリーンシートを積層し、焼成することで
    ビアを有する基板を形成する焼成工程(A)と、該基板
    の表面を研磨する研磨工程(B)と、該研磨工程(B)
    によって研磨された該基板の表面に薄膜より成るパター
    ンを形成するパターン形成工程(D)とによって製造さ
    れ、該ビアが該パターンの所定個所に接合されるよう構
    成される多層回路基板の製造方法において、 前記研磨工程(B)の後、加熱工程(C)により前記基
    板が所定温度によって加熱され、次に、前記パターン形
    成工程(D)が行われることを特徴とする多層回路基板
    の製造方法。 〔2〕前記研磨工程(B)の後、前記ビア(4)が配設
    された個所の前記基板(2)の表面(3)に対して導体
    ペーストを塗布することで特許請求の範囲第1項記載の
    加熱工程(C)により該ビア(4)に接合される導通パ
    ッド(6)の形成を行うことを特徴とする多層回路基板
    の製造方法。 〔3〕前記研磨工程(B)の後、エッチング加工により
    前記ビア(4)の外周に所定の深さの溝(7)を形成し
    、該ビア(4)を該溝(7)の中央部に突出させ、該溝
    (7)を埋設するが如く導体ペーストを充填することで
    特許請求の範囲第2項記載の導通パッド(6)の形成を
    行うことを特徴とする多層回路基板の製造方法。
JP63280674A 1988-11-07 1988-11-07 多層回路基板の製造方法 Expired - Lifetime JP2727602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63280674A JP2727602B2 (ja) 1988-11-07 1988-11-07 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63280674A JP2727602B2 (ja) 1988-11-07 1988-11-07 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02126699A true JPH02126699A (ja) 1990-05-15
JP2727602B2 JP2727602B2 (ja) 1998-03-11

Family

ID=17628350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63280674A Expired - Lifetime JP2727602B2 (ja) 1988-11-07 1988-11-07 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2727602B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575272A (ja) * 1991-09-12 1993-03-26 Nec Corp 印刷配線板の製造方法
JP2011044681A (ja) * 2009-08-20 2011-03-03 Samsung Electro-Mechanics Co Ltd セラミック基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010696A (ja) * 1983-06-30 1985-01-19 日本碍子株式会社 薄膜用セラミツク回路基板の製造法
JPS60117796A (ja) * 1983-11-30 1985-06-25 日本電気株式会社 多層配線基板及びその製造方法
JPS60148191A (ja) * 1984-01-13 1985-08-05 日本電気株式会社 厚膜薄膜混成多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010696A (ja) * 1983-06-30 1985-01-19 日本碍子株式会社 薄膜用セラミツク回路基板の製造法
JPS60117796A (ja) * 1983-11-30 1985-06-25 日本電気株式会社 多層配線基板及びその製造方法
JPS60148191A (ja) * 1984-01-13 1985-08-05 日本電気株式会社 厚膜薄膜混成多層配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575272A (ja) * 1991-09-12 1993-03-26 Nec Corp 印刷配線板の製造方法
JP2011044681A (ja) * 2009-08-20 2011-03-03 Samsung Electro-Mechanics Co Ltd セラミック基板及びその製造方法
US8222529B2 (en) 2009-08-20 2012-07-17 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2727602B2 (ja) 1998-03-11

Similar Documents

Publication Publication Date Title
US5744758A (en) Multilayer circuit board and process of production thereof
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
US5146674A (en) Manufacturing process of a high density substrate design
JPH06310870A (ja) 配線基板構造及びその製造方法
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
JP4048019B2 (ja) 多層配線基板及びその製造方法
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP5635613B2 (ja) プリント回路基板及びその製造方法
JPH0888470A (ja) 電子部品実装用セラミック多層基板及びその製造方法
US3850711A (en) Method of forming printed circuit
US3627902A (en) Interconnections for multilayer printed circuit boards
JP2000261147A (ja) 多層配線基板及びその製造方法
JPH02126699A (ja) 多層回路基板の製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP2006303338A (ja) 多層回路基板とその製造方法
JP4190632B2 (ja) プリント配線基板
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
JP2004363351A (ja) 積層型の半導体装置
JPH08340179A (ja) 有機樹脂多層配線基板およびその製造方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
WO2001087024A1 (fr) Procede de production de cartes de circuit multicouche