JPH118471A - 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 - Google Patents

多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法

Info

Publication number
JPH118471A
JPH118471A JP9161245A JP16124597A JPH118471A JP H118471 A JPH118471 A JP H118471A JP 9161245 A JP9161245 A JP 9161245A JP 16124597 A JP16124597 A JP 16124597A JP H118471 A JPH118471 A JP H118471A
Authority
JP
Japan
Prior art keywords
wiring board
conductive paste
adhesive layer
multilayer wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9161245A
Other languages
English (en)
Inventor
Masakazu Ishino
正和 石野
Hiroyuki Tenmyo
浩之 天明
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP9161245A priority Critical patent/JPH118471A/ja
Publication of JPH118471A publication Critical patent/JPH118471A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】大掛かりな装置を用いることなく、導電性ペー
ストの充填位置精度を向上させることができる多層配線
基板の製造方法等を提供する。 【解決手段】回路パターンを有するフィルム基材の裏面
に、接着層104および該接着層に剥離可能に設けられ
た保護層105から成る接着材を積層し、これらを貫通
するビアホール106を形成し、保護層105の上から
導電性ペーストを塗付して、ビアホール106に導電性
ペーストを充填し、その後、接着層104から保護層1
05を剥離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、層間接続を行なう
ためにビアホールに導電性ペーストが充填される多層配
線基板の製造方法、および、多層配線基板を用いた電子
部品の実装方法に関する。
【0002】
【従来の技術】従来、回路基板といえば、プリント配線
板を指すことが多く、銅箔付のガラスエポキシ板に対し
て銅箔のパターン形成を行い、それらを複数枚重ねて接
着し、しかる後にドリルで貫通孔をあけて、この孔の壁
面に銅めっきを施し、層間の電気接続を行った該配線板
の使用が主流であった。
【0003】しかし、搭載部品の小型化、高密度化が進
むにつれて、上記のプリント配線板では配線密度が不足
するようになり、部品の実装に関して問題が生じるよう
になった。
【0004】このような状況のもと、近年、ビルドアッ
プ法と呼ばれる基板の製造方法が注目されている。ビル
ドアップ法は、例えば、回路実装学会誌、Vol.11
No.5(1996年8月)の第311頁から第31
5頁に示されている。
【0005】ここでは、コアとなる基板の上に感光性の
絶縁物を塗布し、露光、現像でビアホールを形成する。
しかる後に全面銅めっきを行って銅層を形成し、エッチ
ングにより配線パターンを形成する。この方法によれ
ば、高密度な配線形成が可能となる。
【0006】しかし、ビルドアップ法は、多層化を行う
場合に、各層を逐次積層する必要があるため製造時間が
長くなるという欠点がある。
【0007】一方、高密度多層基板を得る別の方法とし
て、第10回回路実装学術講演大会論文集(1996年
3月)の第81頁から第82頁で示されているような、
フィルム材料を用いた多層基板の製造方法がある。以
下、この方法を簡単に説明する。
【0008】図4(a)は、加工前のフィルム材料の断
面を示している。このフィルム材料は、ポリイミドフィ
ルム401、銅箔402、および、接着層403から成
る多層構造を持つ。銅箔402は、ホトエッチングでパ
ターニングする。図4(b)には、銅箔のパターニング
により形成されたビアパッド404が図示されている。
【0009】その後、図4(c)に示すように、フィル
ムの両面を電気的に接続するためのビアホール405を
形成する。ビアホールの加工には例えばレーザが用いら
れる。次いで、図4(d)に示すように、スクリーン印
刷により導電性ペースト406をビアホール405に充
填する。
【0010】図4(a)〜図4(d)の工程を経て製造
されたフィルム回路は、複数枚重ねて真空プレスで一括
して接着し、図4(e)に示すような、ポリイミドフィ
ルム多層基板が完成する。
【0011】以上の製造方法で得られた多層基板は、高
密度配線が可能となり、また、ビルドアップ法のような
逐次積層もないので、製造時間も短縮化される。
【0012】
【発明が解決しようとする課題】しかし、この製造方法
では、導電ペーストの充填時において、ビアホールとス
クリーンマスクの穴位置がずれ、導電性ペーストが目的
の位置からはずれてしまうという問題がある。また、導
電ペーストの印刷量の制御は一般に困難であり、ペース
ト量が少ないと接続不良の原因となり、ペースト量が多
いと、導電性ペーストがビアパッドからはみ出してしま
う。前述の図4(e)では、第1層と第2層の間で、導
電性ペーストがビアパッドからはみ出している。このよ
うに導電性ペーストがはみ出してしまうと、配線間がシ
ョートしてしまう。なお、導電性ペーストのはみだしを
避けるために、ビアパット径を大きくしてもよいが、こ
の場合、配線の高密度化は図れない。
【0013】このような問題点に鑑み、本発明の第一の
目的は、大掛かりな装置を用いることなく、導電性ペー
ストの充填位置精度を向上させることができる多層配線
基板の製造方法を提供することにある。
【0014】また、従来の配線基板では、高密度の配線
が必要な箇所が基板の一部であっても、基板の全面に高
密度配線を形成しており、価格上昇を招くといった問題
があった。
【0015】本発明の第二の目的は、密度の異なる配線
が要求される電子部品を効率よく実装できる電子部品の
実装方法を提供する。
【0016】
【課題を解決するための手段】上記第一の目的を達成す
るための本発明の一態様によれば、層間接続を行なうた
めにビアホールに導電性ペーストが充填される多層配線
基板の製造方法において、回路パターンを有する基材の
裏面に、接着層および該接着層に剥離可能に設けられた
保護層から成る接着材を、前記接着層を前記基材側に向
けて積層する第一の工程と、前記基材、前記接着層、お
よび、前記保護層から成る部材に、これらを貫通するビ
アホールを形成する第二の工程と、前記保護層の上から
導電性ペーストを塗付して、前記ビアホールに該導電性
ペーストを充填し、その後、前記接着層から前記保護層
を剥離する第三の工程と、前記第一から第三の工程を経
て製作された配線基材を複数用意し、これらを前記接着
層を介して接合する第四の工程を有することを特徴とす
る多層配線基板の製造方法が提供される。
【0017】上記第二の目的を達成するための本発明の
一態様によれば、通常の配線を有するプリント配線板
と、ビアホールに充填された導電性ぺーストによって層
間接続が為された高密度配線の多層配線基板を形成し、
前記多層配線基板を前記プリント配線板の一部に取り付
け、高密度の配線が必要な電子部品を、前記多層配線基
板に実装し、通常の配線密度で結線可能な電子部品を、
前記プリント配線板に実装することを特徴とする電子部
品の実装方法が提供される。
【0018】
【発明の実施の形態】以下、本発明を、複数のフィルム
材から成るフィルム多層配線基板に適用した場合の一実
施形態について、図面を参照しながら説明する。
【0019】図1に、この多層配線基板の製造方法の一
例を示す。
【0020】図1(a):ポリイミドフィルム101に
銅箔102を張り付けた銅箔付きポリイミドフィルムを
用意する。ポリイミドフィルム101は、薄すぎると加
工時の取り扱いが難しく、厚すぎるとビアホールの形成
や導電性ペーストの充填が困難になるため、これらを考
慮して、膜厚20〜50μm程度のものが好適である。
銅箔102は、エッチングで微細パターンを形成する関
係上、30μm以下のものが好ましい。 図1(b):銅箔102にレジストを塗布し、露光、現
像、エッチング、レジスト剥離を行い、配線パターンを
形成する。これにより、配線パターン付きのフィルム基
材ができあがる。なお、図1(b)では、配線パターン
として、銅箔から形成されたビアパッド103が代表的
に図示されている。
【0021】図1(c):フィルム基材の裏面(ビアパ
ッド103が無い方の面)に、接着材(接着フィルム1
04の上に保護フィルム105が剥離可能に設けられた
部材)を接着する。接着フィルム104には、仮接着と
本接着が2段階の温度で実施でき、かつ、仮接着後の加
工処理を経ても接着性が著しく劣化しないものを用い
る。本実施形態では、80℃前後の温度で仮接着が可能
で、180℃前後の温度で硬化して本接着が可能な熱硬
化型のエポキシ樹脂を使用する。
【0022】保護フィルム105は、接着フィルム10
4をフィルム基材にラミネータで接着する際の離型紙的
役割を果たすもので、この保護フィルムには、接着フィ
ルムから適宜剥離できるものを用いる。本実施形態で
は、安価で、熱膨張係数が18ppmのPET(Polyet
hylene terephthalate)フィルムを使用する。このPE
Tフィルムは、熱膨張係数に関して、銅やポリイミドと
10ppm以内の範囲で一致する。なお、熱膨張係数が
あまりに大きい保護フィルムを用いると、仮接着後にフ
ィルム回路が反り、その後の工程処理が困難になるため
注意を要する。また、保護フィルムは、レーザの加工性
が良く、残査の出難いものを選ぶ必要がある。
【0023】図1(d):保護フィルム面を被照射面に
して、炭酸ガスのレーザビームを直径150μmに絞っ
て照射し、保護フィルム105、接着フィルム104、
および、ポリイミドフィルム101を貫通するビアホー
ル106を形成する。ビアホールの径を大きくすると高
密度配線が困難になるため、できるだけ小さい方が好ま
しい。ただし、あまりに小さいと穴のアスペクト比が増
大して、ペーストの充填が難しくなる。このため、アス
ペクト比は1以下に設定することが望ましい。具体的に
は、ビアホールの深さが50μmの場合、その孔径は5
0〜200μmにするのが望ましい。なお、ビアホール
の径が50μm以下と小さい場合は、微細加工に適した
エキシマレーザを利用する。
【0024】図1(e):保護フィルム105の上から
スキージを用いて導電性ペーストを直接塗布し、ビアホ
ール内に導電性ペースト107を充填する。導電性ペー
ストは、保護フィルム105の表面に薄く残るが、ビア
ホールの中には過不足無く充填される。本実施形態で
は、導電性ペーストとして、熱可塑樹脂に銀フレークを
混合した接着性導電ペーストを用いている。導電性ペー
ストの塗布後は、120℃で乾燥させる。熱可塑樹脂に
よる接着性導電ペーストを用いた理由は、熱硬化性樹脂
による接着性導電ペーストでは、ペーストの乾燥熱で硬
化反応が進み、本接着時に接着性が低下することが考え
られるからである。なお、接着性が低下しない乾燥条件
を採用するか、または、接着性が低下しないような特性
を有するものであれば、熱硬化性樹脂による導電ペース
トの使用も可能である。
【0025】一方、導電性ペーストの充填には、スキー
ジで直接塗付する方法以外に、通常のスクリーン印刷を
用いてもよい。スクリーン印刷では、マスクの位置ずれ
により保護フィルム上に導電ペーストが印刷されること
もあるが、この保護フィルムは、後で述べるように剥
離、除去されるので問題はない。
【0026】図1(f):導電性ペースト107の乾燥
後、保護フィルム105を剥離、除去する。導電性ペー
スト107は、乾燥すると体積が収縮して僅かに縮む
が、本実施形態では、この分を保護フィルム105の厚
さで調整する。具体的には、ポリイミドフィルムの厚さ
をa、接着層の厚さをb、ペーストの収縮率をrとした
場合、次式の関係が得られるような厚さcの保護フィル
ムを選択する。つまり、ポリイミドフィルムの厚さが2
5μm、接着層の厚さが20μm、ペーストの収縮率が
0.6の場合、保護フィルムの厚さは30μmとなる。
【0027】
【数1】
【0028】このようにすれば、保護フィルムの剥離
後、接着層表面と導電性ペースト表面を同一面内にそろ
えることができる。これにより、ビアの接続が確実なも
のとなり、かつ、余分なペーストがしみだして配線間の
ショート不良を引き起こすといった問題もない。なお、
同一面といっても、ポリイミドフィルムと接着層の厚さ
の和の±20%以内の誤差は含むものとする。
【0029】図1(g):図1(a)〜図1(f)を経
て製作されたフィルム状の配線基材を2枚用意し、ビア
と接着層の無い基材を一枚用意して、これらを位置合わ
せしつつ、一括して積層、接合する。具体的には、第一
層108、第二層109、第三層110を、各層間のビ
アパッドの位置を基準に位置合わせ行い、真空プレス
(圧力50kg/cm2、温度200℃)を1分間以上
行い、ビアの電気的接続と層間の接着を同時に実行す
る。これにより、高密度なフィルム多層配線基板が完成
する。この例では、3層を積層しているが、2層でも4
層以上でも積層は可能である。
【0030】以上、本発明の多層配線基板の製造方法の
一実施形態について述べたが、本実施形態では、前述し
たように、導電性ペーストの充填をビアホール加工を施
した保護フィルムの上から行い、その後、該保護フィル
ムを除去している。
【0031】したがって、特別な位置調整装置を用いな
くとも、いわゆるセルフアライン的にペーストの充填位
置精度が向上する。ペーストの充填位置精度を上げるこ
とができれば、その分だけビアパッド径を小さくするこ
とができる。一般に、ビアパッド径Dは、下式のごと
く、ビアホール径d、積層時の誤差±α、および、印刷
マスクの合わせ誤差±βで決定される。
【0032】
【数2】
【0033】そして、ビアホール径を150μm 、積
層誤差を±20μm 、マスク合わせ誤差を±30μm
とした場合、従来方法では、ビアのパッド径が最低22
2μm程度必要であったが、本発明では190μm ま
で小径化できた。
【0034】また、数値では表現し難いが、導電ペース
トの充填量を正確に制御できるようになり、接着時のペ
ーストのはみ出しによる配線間のショート不良低減にも
効果があった。
【0035】つぎに、この多層配線基板の実装例を図3
に示す。同図では、一般的なプリント配線板301の上
に、本発明に係る多層配線基板(フィルム回路)302
を貼り付けている。フィルム回路上の配線303は、プ
リント配線板301の配線304と比較して高密度にな
っている。
【0036】そこで、フィルム回路上には高密度の配線
が必要な電子部品(例えばCSP(Chip Size Packag
e))305を搭載し、プリント配線板上には通常の配
線密度で結線可能な電子部品(例えばSOP(Small Ou
t-line Package))306を搭載する。
【0037】CSPの電極は、通常、0.5mmの格子
状配列を為し、これらの配線を行うには、0.5mmの
ビアパッド間隔から最低1本の配線を取り出す必要があ
るが、SOPの電極は通常1.27mmの平行配列であ
るため、ビアパッドの間隔が2.54mmでも配線が可
能であり、従来のプリント配線板で十分対応可能であ
る。
【0038】このように、異なる配線密度を要求され、
かつ、低密度配線部分の面積が大きくなる場合、本実施
形態のように基板面を使い分ければ、一部に高密度部分
を要求される場合であっても全体を高密度配線にしてい
た従来と比較して、コストパーフォーマンスが格段に向
上する。
【0039】
【発明の効果】本発明によれば、大掛かりな装置を用い
ることなく、導電性ペーストの充填位置精度を向上させ
ることができる。導電性ペーストの充填位置精度が向上
すると、ビアの接続信頼性も高まり、ショート不良も低
減する。また、ビアパッドも小径化できるので、配線密
度も向上する。
【0040】また、高密度の多層配線基板を、通常のプ
リント配線板の一部分に搭載することで、部分的に高密
度な配線を有する基板を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の製造工程の一例を
示す説明図。
【図2】図1の製造工程における導電性ペーストの充填
精度に関する説明図。
【図3】本発明に係る多層配線基板の実装例を示す説明
図。
【図4】従来の多層配線基板の製造工程の一例を示す説
明図。
【符号の説明】
101…ポリイミドフィルム、102…銅箔、103…
ビアパッド、104…接着フィルム、105…保護フィ
ルム、106…ビアホール、107…導電性ペースト、
301…プリント配線板、302…フィルム回路、30
3…高密度配線パターン、304…通常の配線パター
ン、305、306…電子部品
フロントページの続き (72)発明者 御田 護 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】層間接続を行なうためにビアホールに導電
    性ペーストが充填される多層配線基板の製造方法におい
    て、 回路パターンを有する基材の裏面に、接着層および該接
    着層に剥離可能に設けられた保護層から成る接着材を、
    前記接着層を前記基材側に向けて積層する第一の工程
    と、 前記基材、前記接着層、および、前記保護層から成る部
    材に、これらを貫通するビアホールを形成する第二の工
    程と、 前記保護層の上から導電性ペーストを塗付して、前記ビ
    アホールに該導電性ペーストを充填し、その後、前記接
    着層から前記保護層を剥離する第三の工程と、 前記第一から第三の工程を経て製作された配線基材を複
    数用意し、これらを前記接着層を介して接合する第四の
    工程を有することを特徴とする多層配線基板の製造方
    法。
  2. 【請求項2】請求項1に記載の多層配線基板の製造方法
    において、 前記基材の厚さがa、前記接着層の厚さがb、前記導電
    性ペーストの乾燥収縮率がrである場合に、a+b=r
    (a+b+c)の関係をほぼ満たすように、前記保護層
    の厚さcを決定することを特徴とする多層配線基板の製
    造方法。
  3. 【請求項3】通常の配線を有するプリント配線板と、ビ
    アホールに充填された導電性ぺーストによって層間接続
    が為された高密度配線の多層配線基板を形成し、 前記多層配線基板を前記プリント配線板の一部に取り付
    け、 高密度の配線が必要な電子部品を、前記多層配線基板に
    実装し、通常の配線密度で結線可能な電子部品を、前記
    プリント配線板に実装することを特徴とする電子部品の
    実装方法。
JP9161245A 1997-06-18 1997-06-18 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 Pending JPH118471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9161245A JPH118471A (ja) 1997-06-18 1997-06-18 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9161245A JPH118471A (ja) 1997-06-18 1997-06-18 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH118471A true JPH118471A (ja) 1999-01-12

Family

ID=15731418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9161245A Pending JPH118471A (ja) 1997-06-18 1997-06-18 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH118471A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230549A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP2001230550A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP2002305269A (ja) * 2001-04-09 2002-10-18 Toppan Printing Co Ltd 多層配線基板及びその製造方法
US6889433B1 (en) 1999-07-12 2005-05-10 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP2006066859A (ja) * 2004-08-24 2006-03-09 Samsung Electro Mech Co Ltd 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
JP2006066738A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
CN111263535A (zh) * 2015-07-15 2020-06-09 印刷电路板公司 制造印刷电路板的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889433B1 (en) 1999-07-12 2005-05-10 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP2001230549A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP2001230550A (ja) * 1999-12-08 2001-08-24 Ibiden Co Ltd 多層プリント配線板用回路基板の製造方法
JP4545866B2 (ja) * 1999-12-08 2010-09-15 イビデン株式会社 多層プリント配線板用回路基板の製造方法
JP4545865B2 (ja) * 1999-12-08 2010-09-15 イビデン株式会社 多層プリント配線板用回路基板の製造方法
JP2002305269A (ja) * 2001-04-09 2002-10-18 Toppan Printing Co Ltd 多層配線基板及びその製造方法
JP4715014B2 (ja) * 2001-04-09 2011-07-06 凸版印刷株式会社 多層配線基板及びその製造方法
JP2006066859A (ja) * 2004-08-24 2006-03-09 Samsung Electro Mech Co Ltd 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
JP2006066738A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP4626225B2 (ja) * 2004-08-27 2011-02-02 パナソニック電工株式会社 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
CN111263535A (zh) * 2015-07-15 2020-06-09 印刷电路板公司 制造印刷电路板的方法

Similar Documents

Publication Publication Date Title
US7303639B2 (en) Method for producing Z-axis interconnection assembly of printed wiring board elements
EP1250033B1 (en) Printed circuit board and electronic component
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
JP4538486B2 (ja) 多層基板およびその製造方法
TW201528898A (zh) 多層印刷配線板之製造方法及多層印刷配線板
JPH1022645A (ja) キャビティ付きプリント配線板の製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2008263188A (ja) 回路基板の製造方法
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2004031710A (ja) 配線基板の製造方法
JPH01282892A (ja) 多層印刷配線板の製造方法
JP2748890B2 (ja) 有機樹脂多層配線基板およびその製造方法
JPS6347991A (ja) プリント回路基板の製造方法
JP2007335631A (ja) 積層配線板の製造方法
JP2002009440A (ja) 複合配線基板
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004103739A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2002353619A (ja) 多層配線板、多層配線用基材及びその製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2004221192A (ja) 多層基板、多層基板用基材およびその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
CN116156790A (zh) 多层线路板的制备方法以及多层线路板