JP4715014B2 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4715014B2 JP4715014B2 JP2001109500A JP2001109500A JP4715014B2 JP 4715014 B2 JP4715014 B2 JP 4715014B2 JP 2001109500 A JP2001109500 A JP 2001109500A JP 2001109500 A JP2001109500 A JP 2001109500A JP 4715014 B2 JP4715014 B2 JP 4715014B2
- Authority
- JP
- Japan
- Prior art keywords
- lower pad
- forming
- insulating layer
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁層と導体配線層が交互に積層してなる多層構造を有する多層配線基板およびその製造方法に関し、特に、半導体素子搭載用インターポーザに用いられ、微小径ビアホールをめっきにて形成する多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体大規模集積回路（ＬＳＩ）等の半導体素子ではトランジスターの集積度が高まり、その動作速度はクロック周波数で１ＧＨｚに達するものが、また、入出力端子数では１０００を越えるものが出現するに至っている。
【０００３】
半導体素子をプリント配線基板に実装するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のインターポーザが開発され、現在では広く実用化されている。図８はＢＧＡ構造のインターポーザに半導体素子を搭載し、プリント配線基板へ実装した一例を示したものである。
【０００４】
ガラス布にエポキシ樹脂等を含浸した銅貼基板やセラミック基板６７ａをベースに、絶縁層、導体配線層を交互に積層した多層配線基板６７の片側表面に金等でバンプ６３が形成され、半導体素子６１の電極と電気接続が取られている。また、反対表面には金等で表面処理されたパッド６４が形成され、半田ボール６６を介してプリント配線基板７１の導体配線層６５と接続されている。
【０００５】
このような多層配線基板は銅貼り基板やセラミック基板上に絶縁樹脂層と導体配線層を逐次積み上げて形成される。この工法にて作製された多層配線基板の絶縁層は、ポリイミド等の樹脂を塗布することにより形成し、薄膜化することができる。また、導体配線層はめっきで形成でき、微細配線が可能となる。一方、上下の導体配線層を接続するビアホールはレーザ加工等にて孔を形成し、内部をめっきで埋めることにより形成できる。このため、従来の銅貼り基板を一括積層する多層プリント配線基板、あるいは、グリーンシートを積層して一括焼成するセラミック多層配線基板に比べ、高配線密度化、薄膜化、小型化を図ることができる。
【０００６】
また、この多層化方法とは別に、従来の一括積層する多層プリント配線基板に銅箔付ポリイミドフィルムを接着剤で貼り合わせた構成のものも提案されている。この構成においても、銅箔の薄さから微細配線を形成することが可能となり、同様に、高配線密度化、薄膜化、小型化を図ることができる。
【０００７】
半導体素子内の処理速度が高まるにつれ、インターポーザ内を伝送する信号も高速化の要求が高まってきている。これとともに、半導体素子の入出力端子数も増加する傾向にあり、インターポーザとの接続方法は、ワイヤーボンディングでは対応しきれくなり、格子配列のフリップチップ接続が必要となる。この結果、インターポーザ内の接続端子からの配線の引き回しが単層では困難になり、少なくとも２層に分けて配線を行う必要が出てくる。また、信号の高速化に対応するため、配線のマイクロストリップ構造やストリップ構造、あるいは、コプレナー構造が必要になる場合があり、インターポーザの構造としてはますます多層化の方向にある。
【０００８】
しかしながら、インターポーザを製造する側からみると、層数の増加は製造収率を著しく落とすことになる。このため、いかにして配線を効率的に配置させ、層数を減らす設計を行うかが重要になってくる。効率的な配線を形成するための手段の一つとして、ビアホールのランド径を小さくすることがあげられる。この結果、製造精度を考慮すると、ビアホールの径自体を小さくする必要がある。
【０００９】
近年、エキシマーレーザやＹＡＧ第３高調波、第４高調波を用いたレーザ加工機の導入が盛んになり、微小径の孔形成が容易になってきた。
【００１０】
ビアホールを形成する方法として、レーザ等で孔を形成して、下部パッド表面を露出させた後、無電解銅めっき等で電気めっきのシード層を形成し、それを電極にして孔内部の側面や底部に一定厚のめっき形成を行う。近年では、高速信号を通すため、あるいは、ビアホール直上へビアホールを形成して配線の自由度を上げる目的で、孔内部をめっき金属で埋めてしまう、フィルドビアめっきが注目されている。
【００１１】
しかし、ビア径が小さいということは必然的に下部パッドとの接触面積が小さくなるため、接続信頼性を著しく低下させることになる。
【００１２】
【発明が解決しようとする課題】
本発明は係る従来技術の問題点に鑑みてなされたもので、接続信頼性のある微小径ビアホールを有する多層配線基板およびその製造方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明において上記の課題を達成するための構成を以下に示す。
（請求項１）
絶縁層上の下部パッドに突起部を形成する工程と、
その上に、第１の絶縁層を介して第２の絶縁層を形成する工程と、
表層からレーザ光にて、ビアホール形成のための孔を形成する工程と、
酸化剤を用いて前記第１の絶縁層の前記孔の孔径を広げる工程と、
前記孔の内部および前記第２の絶縁層表面にめっき金属を形成する工程と、
前記第２の絶縁層上に導体配線層を形成する工程と、を順に含むことを特徴とする多層配線基板の製造方法
（請求項２）
前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部を残し、それ以外の部分の導体層をハーフエッチングすることにより下部パッドに突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
（請求項３）
前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部にめっきで突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
（請求項４）
（ａ）絶縁基板上に周辺部が突起部となっている下部パッドを形成する工程と、
（ｂ）前記絶縁基板上に接着剤をコーティングし、前記接着剤を乾燥させ、前記突起部と同じ高さの第１の絶縁層を形成する工程と、
（ｃ）前記第１の絶縁層上に、前記第１の絶縁層よりも酸化剤に溶解しにくい第２の絶縁層を積層した後、硬化させる工程と、
（ｄ）レーザを照射して、前記第１の絶縁層及び前記第２の絶縁層を貫通するビアホールとなる孔を、前記下部パッドの中央部に形成する工程と、
（ｅ）酸化剤により前記第１の絶縁層を溶解し、前記下部パッド上に空隙部を形成する工程と、
（ｆ）無電解めっきにより、前記孔及び前記空隙部の内部及び前記第２の絶縁層表面上に薄膜導電体層を形成する工程と、
（ｇ）電気めっきにより、少なくとも前記孔及び前記空隙部をめっき金属で埋める工程と、を順に含むことを特徴とする多層配線基板の製造方法。
（請求項５）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ３）後に下部パッド中央部となる部分がハーフエッチングとなり、後に下部パッドの周辺部となる部分がエッチングされず、前記下部パッド及び導体配線部が形成されるべき領域以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ４）前記フォトレジストパターンをマスクにしてエッチングを行い、周辺部に突起部が形成された下部パッドを形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項６）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ７）前記絶縁基板上の前記下部パッドが形成された面にフォトレジストをコーティングする工程と、
（ａ８）フォトリソグラフィにより、前記下部パッドの周辺部に開口部を形成する工程と、
（ａ９）前記開口部に無電解めっきにより金属の突起部を形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項７）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ１０）下部パッドの周辺部に樹脂からなる突起部をスクリーン印刷により形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項８）
絶縁層と導体配線層が交互に積層してなる多層配線基板であって、
上下の導体配線層を接続するビアホール及び下部パッドを備え、
前記ビアホール及び下部パッドは、請求項１又は請求項４のいずれかに記載の多層配線基板の製造方法により形成された形状であることを特徴とする多層配線基板。
（請求項９）
該下部パッド突起部の高さが前記第１の絶縁層の厚さと同じであることを特徴とする請求項８に記載の多層配線基板。
【００１４】
（削除）
【００１５】
（削除）
【００１６】
（削除）
【００１７】
（削除）
【００１８】
（削除）
【００１９】
（削除）
【００２０】
（削除）
【００２１】
（削除）
【００２２】
（削除）
【００２３】
【発明の実施の形態】
本発明の多層配線基板についてビアホール近傍の図を用いて説明する。図７は従来の多層配線基板の断面図である。単層あるいは多層の絶縁基板５２上の下部パッド５１と上部パッド５６間をビアホール５５で電気的に接続されている。
【００２４】
ビアホール５５の形成は、まず、下部パッド上の絶縁層５４表面からレーザにてビアホール形成のための孔をあける。レーザにおける樹脂と金属の加工速度の差により、孔加工は下部パッド上で停止される。レーザの種類としては、炭酸ガスレーザ、ＹＡＧ（基本波、第２高調波、第３高調波、第４高調波）レーザ、エキシマーレーザ等が上げられるが、微細孔を形成するには４００ｎｍ以下の短波長レーザであるＹＡＧ第３高調波、第４高調波ならびにエキシマーレーザが好ましい。
【００２５】
レーザ加工により露出した銅などの下部パッド表面を含め、孔内部および絶縁層５４表面に電気銅めっきのためのシード層を無電解めっきにて形成し、電気銅めっきにて残りの孔内部をめっき金属で埋める。最後に、表面の導体層をフォトエッチング法にて上部パッド５６、導体配線５７を形成する・
【００２６】
ビアホールの径が小さくなると、下部パッド５１との接触面積は小さくなり、接続信頼性が低下する。
【００２７】
このため、図１（ａ）および（ｂ）に示すように、本発明では下部パッドとの接続部を広くとり、接続信頼性を向上させたものである。
【００２８】
下部パッドとの接続部を広くとるには、まず、絶縁層の層構成として、酸化剤に対し溶解速度の高い第１の絶縁層４を下部パッド１上に形成し、さらに、その上に溶解速度の低い第２の絶縁層５を積層した構成とする。
【００２９】
また、下部パッド１の形状として、周辺部に突起部２を形成する。図２は絶縁基板上に形成された下部パッドの上面図を示す。突起部２は図１（ａ）に示すように金属突起部２ａでも、図１（ｂ）に示すように第２の絶縁層と同じ材料あるいは第２の絶縁層と同程度の酸化剤に対する溶解速度を有する樹脂突起部２ｂでも構わない。
【００３０】
図３（ｄ）に示すように、レーザにてビアホール形成のための孔１６を形成したのち、酸化剤にて第１の絶縁層１４を溶解させる。このとき、突起部１２により第１の絶縁層１４の溶解は下部パッド１１上のみに抑えることができる。突起部１２が存在しない場合、溶解量の制御が非常に困難なため、溶解部が下部パッドの面積以上に広がり、めっき接続がとれなくなる。このため、突起部１２の高さは第１の絶縁層１４の厚さ程度であることが必要である。
【００３１】
酸化剤処理としては、無電解めっきの前処理に使われる過マンガン酸塩処理が好ましい。その条件としては３０から８０ｇ／ｌの過マンガン酸カリウムと２０から６０ｇ／ｌの水酸化ナトリウム水溶液で温度は常温から８０℃の間で行うことが好ましい。
【００３２】
また、第２の絶縁層としては、酸化剤に溶解しにくく、一般的に絶縁層として用いられるものであれば良く、ポリイミド、ポリベンズイミダゾール、ポリエーテルイミド、ポリフェニレンエーテルなどがあげられる。これらの材料は過マンガン酸処理液ではほとんど溶解しない。一方、第１の絶縁層としては、ある程度酸化剤に溶解し、絶縁層として用いられるもであればよい。たとえば、エポキシ系樹脂、変性ポリイミド樹脂、ナイロンエポキシ系樹脂などが上げられる。第１の絶縁層は基板と第２の絶縁層を接着する接着剤であっても構わない。
【００３３】
以下に実施の形態を説明する。
【００３４】
＜突起部の製造方法の第１の実施の形態＞
突起部の製造方法の第１の実施の形態を、図４の（ａ）〜（ｄ）の流れに従って説明する。
【００３５】
図４（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ１８μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥させた（図４（ｂ））。乾燥後の膜厚は６μｍであった。
【００３６】
図４（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。このとき、１８μｍ厚の銅層をエッチングする際に、下部パッド中央部、ならびに、導体配線部にはハーフエッチングになるような網点等のフォトレジストパターン３４ｂを形成しておく。
【００３７】
図４（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去して突起部３７ａを形成した。下部パッド３６の中央部３５、および、導体配線３８の厚さは、およそ、８μｍであった。
【００３８】
＜突起部の製造方法の第２の実施の形態＞
突起部の製造方法の第２の実施の形態を、図５の（ａ）〜（ｈ）の流れに従って説明する。
【００３９】
図５（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ９μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥させた（図５（ｂ））。乾燥後の膜厚は６μｍであった。
【００４０】
図５（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。
【００４１】
図５（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去した。
【００４２】
図５（ｅ）に示すように、フォトレジスト３４を除去して下部パッド３６、および、導体配線３８を形成した。
【００４３】
図５（ｆ）に示すように、さらに、フォトレジスト３９として、ＥＰＰＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥した。
【００４４】
図５（ｇ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、突起部に相当する部分に開口部を設けた。さらに、パラジウム処理を施し、無電解銅めっきを行い、突起部にあたる金属部を５μｍ形成した。
【００４５】
図５（ｈ）に示すように、フォトレジストパターン４０を除去し、突起部３７ａを形成した。
【００４６】
＜突起部の製造方法の第３の実施の形態＞
突起部の製造方法の第３の実施の形態を、図６の（ａ）〜（ｇ）の流れに従って説明する。
【００４７】
図６（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ９μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分で乾燥した（図６（ｂ））。乾燥後の膜厚は６μｍであった。
【００４８】
図６（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。
【００４９】
図６（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去した。
【００５０】
図６（ｅ）に示すように、フォトレジスト３４を除去して下部パッド３６、および、導体配線３８を形成した。
【００５１】
図６（ｆ）に示すように、ポリイミド樹脂液（宇部興産（株）製ユピファイン）をスクリーン印刷にて塗布し、１００℃／３０分、１８０℃／１０分、３５０℃／３０分でイミド化を行った。イミド化後の膜厚は下部パッド上で８μｍであった。
【００５２】
図６（ｇ）に示すように、ＫｒＦエキシマーレーザにて突起部３７ｂのみポリイミド膜を残し、他の部分を除去した。また、突起部のみポリイミド樹脂を残すのではなく、ビアホールと接続する下部パッド中央部のみＫｒＦエキシマーレーザでポリイミド開口部を形成する構造でも構わない。この場合、絶縁基板と第１の絶縁層の間に形成されたポリイミド膜も絶縁層としての役割を果たす。
【００５３】
＜多層配線基板の製造方法の実施の形態＞
多層配線基板の製造方法の実施の形態を、微小径ビアホール周辺部に焦点を当てて、図３の（ａ）〜（ｉ）の流れに従って説明する。
【００５４】
図３（ａ）に示す、突起部１２（高さ約１４μｍ）を形成した下部パッド１１（厚さ９μｍ）を有する厚さ５０μｍのポリイミドテープ１３（宇部興産（株）製ユーピレックス）上に、エポキシ系接着剤をコーティングした後、１００℃、５分乾燥し第１の絶縁層１４を形成した。このときの厚さは、下地ポリイミド表面から約１５μｍであった。さらに、第２の絶縁層１５として厚さ２５μｍのポリイミドテープ（宇部興産（株）製ユーピレックス）を１３０℃でラミネートし、その後、１８０℃／１時間で硬化させた（図２（ｂ））。硬化後の第１の絶縁層厚はほぼ突起部１２の高さと同程度であり、約１４μｍであった。
【００５５】
図３（ｃ）に示すように、ＹＡＧレーザの第４高調波の光にて径２０μｍのビアホール形成のための孔１６をあけた。このとき、下部パッド１１の銅表面には樹脂残さは見られなかった。
【００５６】
図３（ｄ）に示すように、酸化剤として、５０℃に加熱した過マンガン酸カリウム（５０ｇ／ｌ）、水酸化ナトリウム（２０ｇ／ｌ）水溶液を用い、下部パッド１１の中央部上の第１の絶縁層を溶解し、空隙部１７を形成させた。
【００５７】
図３（ｅ）に示すように、無電解銅めっきにて孔１６内部、空隙部１７および第２の絶縁層表面に薄膜導体層１８を形成した。
【００５８】
図３（ｆ）に示すように、電気銅めっきにて孔内部１９をめっき金属で埋めるとともに、基板表面に銅めっき層を形成した。このときの基板表面の銅厚は９μｍであった。無電解銅めっき液や電気銅めっき液組成は特に限定するものではなく、めっき金属特性や析出速度に応じて適当なものを用いることができる。
【００５９】
図３（ｇ）に示すように、基板表面のめっき層を定法のフォトエッチング工程にて上部パッド２１および導体配線層２０、２２を形成した。
【００６０】
図３（ｈ）に示すように、先に形成した導体配線層２０を次の層の下部パッドとし、同様にその周辺部に突起部２３を形成した。
【００６１】
図３（ｉ）に示すように、図３（ｂ）から図３（ｇ）の工程を再度繰り返すことにより、上層の第１の絶縁層２８、第２の絶縁層２７、上部パッド２４、導体配線層２５、ならびに、接続信頼性の高いビアホール２６を形成し、多層配線基板を形成した。さらに、同様の工程を繰り返すことにより、より多層の多層配線基板を製造することも可能である。
【００６２】
また、本実施の形態では、第２の絶縁層としてポリイミド単体のフィルムを貼り合わせているが、表層に銅箔の付いたポリイミドフィルムを貼り合わせても構わない。ハーフエッチングにて突起部を形成するには銅箔の厚い方が好ましく、全てめっきにて所定の厚さにするよりは、銅箔とめっきを組み合わせたほうが、有効である。この場合、レーザによる穴加工は、加工周波数を変えることにより、上部の銅箔と絶縁層の穴加工を行い、下部パッドにて止めることが可能である。
【００６３】
【発明の効果】
本発明は、微小径ビアホール底部の接触面積を広くとり、微小径であっても接
続信頼性が得られるという効果がある。また、第１の絶縁層と第２の絶縁層の酸
化剤に対する溶解速度の差を利用して、突起部を形成することができる。
【００６４】
【図面の簡単な説明】
【図１】 本発明の多層配線基板を示す断面図。
【図２】 本発明の多層配線基板を示す上面図。
【図３】 本発明の多層配線基板の製造方法を示す断面図。
【図４】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図５】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図６】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図７】 従来の多層配線基板を示す断面図。
【図８】 従来の多層配線基板に半導体素子を搭載しプリント配線基板へ実装した形態を示す断面図。
【符号の説明】
１…下部パッド
２…突起部
２ａ…金属突起部
２ｂ…樹脂突起部
３…絶縁基板
４…第１の絶縁層
５…第２の絶縁層
６…ビアホール
７…上部パッド
８…導体配線
１１…下部パッド
１２…突起部
１３…絶縁基板
１４…第１の絶縁層
１５…第２の絶縁層
１６…孔部
１７…空隙
１８…薄膜導体層
１９…ビアホール
２０…導体配線
２１…上部パッド
２２…導体配線
２３…突起部
２４…上部パッド
２５…導体配線
２６…ビアホール
２７…第２の絶縁層
２８…第１の絶縁層
３１…絶縁基板
３２…銅層
３３…フォトレジスト
３４…フォトレジストパターン
３４ａ…フォトレジストパターン
３４ｂ…フォトレジスト網点パターン
３５…ハーフエッチング部
３６…下部パッド
３７…突起部
３７ａ…金属突起部
３７ｂ…樹脂突起部
３８…導体配線
３９…フォトレジスト
４０…フォトレジストパターン
４１…めっき金属
４２…樹脂層
５１…下部パッド
５２…絶縁基板
５３…第１の絶縁層
５４…第２の絶縁層
５５…ビアホール
５６…上部パッド
５７…導体配線
６１…半導体素子
６２…パッド
６３…バンプ
６４…パッド
６５…導体配線層
６６…半田ボール
６７ａ…ベース基板
６７ｂ…多層配線層
６８…ビアホール
６９…下部導体配線層
７０…スルーホール
７１…プリント配線基板
【発明の属する技術分野】
本発明は、絶縁層と導体配線層が交互に積層してなる多層構造を有する多層配線基板およびその製造方法に関し、特に、半導体素子搭載用インターポーザに用いられ、微小径ビアホールをめっきにて形成する多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体大規模集積回路（ＬＳＩ）等の半導体素子ではトランジスターの集積度が高まり、その動作速度はクロック周波数で１ＧＨｚに達するものが、また、入出力端子数では１０００を越えるものが出現するに至っている。
【０００３】
半導体素子をプリント配線基板に実装するために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のインターポーザが開発され、現在では広く実用化されている。図８はＢＧＡ構造のインターポーザに半導体素子を搭載し、プリント配線基板へ実装した一例を示したものである。
【０００４】
ガラス布にエポキシ樹脂等を含浸した銅貼基板やセラミック基板６７ａをベースに、絶縁層、導体配線層を交互に積層した多層配線基板６７の片側表面に金等でバンプ６３が形成され、半導体素子６１の電極と電気接続が取られている。また、反対表面には金等で表面処理されたパッド６４が形成され、半田ボール６６を介してプリント配線基板７１の導体配線層６５と接続されている。
【０００５】
このような多層配線基板は銅貼り基板やセラミック基板上に絶縁樹脂層と導体配線層を逐次積み上げて形成される。この工法にて作製された多層配線基板の絶縁層は、ポリイミド等の樹脂を塗布することにより形成し、薄膜化することができる。また、導体配線層はめっきで形成でき、微細配線が可能となる。一方、上下の導体配線層を接続するビアホールはレーザ加工等にて孔を形成し、内部をめっきで埋めることにより形成できる。このため、従来の銅貼り基板を一括積層する多層プリント配線基板、あるいは、グリーンシートを積層して一括焼成するセラミック多層配線基板に比べ、高配線密度化、薄膜化、小型化を図ることができる。
【０００６】
また、この多層化方法とは別に、従来の一括積層する多層プリント配線基板に銅箔付ポリイミドフィルムを接着剤で貼り合わせた構成のものも提案されている。この構成においても、銅箔の薄さから微細配線を形成することが可能となり、同様に、高配線密度化、薄膜化、小型化を図ることができる。
【０００７】
半導体素子内の処理速度が高まるにつれ、インターポーザ内を伝送する信号も高速化の要求が高まってきている。これとともに、半導体素子の入出力端子数も増加する傾向にあり、インターポーザとの接続方法は、ワイヤーボンディングでは対応しきれくなり、格子配列のフリップチップ接続が必要となる。この結果、インターポーザ内の接続端子からの配線の引き回しが単層では困難になり、少なくとも２層に分けて配線を行う必要が出てくる。また、信号の高速化に対応するため、配線のマイクロストリップ構造やストリップ構造、あるいは、コプレナー構造が必要になる場合があり、インターポーザの構造としてはますます多層化の方向にある。
【０００８】
しかしながら、インターポーザを製造する側からみると、層数の増加は製造収率を著しく落とすことになる。このため、いかにして配線を効率的に配置させ、層数を減らす設計を行うかが重要になってくる。効率的な配線を形成するための手段の一つとして、ビアホールのランド径を小さくすることがあげられる。この結果、製造精度を考慮すると、ビアホールの径自体を小さくする必要がある。
【０００９】
近年、エキシマーレーザやＹＡＧ第３高調波、第４高調波を用いたレーザ加工機の導入が盛んになり、微小径の孔形成が容易になってきた。
【００１０】
ビアホールを形成する方法として、レーザ等で孔を形成して、下部パッド表面を露出させた後、無電解銅めっき等で電気めっきのシード層を形成し、それを電極にして孔内部の側面や底部に一定厚のめっき形成を行う。近年では、高速信号を通すため、あるいは、ビアホール直上へビアホールを形成して配線の自由度を上げる目的で、孔内部をめっき金属で埋めてしまう、フィルドビアめっきが注目されている。
【００１１】
しかし、ビア径が小さいということは必然的に下部パッドとの接触面積が小さくなるため、接続信頼性を著しく低下させることになる。
【００１２】
【発明が解決しようとする課題】
本発明は係る従来技術の問題点に鑑みてなされたもので、接続信頼性のある微小径ビアホールを有する多層配線基板およびその製造方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明において上記の課題を達成するための構成を以下に示す。
（請求項１）
絶縁層上の下部パッドに突起部を形成する工程と、
その上に、第１の絶縁層を介して第２の絶縁層を形成する工程と、
表層からレーザ光にて、ビアホール形成のための孔を形成する工程と、
酸化剤を用いて前記第１の絶縁層の前記孔の孔径を広げる工程と、
前記孔の内部および前記第２の絶縁層表面にめっき金属を形成する工程と、
前記第２の絶縁層上に導体配線層を形成する工程と、を順に含むことを特徴とする多層配線基板の製造方法
（請求項２）
前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部を残し、それ以外の部分の導体層をハーフエッチングすることにより下部パッドに突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
（請求項３）
前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部にめっきで突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
（請求項４）
（ａ）絶縁基板上に周辺部が突起部となっている下部パッドを形成する工程と、
（ｂ）前記絶縁基板上に接着剤をコーティングし、前記接着剤を乾燥させ、前記突起部と同じ高さの第１の絶縁層を形成する工程と、
（ｃ）前記第１の絶縁層上に、前記第１の絶縁層よりも酸化剤に溶解しにくい第２の絶縁層を積層した後、硬化させる工程と、
（ｄ）レーザを照射して、前記第１の絶縁層及び前記第２の絶縁層を貫通するビアホールとなる孔を、前記下部パッドの中央部に形成する工程と、
（ｅ）酸化剤により前記第１の絶縁層を溶解し、前記下部パッド上に空隙部を形成する工程と、
（ｆ）無電解めっきにより、前記孔及び前記空隙部の内部及び前記第２の絶縁層表面上に薄膜導電体層を形成する工程と、
（ｇ）電気めっきにより、少なくとも前記孔及び前記空隙部をめっき金属で埋める工程と、を順に含むことを特徴とする多層配線基板の製造方法。
（請求項５）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ３）後に下部パッド中央部となる部分がハーフエッチングとなり、後に下部パッドの周辺部となる部分がエッチングされず、前記下部パッド及び導体配線部が形成されるべき領域以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ４）前記フォトレジストパターンをマスクにしてエッチングを行い、周辺部に突起部が形成された下部パッドを形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項６）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ７）前記絶縁基板上の前記下部パッドが形成された面にフォトレジストをコーティングする工程と、
（ａ８）フォトリソグラフィにより、前記下部パッドの周辺部に開口部を形成する工程と、
（ａ９）前記開口部に無電解めっきにより金属の突起部を形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項７）
前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ１０）下部パッドの周辺部に樹脂からなる突起部をスクリーン印刷により形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。
（請求項８）
絶縁層と導体配線層が交互に積層してなる多層配線基板であって、
上下の導体配線層を接続するビアホール及び下部パッドを備え、
前記ビアホール及び下部パッドは、請求項１又は請求項４のいずれかに記載の多層配線基板の製造方法により形成された形状であることを特徴とする多層配線基板。
（請求項９）
該下部パッド突起部の高さが前記第１の絶縁層の厚さと同じであることを特徴とする請求項８に記載の多層配線基板。
【００１４】
（削除）
【００１５】
（削除）
【００１６】
（削除）
【００１７】
（削除）
【００１８】
（削除）
【００１９】
（削除）
【００２０】
（削除）
【００２１】
（削除）
【００２２】
（削除）
【００２３】
【発明の実施の形態】
本発明の多層配線基板についてビアホール近傍の図を用いて説明する。図７は従来の多層配線基板の断面図である。単層あるいは多層の絶縁基板５２上の下部パッド５１と上部パッド５６間をビアホール５５で電気的に接続されている。
【００２４】
ビアホール５５の形成は、まず、下部パッド上の絶縁層５４表面からレーザにてビアホール形成のための孔をあける。レーザにおける樹脂と金属の加工速度の差により、孔加工は下部パッド上で停止される。レーザの種類としては、炭酸ガスレーザ、ＹＡＧ（基本波、第２高調波、第３高調波、第４高調波）レーザ、エキシマーレーザ等が上げられるが、微細孔を形成するには４００ｎｍ以下の短波長レーザであるＹＡＧ第３高調波、第４高調波ならびにエキシマーレーザが好ましい。
【００２５】
レーザ加工により露出した銅などの下部パッド表面を含め、孔内部および絶縁層５４表面に電気銅めっきのためのシード層を無電解めっきにて形成し、電気銅めっきにて残りの孔内部をめっき金属で埋める。最後に、表面の導体層をフォトエッチング法にて上部パッド５６、導体配線５７を形成する・
【００２６】
ビアホールの径が小さくなると、下部パッド５１との接触面積は小さくなり、接続信頼性が低下する。
【００２７】
このため、図１（ａ）および（ｂ）に示すように、本発明では下部パッドとの接続部を広くとり、接続信頼性を向上させたものである。
【００２８】
下部パッドとの接続部を広くとるには、まず、絶縁層の層構成として、酸化剤に対し溶解速度の高い第１の絶縁層４を下部パッド１上に形成し、さらに、その上に溶解速度の低い第２の絶縁層５を積層した構成とする。
【００２９】
また、下部パッド１の形状として、周辺部に突起部２を形成する。図２は絶縁基板上に形成された下部パッドの上面図を示す。突起部２は図１（ａ）に示すように金属突起部２ａでも、図１（ｂ）に示すように第２の絶縁層と同じ材料あるいは第２の絶縁層と同程度の酸化剤に対する溶解速度を有する樹脂突起部２ｂでも構わない。
【００３０】
図３（ｄ）に示すように、レーザにてビアホール形成のための孔１６を形成したのち、酸化剤にて第１の絶縁層１４を溶解させる。このとき、突起部１２により第１の絶縁層１４の溶解は下部パッド１１上のみに抑えることができる。突起部１２が存在しない場合、溶解量の制御が非常に困難なため、溶解部が下部パッドの面積以上に広がり、めっき接続がとれなくなる。このため、突起部１２の高さは第１の絶縁層１４の厚さ程度であることが必要である。
【００３１】
酸化剤処理としては、無電解めっきの前処理に使われる過マンガン酸塩処理が好ましい。その条件としては３０から８０ｇ／ｌの過マンガン酸カリウムと２０から６０ｇ／ｌの水酸化ナトリウム水溶液で温度は常温から８０℃の間で行うことが好ましい。
【００３２】
また、第２の絶縁層としては、酸化剤に溶解しにくく、一般的に絶縁層として用いられるものであれば良く、ポリイミド、ポリベンズイミダゾール、ポリエーテルイミド、ポリフェニレンエーテルなどがあげられる。これらの材料は過マンガン酸処理液ではほとんど溶解しない。一方、第１の絶縁層としては、ある程度酸化剤に溶解し、絶縁層として用いられるもであればよい。たとえば、エポキシ系樹脂、変性ポリイミド樹脂、ナイロンエポキシ系樹脂などが上げられる。第１の絶縁層は基板と第２の絶縁層を接着する接着剤であっても構わない。
【００３３】
以下に実施の形態を説明する。
【００３４】
＜突起部の製造方法の第１の実施の形態＞
突起部の製造方法の第１の実施の形態を、図４の（ａ）〜（ｄ）の流れに従って説明する。
【００３５】
図４（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ１８μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥させた（図４（ｂ））。乾燥後の膜厚は６μｍであった。
【００３６】
図４（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。このとき、１８μｍ厚の銅層をエッチングする際に、下部パッド中央部、ならびに、導体配線部にはハーフエッチングになるような網点等のフォトレジストパターン３４ｂを形成しておく。
【００３７】
図４（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去して突起部３７ａを形成した。下部パッド３６の中央部３５、および、導体配線３８の厚さは、およそ、８μｍであった。
【００３８】
＜突起部の製造方法の第２の実施の形態＞
突起部の製造方法の第２の実施の形態を、図５の（ａ）〜（ｈ）の流れに従って説明する。
【００３９】
図５（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ９μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥させた（図５（ｂ））。乾燥後の膜厚は６μｍであった。
【００４０】
図５（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。
【００４１】
図５（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去した。
【００４２】
図５（ｅ）に示すように、フォトレジスト３４を除去して下部パッド３６、および、導体配線３８を形成した。
【００４３】
図５（ｆ）に示すように、さらに、フォトレジスト３９として、ＥＰＰＲ（東京応化工業製）をコーティングし、８０℃、３０分乾燥した。
【００４４】
図５（ｇ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、突起部に相当する部分に開口部を設けた。さらに、パラジウム処理を施し、無電解銅めっきを行い、突起部にあたる金属部を５μｍ形成した。
【００４５】
図５（ｈ）に示すように、フォトレジストパターン４０を除去し、突起部３７ａを形成した。
【００４６】
＜突起部の製造方法の第３の実施の形態＞
突起部の製造方法の第３の実施の形態を、図６の（ａ）〜（ｇ）の流れに従って説明する。
【００４７】
図６（ａ）に示す絶縁基板３１上に形成した銅層３２（厚さ９μｍ）にフォトレジスト３３としてＰＭＥＲ（東京応化工業製）をコーティングし、８０℃、３０分で乾燥した（図６（ｂ））。乾燥後の膜厚は６μｍであった。
【００４８】
図６（ｃ）に示すように、所定のパターンを有するフォトマスクを介して露光、現像を行い、フォトレジストパターン３４を形成する。
【００４９】
図６（ｄ）に示すように、５０℃、４０°Ｂｅの塩化第２鉄液で銅露出部を溶解除去した。
【００５０】
図６（ｅ）に示すように、フォトレジスト３４を除去して下部パッド３６、および、導体配線３８を形成した。
【００５１】
図６（ｆ）に示すように、ポリイミド樹脂液（宇部興産（株）製ユピファイン）をスクリーン印刷にて塗布し、１００℃／３０分、１８０℃／１０分、３５０℃／３０分でイミド化を行った。イミド化後の膜厚は下部パッド上で８μｍであった。
【００５２】
図６（ｇ）に示すように、ＫｒＦエキシマーレーザにて突起部３７ｂのみポリイミド膜を残し、他の部分を除去した。また、突起部のみポリイミド樹脂を残すのではなく、ビアホールと接続する下部パッド中央部のみＫｒＦエキシマーレーザでポリイミド開口部を形成する構造でも構わない。この場合、絶縁基板と第１の絶縁層の間に形成されたポリイミド膜も絶縁層としての役割を果たす。
【００５３】
＜多層配線基板の製造方法の実施の形態＞
多層配線基板の製造方法の実施の形態を、微小径ビアホール周辺部に焦点を当てて、図３の（ａ）〜（ｉ）の流れに従って説明する。
【００５４】
図３（ａ）に示す、突起部１２（高さ約１４μｍ）を形成した下部パッド１１（厚さ９μｍ）を有する厚さ５０μｍのポリイミドテープ１３（宇部興産（株）製ユーピレックス）上に、エポキシ系接着剤をコーティングした後、１００℃、５分乾燥し第１の絶縁層１４を形成した。このときの厚さは、下地ポリイミド表面から約１５μｍであった。さらに、第２の絶縁層１５として厚さ２５μｍのポリイミドテープ（宇部興産（株）製ユーピレックス）を１３０℃でラミネートし、その後、１８０℃／１時間で硬化させた（図２（ｂ））。硬化後の第１の絶縁層厚はほぼ突起部１２の高さと同程度であり、約１４μｍであった。
【００５５】
図３（ｃ）に示すように、ＹＡＧレーザの第４高調波の光にて径２０μｍのビアホール形成のための孔１６をあけた。このとき、下部パッド１１の銅表面には樹脂残さは見られなかった。
【００５６】
図３（ｄ）に示すように、酸化剤として、５０℃に加熱した過マンガン酸カリウム（５０ｇ／ｌ）、水酸化ナトリウム（２０ｇ／ｌ）水溶液を用い、下部パッド１１の中央部上の第１の絶縁層を溶解し、空隙部１７を形成させた。
【００５７】
図３（ｅ）に示すように、無電解銅めっきにて孔１６内部、空隙部１７および第２の絶縁層表面に薄膜導体層１８を形成した。
【００５８】
図３（ｆ）に示すように、電気銅めっきにて孔内部１９をめっき金属で埋めるとともに、基板表面に銅めっき層を形成した。このときの基板表面の銅厚は９μｍであった。無電解銅めっき液や電気銅めっき液組成は特に限定するものではなく、めっき金属特性や析出速度に応じて適当なものを用いることができる。
【００５９】
図３（ｇ）に示すように、基板表面のめっき層を定法のフォトエッチング工程にて上部パッド２１および導体配線層２０、２２を形成した。
【００６０】
図３（ｈ）に示すように、先に形成した導体配線層２０を次の層の下部パッドとし、同様にその周辺部に突起部２３を形成した。
【００６１】
図３（ｉ）に示すように、図３（ｂ）から図３（ｇ）の工程を再度繰り返すことにより、上層の第１の絶縁層２８、第２の絶縁層２７、上部パッド２４、導体配線層２５、ならびに、接続信頼性の高いビアホール２６を形成し、多層配線基板を形成した。さらに、同様の工程を繰り返すことにより、より多層の多層配線基板を製造することも可能である。
【００６２】
また、本実施の形態では、第２の絶縁層としてポリイミド単体のフィルムを貼り合わせているが、表層に銅箔の付いたポリイミドフィルムを貼り合わせても構わない。ハーフエッチングにて突起部を形成するには銅箔の厚い方が好ましく、全てめっきにて所定の厚さにするよりは、銅箔とめっきを組み合わせたほうが、有効である。この場合、レーザによる穴加工は、加工周波数を変えることにより、上部の銅箔と絶縁層の穴加工を行い、下部パッドにて止めることが可能である。
【００６３】
【発明の効果】
本発明は、微小径ビアホール底部の接触面積を広くとり、微小径であっても接
続信頼性が得られるという効果がある。また、第１の絶縁層と第２の絶縁層の酸
化剤に対する溶解速度の差を利用して、突起部を形成することができる。
【００６４】
【図面の簡単な説明】
【図１】 本発明の多層配線基板を示す断面図。
【図２】 本発明の多層配線基板を示す上面図。
【図３】 本発明の多層配線基板の製造方法を示す断面図。
【図４】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図５】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図６】 本発明の多層配線基板に用いられる突起部の製造方法を示す断面図。
【図７】 従来の多層配線基板を示す断面図。
【図８】 従来の多層配線基板に半導体素子を搭載しプリント配線基板へ実装した形態を示す断面図。
【符号の説明】
１…下部パッド
２…突起部
２ａ…金属突起部
２ｂ…樹脂突起部
３…絶縁基板
４…第１の絶縁層
５…第２の絶縁層
６…ビアホール
７…上部パッド
８…導体配線
１１…下部パッド
１２…突起部
１３…絶縁基板
１４…第１の絶縁層
１５…第２の絶縁層
１６…孔部
１７…空隙
１８…薄膜導体層
１９…ビアホール
２０…導体配線
２１…上部パッド
２２…導体配線
２３…突起部
２４…上部パッド
２５…導体配線
２６…ビアホール
２７…第２の絶縁層
２８…第１の絶縁層
３１…絶縁基板
３２…銅層
３３…フォトレジスト
３４…フォトレジストパターン
３４ａ…フォトレジストパターン
３４ｂ…フォトレジスト網点パターン
３５…ハーフエッチング部
３６…下部パッド
３７…突起部
３７ａ…金属突起部
３７ｂ…樹脂突起部
３８…導体配線
３９…フォトレジスト
４０…フォトレジストパターン
４１…めっき金属
４２…樹脂層
５１…下部パッド
５２…絶縁基板
５３…第１の絶縁層
５４…第２の絶縁層
５５…ビアホール
５６…上部パッド
５７…導体配線
６１…半導体素子
６２…パッド
６３…バンプ
６４…パッド
６５…導体配線層
６６…半田ボール
６７ａ…ベース基板
６７ｂ…多層配線層
６８…ビアホール
６９…下部導体配線層
７０…スルーホール
７１…プリント配線基板
Claims (9)
- 絶縁層上の下部パッドに突起部を形成する工程と、
その上に、第１の絶縁層を介して第２の絶縁層を形成する工程と、
表層からレーザ光にて、ビアホール形成のための孔を形成する工程と、
酸化剤を用いて前記第１の絶縁層の前記孔の孔径を広げる工程と、
前記孔の内部および前記第２の絶縁層表面にめっき金属を形成する工程と、
前記第２の絶縁層上に導体配線層を形成する工程と、を順に含むことを特徴とする多層配線基板の製造方法 - 前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部を残し、それ以外の部分の導体層をハーフエッチングすることにより下部パッドに突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
- 前記絶縁層上の下部パッドに突起部を形成する工程が、前記下部パッドの周辺部にめっきで突起部を形成する工程であることを特徴とする請求項１記載の多層配線基板の製造方法。
- （ａ）絶縁基板上に周辺部が突起部となっている下部パッドを形成する工程と、
（ｂ）前記絶縁基板上に接着剤をコーティングし、前記接着剤を乾燥させ、前記突起部と同じ高さの第１の絶縁層を形成する工程と、
（ｃ）前記第１の絶縁層上に、前記第１の絶縁層よりも酸化剤に溶解しにくい第２の絶縁層を積層した後、硬化させる工程と、
（ｄ）レーザを照射して、前記第１の絶縁層及び前記第２の絶縁層を貫通するビアホールとなる孔を、前記下部パッドの中央部に形成する工程と、
（ｅ）酸化剤により前記第１の絶縁層を溶解し、前記下部パッド上に空隙部を形成する工程と、
（ｆ）無電解めっきにより、前記孔及び前記空隙部の内部及び前記第２の絶縁層表面上に薄膜導電体層を形成する工程と、
（ｇ）電気めっきにより、少なくとも前記孔及び前記空隙部をめっき金属で埋める工程と、を順に含むことを特徴とする多層配線基板の製造方法。 - 前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ３）後に下部パッド中央部となる部分がハーフエッチングとなり、後に下部パッドの周辺部となる部分がエッチングされず、前記下部パッド及び導体配線部が形成されるべき領域以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ４）前記フォトレジストパターンをマスクにしてエッチングを行い、周辺部に突起部が形成された下部パッドを形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。 - 前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ７）前記絶縁基板上の前記下部パッドが形成された面にフォトレジストをコーティングする工程と、
（ａ８）フォトリソグラフィにより、前記下部パッドの周辺部に開口部を形成する工程と、
（ａ９）前記開口部に無電解めっきにより金属の突起部を形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。 - 前記（ａ）下部パッドを形成する工程が、
（ａ１）絶縁基板上に銅層を形成する工程と、
（ａ２）前記銅層の上に、フォトレジストをコーティングし、乾燥する工程と、
（ａ５）後に下部パッドとなる部分と導体配線となる部分がエッチングされず、それ以外の部分がエッチングされるようにフォトレジストを露光・現像し、フォトレジストパターンを形成する工程と、
（ａ６）前記フォトレジストパターンをマスクにしてエッチングを行い、下部パッドと導体配線を形成する工程と、
（ａ１０）下部パッドの周辺部に樹脂からなる突起部をスクリーン印刷により形成する工程と、を順に含むことを特徴とする請求項４に記載の多層配線基板の製造方法。 - 絶縁層と導体配線層が交互に積層してなる多層配線基板であって、
上下の導体配線層を接続するビアホール及び下部パッドを備え、
前記ビアホール及び下部パッドは、請求項１又は請求項４のいずれかに記載の多層配線基板の製造方法により形成された形状であることを特徴とする多層配線基板。 - 該下部パッド突起部の高さが前記第１の絶縁層の厚さと同じであることを特徴とする請求項８に記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109500A JP4715014B2 (ja) | 2001-04-09 | 2001-04-09 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109500A JP4715014B2 (ja) | 2001-04-09 | 2001-04-09 | 多層配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305269A JP2002305269A (ja) | 2002-10-18 |
| JP4715014B2 true JP4715014B2 (ja) | 2011-07-06 |
Family
ID=18961424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109500A Expired - Fee Related JP4715014B2 (ja) | 2001-04-09 | 2001-04-09 | 多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4715014B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008091638A (ja) | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| JP2019036742A (ja) * | 2018-10-09 | 2019-03-07 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| CN117395894A (zh) * | 2023-10-13 | 2024-01-12 | 深圳明阳电路科技股份有限公司 | 一种载板的外层线路制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555760A (ja) * | 1991-08-23 | 1993-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構体形成法 |
| JPH05226842A (ja) * | 1992-02-18 | 1993-09-03 | Nec Toyama Ltd | 多層プリント配線板の製造方法 |
| JPH07202419A (ja) * | 1993-12-28 | 1995-08-04 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH118471A (ja) * | 1997-06-18 | 1999-01-12 | Hitachi Ltd | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 |
| JPH11300487A (ja) * | 1998-04-20 | 1999-11-02 | Sony Corp | 孔加工方法及び孔加工体 |
| JPH11330236A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electron Corp | 多層配線を有する電子装置及びその製造方法 |
| JP2000244127A (ja) * | 1998-12-24 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板および配線基板の製造方法 |
| JP2001345557A (ja) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | 配線基板およびこれを用いた電子部品 |
| JP2002100869A (ja) * | 2000-09-22 | 2002-04-05 | Meiko:Kk | 回路基板、それを用いた多層回路基板、およびそれらの製造方法 |
-
2001
- 2001-04-09 JP JP2001109500A patent/JP4715014B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555760A (ja) * | 1991-08-23 | 1993-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 多層配線構体形成法 |
| JPH05226842A (ja) * | 1992-02-18 | 1993-09-03 | Nec Toyama Ltd | 多層プリント配線板の製造方法 |
| JPH07202419A (ja) * | 1993-12-28 | 1995-08-04 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH118471A (ja) * | 1997-06-18 | 1999-01-12 | Hitachi Ltd | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 |
| JPH11300487A (ja) * | 1998-04-20 | 1999-11-02 | Sony Corp | 孔加工方法及び孔加工体 |
| JPH11330236A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electron Corp | 多層配線を有する電子装置及びその製造方法 |
| JP2000244127A (ja) * | 1998-12-24 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板および配線基板の製造方法 |
| JP2001345557A (ja) * | 2000-05-31 | 2001-12-14 | Kyocera Corp | 配線基板およびこれを用いた電子部品 |
| JP2002100869A (ja) * | 2000-09-22 | 2002-04-05 | Meiko:Kk | 回路基板、それを用いた多層回路基板、およびそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305269A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
| JP2007173371A (ja) | フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP4715014B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| KR20100111858A (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP2008204968A (ja) | 半導体パッケージ基板とその製造方法 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH1041597A (ja) | プリント配線板及びその製造方法 | |
| JP3337467B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| JP4003400B2 (ja) | 多層配線基板及びその製造方法 | |
| JP4682477B2 (ja) | 電子部品実装基板及びその製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3233294B2 (ja) | プリント配線板及びその製造方法 | |
| JP2005317610A (ja) | 複合リードフレーム及び複合テープキャリア及びそれらの製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |