JP3233294B2 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JP3233294B2
JP3233294B2 JP11213392A JP11213392A JP3233294B2 JP 3233294 B2 JP3233294 B2 JP 3233294B2 JP 11213392 A JP11213392 A JP 11213392A JP 11213392 A JP11213392 A JP 11213392A JP 3233294 B2 JP3233294 B2 JP 3233294B2
Authority
JP
Japan
Prior art keywords
wiring board
bump
resin
printed wiring
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11213392A
Other languages
English (en)
Other versions
JPH05283481A (ja
Inventor
誠之 安田
利文 中村
裕 高見沢
達夫 伯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11213392A priority Critical patent/JP3233294B2/ja
Publication of JPH05283481A publication Critical patent/JPH05283481A/ja
Application granted granted Critical
Publication of JP3233294B2 publication Critical patent/JP3233294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板及びそ
の製造方法に関するものである。
【0002】
【従来技術】半導体ICチップをプリント配線板にマウ
ントする際、ICチップをモールド樹脂中に封止して構
成したICパッケージの各アウターリードをプリント配
線板上の配線に接続する方法が一般的である。
【0003】しかし、プリント配線板の配線パターンが
ファインピッチ化してくると、上記方法では、実装密度
が上がらないという問題がある。そこで、現在では、直
接ICチップをプリント配線板に接続することにより、
実装密度を向上させるようにしている。
【0004】ICチップを直接配線板に接続する方法と
しては、金線を使用したワイヤボンディング法や、配線
板あるいはICチップにバンプを形成してこのバンプを
介してICチップを接続する方法(バンプ法)がある。
前者のワイヤボンディング法は、後者のバンプ法に比べ
て作業性及び実装密度が劣ることから、今日では、後者
のバンプ法が実装密度を上げる技術として注目されてい
る。
【0005】このバンプ法は、具体的には、ICチップ
(ベアチップ)のアクティブ面(パッドのある側の面)
を下向きにして配線板と対向させ、双方の接続点をバン
プを介して電気的に接続させるというものである(フェ
ースダウン方式)。
【0006】例えば図12に示すように、プリント配線板
10において、絶縁基板1(これは実際には、複数の回路
基板を積層した多層印刷配線板であってよいが、図面で
は簡略に示した。)上に導体層により接続ランド2を形
成し、この上に共晶はんだからなるバンプ3を形成す
る。そして、ICチップ4のパッド5を対向させ、バン
プ3上に当てながら例えば約 300℃でリフロー処理する
ことによって、共晶はんだを溶融させ、プリント配線板
10のバンプ3に対しICチップ4を電気的にかつ機械的
に接続(マウント)する。
【0007】上記のバンプ3は上記の共晶はんだの他、
金等によっても形成される。一般には、転写法やメッキ
等の方法で形成されるが、その主要部分は通常は金属で
形成されるため、ICチップ−プリント配線板の接合時
にバンプが潰れ易く、その高さが低くなってしまう。こ
のため、ICチップ−プリント配線板間の熱膨張係数の
差による歪みを吸収しにくくなる。
【0008】また、一般には、バンプ3を均一な厚みで
形成することが難しいので、ICチップ−プリント配線
板の接合の信頼性は向上せず、接続不良や接続強度不足
が生じ易い。しかも、バンプ3はその下層としてCuや
Cr等の金属薄膜をメッキしておく必要があるため、構
造が複雑となり、バンプの作製を難しくする一因となっ
ている。
【0009】
【発明の目的】本発明の目的は、スルーホール(特にブ
ラインドバイアホール(Blind via hole)と称されるスル
ーホール)付きの多層印刷配線板の構造及び製造工程を
そのまま用い、特別な工程を要することなく安価に作製
可能であり、接合時でも潰れ難くて均一な高さを保持で
きて接合後の歪み(ストレス)を緩和できると共に接合
の信頼性を向上させることができかつ構造も簡略化でき
るバンプ構造を有するプリント配線板と、その製造方法
を提供することにある。
【0010】
【0011】
【発明の構成】即ち、本発明は、表面側及び裏面側に導
電回路を有する両面配線板が樹脂を介して他の基板と積
層され、前記両面配線板に形成されたスルーホールを通
して両面の導電回路間が接続されているプリント配線板
において、前記スルーホール内に充填された前記樹脂が
前記両面配線板の表面上に突出せしめられ、この突出部
とこの突出部上に被着された導電層とによってバンプが
構成されていることを特徴とするプリント配線板を提供
するものである。
【0012】
【0013】そして、本発明は、表面側及び裏面側に導
電回路を形成すべき基板にスルーホールを形成する工程
と、このスルーホールも含めて前記基板の両面にメッキ
を施す工程と、前記基板の裏面側を樹脂によって他の基
板と接着する工程と、前記メッキにより被着された導電
材料層のうち表面側の導電材料層のみをエッチングで除
去する工程と、このエッチングで露出した前記樹脂の露
出部を含めて再度メッキを施す工程と、このメッキによ
り被着された導電材料層をパターニングして前記樹脂の
露出部を内層とするバンプを形成すると共に導電回路を
形成する工程とを有する、プリント配線板の製造方法も
提供するものである。
【0014】
【実施例】以下、本発明の実施例を説明する。
【0015】図1〜図3は、本発明の第1及び第2の発
明によるバンプ構造及びプリント配線板を例示した実施
例を示し、また図4〜図10は本発明の第3の発明による
プリント配線板の製造方法の一例を示すものである。以
下の実施例においては、図12に示した従来例と共通する
部分には共通符号を付し、その説明を省略することがあ
る。
【0016】図1〜図3の例によれば、複数の両面配線
板11と12とを従来公知の積層技術によって樹脂(プリプ
レグ)14を介して接着した構造の多層印刷配線板20にお
いて、一方の両面配線板11に形成したブラインドバイア
ホール15に樹脂14を充填すると同時に、この充填部分14
aの上部を基板上に突出させ、この突出部14bを内層と
し、これを被覆したメッキ層21を外層とした基本的には
2重構造のバンプ13を設けている。この多層印刷配線板
20は、後述するように常法に従って製造可能であり、何
ら特別の工程は必要としない。
【0017】図中の17は両面配線板の絶縁基板であり、
18は表面側の銅箔、19は裏面側の銅箔であって共に、そ
の上のメッキ層21、22と夫々同一パターンに加工され、
導電回路を形成している。銅箔18、19の厚みは3〜35μ
m(通常18μm)、メッキ層21の厚みは5〜30μm(例
えば20μm)、メッキ層22の厚みは5〜30μm(例えば
20μm)であってよい。
【0018】また、図中の23はこの多層印刷配線板20を
貫通するスルーホールである。なお、他方の両面配線板
12も、両面基板11と同様に構成されてよいので、図面で
は簡略に図示した(但し、両面基板11のメッキ層22、銅
箔19に対応するメッキ層及び銅箔を32、19’で示し
た)。
【0019】上記のように、バンプ13は、従来の金属バ
ンプとは著しく異なり、プリプレグ14の樹脂部分14bを
ブラインドバイアホール15上に突出させて残し、これを
内層としているので、図3に示したICチップ4との接
合時に十分な強度を示し、潰れることがない。樹脂部分
14bの突出量はメッキ層22の厚さにほぼ相当していて、
5〜30μm(例えば20μm)であってよい。
【0020】従って、バンプ13は十分な高さを接合後も
保持することに加え、内層の樹脂部分14bが存在するこ
とによって、ICチップ4−配線板20間の熱膨張の差に
よる歪みを吸収し、接合後のストレスを緩和できること
になる。
【0021】また、樹脂部分14bは後述の方法により、
常に一定の突出量で設けることができるので、バンプ13
を常に一定した高さに再現でき、複数のバンプ間で均一
な高さ(厚み)となる。これによって、ICチップ4−
配線板20間の接合の信頼性が向上し、歩留りが高まるこ
とになる。
【0022】更に、バンプ13は、従来のような金属薄膜
を下地に設けることを要しないから、構造も簡単であ
り、また通常の積層技術をそのまま用いて形成可能であ
って低コストに容易に作製できるものである。
【0023】次に、上記のバンプ13を有する多層印刷配
線板20の製造方法を図4〜図10について説明する。
【0024】まず図4のように、基板17の両面に銅箔1
8、19を接着したコア材11Aを作製し、これを図5のよ
うにドリル、レーザー等で穴開け加工し、バンプ13を形
成する位置においてブラインドバイアホールとなるスル
ーホール15を形成する。このスルーホール径はほぼバン
プ径に相当するものである。
【0025】次に図6のように、スルーホール15を含め
て全面に銅メッキ22を施す。そして、その後にコア材の
裏面側(図6では下側)の銅メッキ22及び銅箔19を同一
パターンにエッチングし、導電回路を形成する。
【0026】次に図7のように、コア材11Aと同様に加
工された他方のコア材12Aとを、回路パターンのある面
同士でプリプレグ14(例えばガラスエポキシ:ガラス繊
維強化エポキシ樹脂)によって熱圧着し、多層板20Aを
成形する。この熱圧着によって、プリプレグ14の一部分
14aをスルーホール15中に下方から侵入させ、メッキ層
22の上面にまで充填する。
【0027】次に図8のように、多層板20Aの表面をエ
ッチバック技術によりソフトエッチングして、同表面の
メッキ層22のみを選択的に除去し、スルーホール15上に
樹脂部分14bを突出(露出)させる。この突出量は、上
記のソフトエッチングの時間等により、バンプの高さを
規定する常に目的とする値に制御できる。このソフトエ
ッチングには例えば硫酸系のエッチング液を使用でき
る。
【0028】次に図9のように、この多層板20Aの所定
箇所をドリルで穴開けし、貫通したスルーホール23を形
成する。
【0029】次に図10のように、スルーホール23を含む
全面に銅メッキ21を施す。このメッキ21は、上記した樹
脂の突出部14bを被覆するように被着する。
【0030】次に、コア材11A(及び12A)の各表面を
所定パターンにエッチングし、図1に示した如き導電回
路パターンに加工すると同時に、ブラインドバイアホー
ル15上には樹脂突出部14bを内層とし、銅層21を外層と
するバンプ13を形成する。
【0031】上記した製造方法から明らかなように、ブ
ラインドバイアホール15付きの多層印刷配線板20を常法
に従って作製するプロセスにおいて、図8に示したソフ
トエッチを付加するのみで、特別の工程は要せずしてバ
ンプ13を形成することができる。
【0032】即ち、両コア材11Aと12Aとの接着時に、
両コア材間のプリプレグ14の一部14aはブラインドバイ
アホール15に充填されるが、これを利用して、上記のソ
フトエチッチングで表面のメッキ22を除去してプリプレ
グをブラインドバイアホール15上に14bとして突出さ
せ、更にこれにメッキ21を施し、パターニングすれば、
バンプ13を容易に形成することができる。
【0033】従って、バンプ13の高さは上記ソフトエッ
チングにより、またその径はブラインドバイアホール15
の加工により夫々制御性よく再現することができると共
に、バンプ13は強度のある樹脂14bを内層(芯)とする
ために、上述したように常に均一高さ、サイズの強固な
バンプ構造を作成できる。
【0034】また、上記に得られた導電回路は、図8の
工程で表面のメッキ22をソフトエッチングで除去してい
るため、最終的な回路の厚みはメッキ21及び銅箔18の2
層分しかない。従って、回路にパターニングするときの
エッチング時間を短縮でき、アンダーエッチによるパタ
ーン精度の低下もなく、かつ全体として薄型の多層印刷
配線板が得られる。
【0035】図11は、本発明の第1の発明による他のバ
ンプ構造を例示するものである。
【0036】この例によるバンプ33は、ICチップ34の
端子電極として設けられたものであって、プリント配線
板上の接続ランド(但し、ここにはバンプはなし)上に
フェースダウン方式でマウントされる。
【0037】即ち、図12に概略図示したシリコン基板40
上に形成された絶縁膜41と42との間に配線43が設けら
れ、この配線43がスルーホール44に被着された端子45に
電気的に取り出されている。そして、この端子45上に
は、樹脂(例えばエポキシ樹脂)54が選択的に所定厚み
に塗布され、更にこの樹脂54上を導電層(例えば銅メッ
キ層)56が被覆することによってバンプ33が構成されて
いる。
【0038】このように、ICチップ34のバンプ33を内
層の樹脂54と外層の導電層56によって構成することによ
って、既述した例と同様に、プリント配線板上へのマウ
ント時にバンプが潰れることはなく、接合時のストレス
の緩和、接合の信頼性の向上を達成できる。
【0039】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【0040】例えば、バンプの層構成や材質、その形成
方法等は種々に変更してよい。内層の樹脂はガラスエポ
キシ以外にもBTレジン(ビスマレイミドトリアジン樹
脂)等が使用可能であり、外層の導電層も銅以外で形成
してもよい。バンプの構成層は2層又はそれ以上として
よい。
【0041】また、図8のソフトエッチング工程におい
ては、上層のメッキ層22を選択的に除去する必要がある
が、これをエッチング時間でコントロールする以外に
も、上層22と下層18の材質を異ならせ、上層22のエッチ
ング時に下層18がエッチングされないようにすることが
できる。この場合、例えば上層22を銅、下層18をスズや
ニッケルで形成すれば、上層22のみを確実に除去するこ
とができる。
【0042】また、上述の例では2枚の両面配線板を積
層したが、例えば上述の両面配線板12に代えて他の配線
板や基板を両面配線板11に接着することもできる。
【0043】
【発明の作用効果】本発明は上述した如く、樹脂からな
る内層とこの内層上に被着された導電層とによってバン
プを構成しているので、接合時に十分な強度を有し、潰
れることがない。従って、バンプは十分な高さを接合後
も保持することに加え、内層の樹脂部分が存在すること
によって、接合される部品間の熱膨張の差による歪みを
吸収し、接合後のストレスを緩和できることになる。
【0044】また、上記の樹脂部分は、常に一定の突出
量で設けることができるので、バンプを常に一定した高
さに再現でき、複数のバンプ間で均一な高さ(厚み)と
なる。これによって、接合の信頼性が向上し、歩留りが
高まることになる。
【0045】更に、バンプは、従来のような金属薄膜を
下地に設けることを要しないから、構造も簡単であり、
また通常の積層技術をそのまま用いて形成可能であって
低コストに容易に作製できるものである。特に、両面配
線板の積層時に、接着に用いる樹脂をスルーホールに充
填せしめ、更に表面のメッキ層を選択的に除去して樹脂
部分を露出(突出)させ、バンプの内層に用いるので、
特別な工程なしに通常の積層技術により低コストに作製
できる。
【図面の簡単な説明】
【図1】本発明の実施例による多層印刷配線板の一部分
の断面図である。
【図2】同配線板のバンプの拡大図である。
【図3】同配線板にICチップを接合するときの断面図
である。
【図4】同配線板の製造方法の一工程を示す断面図であ
る。
【図5】同配線板の製造方法の一工程を示す断面図であ
る。
【図6】同配線板の製造方法の一工程を示す断面図であ
る。
【図7】同配線板の製造方法の一工程を示す断面図であ
る。
【図8】同配線板の製造方法の一工程を示す断面図であ
る。
【図9】同配線板の製造方法の一工程を示す断面図であ
る。
【図10】同配線板の製造方法の一工程を示す断面図であ
る。
【図11】本発明の他の実施例によるICチップのバンプ
部分の拡大断面図である。
【図12】従来例によるバンプにICチップを接合すると
きの一部断面図である。
【符号の説明】
3、13、33・・・・バンプ 4、34・・・・・・ICチップ 5・・・・・・・・パッド 10、20・・・・・・多層印刷配線板 11、12・・・・・・両面配線板 14・・・・・・・・プリプレグ 14a・・・・・・・樹脂部分(充填部分) 14b・・・・・・・樹脂部分(突出又は露出部分) 15・・・・・・・・スルーホール(ブラインドバイアホ
ール) 17・・・・・・・・絶縁基板 18、19、19’・・・銅箔 21、22、32・・・・メッキ層 23・・・・・・・・スルーホール(貫通穴) 45・・・・・・・・端子 54・・・・・・・・樹脂(内層) 56・・・・・・・・導電層(外層)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伯田 達夫 東京都品川区北品川6丁目7番35号 ソ ニー株式会社 内 (56)参考文献 特開 昭63−192244(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面側及び裏面側に導電回路を有する両
    面配線板が樹脂を介して他の基板と積層され、前記両面
    配線板に形成されたスルーホールを通して両面の導電回
    路間が接続されているプリント配線板において、前記ス
    ルーホール内に充填された前記樹脂が前記両面配線板の
    表面上に突出せしめられ、この突出部とこの突出部上に
    被着された導電層とによってバンプが構成されているこ
    とを特徴とするプリント配線板。
  2. 【請求項2】 表面側及び裏面側に導電回路を形成すべ
    き基板にスルーホールを形成する工程と、このスルーホ
    ールも含めて前記基板の両面にメッキを施す工程と、前
    記基板の裏面側を樹脂によって他の基板と接着する工程
    と、前記メッキにより被着された導電材料層のうち表面
    側の導電材料層のみをエッチングで除去する工程と、こ
    のエッチングで露出した前記樹脂の露出部を含めて再度
    メッキを施す工程と、このメッキにより被着された導電
    材料層をパターニングして前記樹脂の露出部を内層とす
    るバンプを形成すると共に導電回路を形成する工程とを
    有する、プリント配線板の製造方法。
JP11213392A 1992-04-03 1992-04-03 プリント配線板及びその製造方法 Expired - Fee Related JP3233294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11213392A JP3233294B2 (ja) 1992-04-03 1992-04-03 プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11213392A JP3233294B2 (ja) 1992-04-03 1992-04-03 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05283481A JPH05283481A (ja) 1993-10-29
JP3233294B2 true JP3233294B2 (ja) 2001-11-26

Family

ID=14579037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11213392A Expired - Fee Related JP3233294B2 (ja) 1992-04-03 1992-04-03 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3233294B2 (ja)

Also Published As

Publication number Publication date
JPH05283481A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
US5689091A (en) Multi-layer substrate structure
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US5744758A (en) Multilayer circuit board and process of production thereof
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US6297553B1 (en) Semiconductor device and process for producing the same
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP4460341B2 (ja) 配線基板およびその製造方法
JPH07193166A (ja) 半田バンプ付き半導体装置及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP3233294B2 (ja) プリント配線板及びその製造方法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2669286B2 (ja) 複合リードフレーム
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH06291246A (ja) マルチチップ半導体装置
JP2001274203A (ja) 2メタル基板とbga構造
JP2000058705A (ja) 半導体装置およびその製造方法
JP2002151618A (ja) ビルドアッププリント配線板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees