JP4460341B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4460341B2 JP4460341B2 JP2004115133A JP2004115133A JP4460341B2 JP 4460341 B2 JP4460341 B2 JP 4460341B2 JP 2004115133 A JP2004115133 A JP 2004115133A JP 2004115133 A JP2004115133 A JP 2004115133A JP 4460341 B2 JP4460341 B2 JP 4460341B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer substrate
- wiring board
- semiconductor chip
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
コア層を有しない多層基板を備えた配線基板であって、
前記多層基板の前記半導体チップ取付用のランドが用意された側とは反対の面に、前記多層基板に前記半導体チップを取り付けるためのハンダより高融点のハンダを用いたハンダ付けにより取り付けられた補強用の補強基板と、
前記半導体チップ取付用の開口部を有し、前記多層基板の前記半導体チップを取り付ける側に取り付けられた補強板と
を備えたことを要旨としている。
コア層を有しない多層基板を用いた配線基板の製造方法であって、
片面に半導体チップ取り付け用のランドを用意した多層基板と、該多層基板と平面形状の略等しい補強基板とを用意する工程と、
前記多層基板の前記半導体チップ取付用のランドが用意された側とは反対の面に、前記補強基板を、前記多層基板に前記半導体チップを取り付けるためのハンダより高融点のハンダを用いたハンダ付けにより、補強用に取り付ける工程と、
前記多層基板の前記半導体チップを取り付ける側に、該半導体チップ取付用の開口部を備えた補強板を取り付ける工程と
を備えたことを要旨としている。
A.第1実施例の配線基板110の構成:
B.コアレス多層基板の製造方法:
C.配線基板の製造方法:
D.第2実施例の配線基板310の構造:
図1は、第1実施例の配線基板110の平面図、図2は、その縦断面構造を示す構成図である。両図に示すように、この配線基板110は、コア層を有しない多層基板(以下、コアレス多層基板という)120の第一主表面MP1に、補強板としての42アロイ製のスティフナー130が熱硬化樹脂により接着されている。スティフナー130は、その中心に開口部132が設けられており、この開口部132に半導体チップ140が、最終的に搭載される。コアレス多層基板120の第二主表面MP2側、即ち半導体チップ140の取り付けられた側とは反対の側(裏面)には、補強基板のとして本実施例で採用したセラミック基板150が取り付けられている。
コアレス多層基板120の製造方法は種々提案されているが、ここでは、金属箔を用いた製造方法について、図3ないし図6を用いて説明する。図3ないし図6は、製造工程を表す説明図である。工程S1〜S5は、最終的には金属箔密着体5を利用して取り除かれる支持基板20上に、積層シート体10を形成していく工程を示している。これらの工程S1〜S5は、周知のビルドアップ法等により行なうことができる。
次に、配線基板110全体の製造方法について簡略に説明する。図8は、配線基板110の製造方法を示す工程図である。図示するように、先ずコアレス多層基板120を製造する(工程S200)。この製造方法は、既に詳しく説明した。
(1)コアレス多層基板120の第二種表面MP2にセラミック基板150をハンダ付けした後の冷却時、
(2)熱硬化樹脂により接着したスティフナー130の温度が低下するとき
などに発生する。
上記の実施例では、コアレス多層基板120は、セラミック基板150とスティフナー130によりいわば挟持する構造としたが、スティフナー130を用いず、セラミック基板150のみを用いて、配線基板を310を形成することも可能である。この場合、図8に示した製造工程で、スティフナーの貼付・固定の工程(ステップS250)を行なう必要はない。他の工程は基本的に同じである。
5a…下側金属箔
5b…上側金属箔
8…金属端子
10…積層シート体
11〜14…誘電体シート
11x〜14x…誘電体層
11a…ビア孔
11a…開口
14a…開口
20…支持基板
21…下地誘電体シート
31〜33…導体層
41〜43…ビア導体
100…配線積層部
103…端面
110…配線基板
120…コアレス多層基板
130…スティフナー
132…開口部
140…半導体チップ
150…セラミック基板
152…ハンダバンプ
160…LGAパッド
Claims (4)
- コア層を有しない多層基板を用いた配線基板の製造方法であって、
片面に半導体チップ取り付け用のランドを用意した多層基板と、該多層基板と平面形状の略等しい補強基板とを用意する工程と、
前記多層基板の前記半導体チップ取付用のランドが用意された側とは反対の面に、前記補強基板を、前記多層基板に前記半導体チップを取り付けるためのハンダより高融点のハンダを用いたハンダ付けにより、補強用に取り付ける工程と、
前記多層基板の前記半導体チップを取り付ける側に、該半導体チップ取付用の開口部を備えた補強板を取り付ける工程と
を備えた配線基板の製造方法。 - コア層を有しない多層基板を用いた配線基板であって、
片面に半導体チップ取り付け用のランドを用意した多層基板と、
前記多層基板の前記半導体チップ取付用のランドが用意された側とは反対の面に、前記多層基板に前記半導体チップを取り付けるためのハンダより高融点のハンダを用いたハンダ付けにより取り付けられた補強用の補強基板と、
前記半導体チップ取付用の開口部を有し、前記多層基板の前記半導体チップを取り付ける側に取り付けられた補強板と
を備えた配線基板。 - 前記補強基板は、他の部材を搭載するためにマザーボードとの間に介装されるインターポーザである請求項2記載の配線基板。
- 前記補強基板は、コンデンサを内蔵した請求項3記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115133A JP4460341B2 (ja) | 2004-04-09 | 2004-04-09 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115133A JP4460341B2 (ja) | 2004-04-09 | 2004-04-09 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005302922A JP2005302922A (ja) | 2005-10-27 |
JP4460341B2 true JP4460341B2 (ja) | 2010-05-12 |
Family
ID=35334076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004115133A Expired - Fee Related JP4460341B2 (ja) | 2004-04-09 | 2004-04-09 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4460341B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088293A (ja) * | 2005-09-22 | 2007-04-05 | Fujitsu Ltd | 基板の反り低減構造および基板の反り低減方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4171499B2 (ja) | 2006-04-10 | 2008-10-22 | 日立電線株式会社 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
JP5433923B2 (ja) * | 2006-06-30 | 2014-03-05 | 富士通株式会社 | スティフナ付き基板およびその製造方法 |
US7985621B2 (en) | 2006-08-31 | 2011-07-26 | Ati Technologies Ulc | Method and apparatus for making semiconductor packages |
CN101578929A (zh) * | 2007-09-20 | 2009-11-11 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
US8238114B2 (en) | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
JP2009130054A (ja) * | 2007-11-21 | 2009-06-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8030752B2 (en) | 2007-12-18 | 2011-10-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package and semiconductor plastic package using the same |
KR101039846B1 (ko) * | 2007-12-18 | 2011-06-09 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 |
JP2009231635A (ja) * | 2008-03-24 | 2009-10-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置及びその製造方法 |
KR100956688B1 (ko) * | 2008-05-13 | 2010-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101077380B1 (ko) * | 2009-07-31 | 2011-10-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8581388B2 (en) * | 2009-12-28 | 2013-11-12 | Ngk Spark Plug Co., Ltd | Multilayered wiring substrate |
JP6201610B2 (ja) * | 2013-10-08 | 2017-09-27 | 富士通株式会社 | 電子装置の製造方法及び回路基板 |
WO2023149133A1 (ja) * | 2022-02-02 | 2023-08-10 | 株式会社レゾナック | 半導体パッケージ及び半導体装置 |
-
2004
- 2004-04-09 JP JP2004115133A patent/JP4460341B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088293A (ja) * | 2005-09-22 | 2007-04-05 | Fujitsu Ltd | 基板の反り低減構造および基板の反り低減方法 |
JP4585416B2 (ja) * | 2005-09-22 | 2010-11-24 | 富士通株式会社 | 基板の反り低減構造および基板の反り低減方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005302922A (ja) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI475932B (zh) | 帶有補強材之配線基板 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6009228B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP4460341B2 (ja) | 配線基板およびその製造方法 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2005045013A (ja) | 回路モジュールとその製造方法 | |
WO2007086498A1 (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
WO2006043474A1 (ja) | 複合多層基板及びその製造方法 | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP4597561B2 (ja) | 配線基板およびその製造方法 | |
JP6105316B2 (ja) | 電子装置 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP3935456B2 (ja) | 配線基板の製造方法 | |
JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 | |
JP2004071698A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |