JP2669286B2 - 複合リードフレーム - Google Patents

複合リードフレーム

Info

Publication number
JP2669286B2
JP2669286B2 JP5018667A JP1866793A JP2669286B2 JP 2669286 B2 JP2669286 B2 JP 2669286B2 JP 5018667 A JP5018667 A JP 5018667A JP 1866793 A JP1866793 A JP 1866793A JP 2669286 B2 JP2669286 B2 JP 2669286B2
Authority
JP
Japan
Prior art keywords
lead frame
layer
wiring board
multilayer wiring
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5018667A
Other languages
English (en)
Other versions
JPH06232325A (ja
Inventor
田 護 御
倉 豊 彦 熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5018667A priority Critical patent/JP2669286B2/ja
Publication of JPH06232325A publication Critical patent/JPH06232325A/ja
Application granted granted Critical
Publication of JP2669286B2 publication Critical patent/JP2669286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プラスチックモールド
(樹脂封止型半導体装置)用複合リードフレームに関す
る。
【0002】
【従来の技術】従来、半導体装置用のリードフレーム
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。
【0003】このような一層のリードフレームは、形状
が簡単であるが、リードフレームおよび半導体素子の電
源用の端子と信号用の端子が同一平面上に互いに近接し
て配置されているため、相互の端子間で電磁的な干渉が
発生する。すなわち、高い周波数の信号を伝送する場合
にクロストークが発生し、良好な伝送特性が得られない
という欠点があった。また、誘導電流を適当に除去でき
る接地層等もないため、静電容量が大きくなり、これも
伝送特性の低下の原因となっている。
【0004】また、リード数を増加した例としては、米
国NSC社製のTape Pac QFP(QuadFlat Package) 等も
ある。このパッケージの構造はTABテープキャリア型
であり、LSI素子とギャング・ボンディング法にて接
続している。しかし、この構造では前述したように一層
の配線であるので、伝送特性の高速化が図れない。
【0005】またリードフレームのリードの端子数が多
くなると、リードフレームの伝送特性がさらに重要な問
題となってくる。
【0006】かかるリードフレームにおいて、リードの
微細配線化の他に、高周波信号が印加された場合の伝送
特性を向上するために種々の工夫がされている。
【0007】この問題を解決するために、例えば多層配
線構造のフレキシブル多層配線基板(以下FPCとい
う)にリードフレームを連結した構造等が提案されてい
る(特開平4−43668号参照)。この構造は、図
6、7および8に示されるように、誘導電流を排除する
ための金属板21をFPC17の下面に有し、上面には
信号、電源等を供給する微細配線27がエッチング加工
によって施された2層配線FPC17とリードフレーム
15を連結した構造となっている。この構造においては
微細パターン形成により多ピン化が図れ、また下層金属
板21は電気的な接地板の役目を果たすと共に放熱板の
役目も持つために、多ピンで高出力の素子(IC、LS
Iなどの半導体素子)33の搭載を可能としている。
【0008】
【発明が解決しようとする課題】上記2層配線、または
3層配線構造のFPC17とリードフレーム15を連結
した構造は複合型リードフレームと呼ばれ、すでに実用
化されているが以下の問題があって更に改善が求められ
ている。
【0009】(1)素子33の接合がワイヤボンディン
グ(以下W/Bとする)であるためにボンディングワイ
ヤ35を電流が流れる時のインダクタンスが大きく、ク
ロストークノイズが発生しやすく、より高周波の信号伝
達には適さない。(FPCパターン上のクロストークノ
イズ成分は接地板により吸収できてもボンディングワイ
ヤ部は接地板の取付の仕様がないため、電気的に完全に
野放しの状態になっている。)
【0010】(2)W/B構造のために素子(チップ)
33の電極はチップ33の外周にしか配置できないので
チップ形状が大形となって、LSIパッケージコスト高
となっている。
【0011】(3)チップ33の直下から放熱板(接地
板)を通って熱が放散されるが、発熱部はチップ上面の
配線部なのでシリコン素子の厚さ約0.4mmを貫通し
て熱は逃げなければならず熱抵抗が大きくなる。
【0012】本発明の目的は、上記従来技術の問題点を
解消し、素子全面に電極の形成を可能とし、配線設計の
自由度を高くすることができ、放熱効果が大きく、電送
特性、特に高周波伝送特性が向上したプラスチックモー
ルド用複合リードフレームを提供するにある。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、素子を搭載する内側配線層がフレ
キシブル多層配線基板で形成され、外側の引出しリード
が金属リードフレームで形成され、前記内側配線層の各
配線と、これに対応する外側引出リードとが共に連結接
合されてなる複合リードフレームにおいて、前記フレキ
シブル多層配線基板の前記内側配線層の素子搭載面に形
成された絶縁層と、前記素子の電極と前記内側配線層の
配線とを電気的に接合するために前記絶縁層に設けられ
たバンプ形成用開口部と、該開口部内に埋込まれた導電
性の埋込型バンプとを有し、前記素子の搭載をCCB法
により接合してなることを特徴とするプラスチックモー
ルド用複合リードフレームが提供される。
【0014】ここで、前記素子接合用バンプが、予め前
記フレキシブル多層配線基板の素子搭載面の絶縁層の開
口部に設けられているのが好ましく、また、前記フレキ
シブル多層配線基板は、少なくとも接地用導体層または
電源用導体層の一方を有するのが好ましい。
【0015】
【発明の作用】本発明の複合リードフレームは、チップ
(素子)の搭載をCCB(ControlledCollapse Bondin
g)法により連結可能とするものである。すなわち、本
発明の複合リードフレームは、剛性の高い金属製アウタ
ーリードとこれに接合される微細なインナーリードが形
成されたフレキシブル多層配線基板とからなり、この多
層配線基板のインナーリード(配線パターン)および接
地または電源用導体層にバンプ(Bump:突起)を
成して、フェースダウンで素子の電極と多層配線基板の
インナーリードおよび接地または電源用導体層とを電気
的に連結するものである。
【0016】従って、本発明の複合リードフレームによ
れば、チップはCCB接続されるのでボンディングワイ
ヤを必要とせず、誘導電流成分が低下し、クロストーク
ノイズが少なくなり、高周波伝送特性が改善される。ま
た、本発明によれば、インナーリードや導体層との接合
がチップの全面で可能であり、配線設計の自由度が増加
し、チップの小型化が図れるとともに、配線部が放熱板
としても機能する導体層に近く、放熱効果が高い。
【0017】
【実施態様】以下に、本発明に係るプラスチックモール
ド用複合リードフレームを添付の図面に示す好適実施例
に基づいて詳細に説明する。図1は、本発明の複合リー
ドフレームの一実施例の部分断面斜視説明図であり、図
2は、図1に示す複合リードフレームの中央部分(フレ
キシブル多層配線基板部分)の断面図である。なお、図
面は、説明のために一部を省略したり、簡略化してあ
り、実際のものとは異なるものである。
【0018】同図に示すように本発明のプラスチックモ
ールド用複合リードフレーム10は、半導体素子33を
CCB法によって搭載するためのフレキシブル多層配線
基板17と、このフレキシブル多層配線基板17のイン
ナーリードに接合されるアウターリード15が形成され
た金属リードフレーム26とを有する。
【0019】金属リードフレーム26はタイバー13を
備え、このタイバー13からパッケージ外部リード11
が外側に向かって、かつアウターリード15(15a,
15b)が中心に向かって延設されている。
【0020】金属リードフレーム26のタイバー13の
中心部分にはフレキシブル多層配線基板17(以下FP
Cまたは多層配線基板という)が配置される。この多層
配線基板17は、例えばポリイミドよりなる絶縁フィル
ム層19を備え、その上側に、例えば銅よりなるインナ
ーリード配線パターン27と、その下側に、例えば銅よ
りなる接地または電源用導体層21とを有する2層配線
構造からなっている。実施例においては、上記絶縁フィ
ルム層19は片面(すなわち上面)銅箔付ポリイミドフ
ィルムが用いられている。この銅箔は後にエッチングさ
れてインナーリード27となる。
【0021】絶縁フィルム層19には、中央の半導体素
子33の搭載部分の直下に接地または電源用電極に対応
して接地または電源用スルーホール24aが、素子搭載
部の外側部分にロックホール25がプレスパンチング等
により開口されており、さらに多層配線基板17の四隅
には切り欠き部29が設けらりている。このような加工
がされた絶縁フィルム層19に導体層21が、例えばポ
リイシドベース系の接着剤22等により貼着されてい
る。ここで、接着剤22はすでに、絶縁フィルム19側
にコーティングされて、初期粘着がない様に半硬化(B
ステージ)の状態になっているものを用いるのが好まし
い。従って、金型による抜き加工、およびFPC製造ラ
イン等においてロールに貼着したり、抜き金型に貼着す
る様な問題は生じない。接地導体層21の貼合せには、
例えばロールラミネーターを用いことができるが、貼合
せ温度は、例えば170〜190℃として接着剤22を
軟化させながら貼合せることができる。
【0022】この多層配線基板17の絶縁フィルム層1
9の上側表面には、片面銅箔付ポリイミドフィルムを用
いる場合は貼付された銅箔を、例えばエッチングするこ
とにより、もしくはポリイミドフィルムを用いる場合は
そのままその上に銅を蒸着することにより、インナーリ
ード(パターン)27を形成している。このインナーリ
ード27は、素子搭載部内(搭載されるチップ33の電
極の直下)まで延在し、インナーリード27の内側先端
近傍のチップの電極と対応する部分には、少なくともC
CB接続が良好になされるように、例えばNiまたはS
n、その合金などの下地の上に金のような良導体がめっ
きされている。また、上記多層配線基板17のスルーホ
ール24の導体層開口部および切り欠き部29の導体層
開口部にも、例えばNiまたはSn−Niの下地の上に
金のような良導体がめっきされている。このような多ピ
ンのインナーリード(パターン)27を持つ多層配線基
板17は、通常のFPC製造ラインまたはTABテープ
キャリア製造ラインで製造することができ、また実際の
量産ラインにおいてもどちらの製造ラインを採用しても
よく、特に制限はないが、TABテープキャリア製造ラ
インの方が微細なパターンの製作が可能であり、多ピン
化には好ましい。
【0023】上記金属リードフレーム26のアウターリ
ード15と、多層配線基板17のインナーリード27と
の電気的接続は、アウターリード15の先端に半田めっ
きを施した後、アウターリード15とインナーリード2
7とを適切に重複配置させ、それらをヒート圧着ツー
ル、または赤外線ビーム加熱法により加熱圧着して達成
されている。
【0024】ところで、この図において、金属リードフ
レーム26のアウターリード15は、タイバー13の、
例えば四隅近傍からそれぞれ延在するリードを接地用リ
ード15aとし、その他を信号、電源用リード15bと
している。信号、電源用リード15bは、上述したよう
にインナーリード27との接続がなされているが、接地
用リード15aは、導体層21に直接接地される。この
接地のため、まず、上記絶縁フィルム層19の切り欠き
部29から露出する導体層21の隅部に半田めっきによ
りバンプ31を形成し、このバンプ31に接地用リード
15aの先端をあて、加熱圧着して、導体層21と接地
用リード15aとを導通接続している。
【0025】一方、多層配線基板17のインナーリード
(パターン)27の上面の少なくとも素子搭載部分には
絶縁層34を有する。この絶縁層34は素子接合用バン
プ12を形成するための絶縁層であり、また、チップ3
3直下のインナーリードパターン27の短絡を防止する
役目を持っている。この絶縁層34には、チップ33の
電極に対応して、インナーリード27の先端部分に連通
するスルーホール24bおよび導体層21と連通するた
めに絶縁フィルム層19に穿孔されたスルーホール24
aと連通するスルーホール24cが設けられる。
【0026】本発明の複合リードフレーム10において
は、ワイヤボンディング方式とは逆にチップ33は、そ
の電極面を下側としたフェースダウン方式によって多層
配線基板17上に搭載され、チップの各電極は、対応す
るインナーリード27とスルーホール24bを介して素
子接合用バンプ12と、接地または電源用導体層21と
スルーホール24aおよび24cを介して素子接合用バ
ンプ12とによって電気的に接続する。従って、従来の
複合リードフレームで必要であった導体層21とボンデ
ィングワイヤで接続するために絶縁フィルム層19に設
けられる接地または電源用ホール23は不要である。
【0027】ここで、絶縁層34には、特に制限的では
ないが、例えばスルーホール24bおよび24cをフォ
トプロセス法により形成しやすくすることができるの
で、感光性ポリイミドを使用することもできるが、スル
ーホール24bおよび24cをエキシマレーザ法により
開口する場合には非感光性ポリイミドをコーティングし
ても良い。なお、感光性ポリイミドなどの絶縁層34を
形成する材料は均一な厚さの絶縁層34を形成するため
にはスクリーン印刷可能なタイプが好ましくまた便利で
ある。
【0028】絶縁層34のスルーホール24bおよび2
4cおよび絶縁フィルム層19のスルーホール24aを
通して多層配線基板17のインナーリードパターン27
と導体層21とから電気的導通を引き出すためにスルー
ホール24(24a、24b、24c)に素子接合用バ
ンプ12を形成する。本発明において、スルーホール2
4に形成される素子接合用バンプ12は、図3に示す埋
込型バンプ16である。この埋込型バンプ16は、半田
の埋込印刷によって形成することができるので、素子の
電極パッドとの接続用バンプの形成と下部配線層との接
続用の電気的導通部の形成を同時に達成できる。 素子接
合用バンプ12の材質は、半田であれば特に制限的では
なく、例えば、60%Sn−40%Pbの合金粉末とバ
インダとして有機系のぺースト添加剤の混合物および合
金粉末の酸化防止剤およびフラックス成分が含まれたも
のを用いることができる。図4は印刷型バンプ18の例
を示したものであるが、印刷型バンプ18の場合は、絶
縁層34にスルーホール24b、24cおよび素子接合
バンプ用ランド14を形成した後、スルーホールめっき
を蒸着により形成後、表面印刷によって形成する必要が
ある。
【0029】スルーホール24への素子接合用バンプ1
2の形成は、多層配線基板17と金属リードフレーム2
6との接合前に行ってもよいが、接合後に行ってもよ
い。前述したように、多層配線基板17と金属リードフ
レーム26の接合は、ヒートツール等によりAu−Sn
共晶接合法で行われるが、この接合法は局所加熱法であ
るため、スルーホール24に形成された素子接合用バン
プ12は溶融することはない。
【0030】なお、本発明の範疇には含まれないが、
子接合用バンプ12を複合リードフレームの多層配線基
板17に設けずに、図5に示すように半導体素子(チッ
プ)33の電極にチップバンプ20を設けておく構成
有り得る。
【0031】本発明の複合リードフレーム10において
は、上記のようにして、素子接合用バンプ12として多
層配線基板17側に図3に示す埋込型バンプ16を形成
するとともに、多層配線基板17と金属リードフレーム
16との接合を完了した後、LSIメーカ側で中央の素
子搭載部に半導体素子33をCCB法によって連結させ
る。
【0032】本発明複合リードフレーム10の多層配
線基板17に半導体素子33をCCB法によって接合す
る際、素子接合用バンプ12として埋込型バンプ16
用いるが、通常、チップ33の表面には完全に埋込型バ
ンプ16と同位置に金等の蒸着によって電極が形成され
ており、このチツプ33を位置合せして加熱すると埋込
型バンプ16の半田が溶融してチツプ33が正しい位置
に治まり、冷却により素子結合が完了する。ところでこ
の素子搭載用の埋込型バンプ16の形成は金属リードフ
レーム26を接合後におこなってもよい。またLSIメ
ーカ側がリードフレームメーカから購入後おこなっても
よい。
【0033】本発明の複合リードフレーム10において
は、上述したように埋込型の素子接合用バンプ12を用
いて、半導体素子33を複合リードフレーム10の多層
配線基板17に連結接合した後、通常の通じプラスチッ
クモールド(樹脂封止)を行ってLSIパッケージを完
成させる。
【0034】なお、本発明においては、多層配線基板1
7のインナーリード15や半導体層21および金属リー
ドフレーム26のアウターリード15やパッケージ外部
リード11の材質や形状等は上述した例に限定されない
し、絶縁層34や素子接合用バンプ12の材質、形状等
に制限されないのはもちろんである。
【0035】
【実施例】以下に、本発明のプラスチックモールド用複
合リードフレームを実施例に付き具体的に説明する。 (実施例1)304pinのインナーリード27を持つ
2層配線のFPC17を通常のFPC製造ライン、およ
びTABテープキャリア製造ラインで試作した。次に得
られたFPC17にグランド接合用の切り欠き部29お
よびスルーホール24を開口させた後、ロールラミネー
ターを用いて接地導体層21を接着剤22により貼合せ
た。ここで、接着剤22は、FPC17の絶縁フィルム
19側にコーティングされ、半硬化(Bステージ)状態
となって初期粘着がないものを用いた。接着温度は17
0〜190℃として接着剤22を軟化させながら導体層
21をFPC17に貼り合わせた。なお、絶縁フィルム
19には50μm のポリイミドフィルムを、銅箔(イン
ナーリードパターン27を形成するための)には18μ
m の圧延純銅箔を使用し、またこの接着剤22には17
0℃で硬化反応を開始する硬化剤が混合されているポリ
イミドベース系接着剤を用いた。
【0036】この様にしてFPC17を作製後、絶縁層
34をチップ33を搭載する周囲上部に形成した。この
絶縁層34には均一な厚さに形成するためスクリーン印
刷できる感光性のポリイミドを使用し、厚さ20μm に
コーティングした。絶縁層34としては感光性ポリイミ
ドを印刷後、ホトプロセス法によりスルーホール24を
開口させた。スルーホールの直径は0.1mmφとし
た。次にスルーホールを通じてインナーリードパターン
27と接地導体層21とから電気的導通を引き出すため
に半田の埋込印刷をおこなって、埋込型バンプ16を形
成した。この埋込型バンプ16の材質は60%Sn−4
0%Pbの合金粉末とバインダーとして有機系のペース
ト添加剤の混合物、それに合金粉末の酸化防止剤および
フラックス成分が含まれているものであった。バンプ1
6の印刷直径は0.2mmであった。
【0037】次にアウターリード15、タイバー13、
パッケージ外部リード11を有する金属リードフレーム
26を別個にホトエッチング法により製作した。この金
属フレーム26の材質は42%Ni−Fe合金であり、
0.15mmの厚さであった。次にこの金属リードフレ
ーム26の先端に、フレキシブル多層配線基板17と接
合するための部分めっきを施した。部分めっきの材質は
Sn100%、めっき厚さは15μm とした。フレキシ
ブル多層基板17側には、上記では省略したが素子接合
用バンプ12(埋込型バンプ16)を形成する前に、N
i下地めっき3μm の厚さ上にAuめっきを1.0μm
の厚さに施しておいた。このめっきは切り欠き29の接
地導体層開口部、およびスルーホール24の接地導体層
開口部に施されており、従って、金属リードフレーム2
6の接合をヒートツールによりAu−Sn共晶接合法で
おこなった。このAu−Sn共晶接合法は局部加熱法の
ため、埋込型バンプ16は、また溶融することはなかっ
た。
【0038】次にこの金属フレーム26の接合完了後、
中央の素子搭載部に埋込型バンプ16を用いて素子33
をCCB法により連結させた。すなわち、素子33の表
面(電極面)に金等の蒸着によって形成された電極と、
これに完全に同位置となるように形成された埋込型バン
プ16とを正確に位置合せして、加熱し、埋込型バンプ
16の半田を溶融させて素子33の電極とインナーリー
ドパターン27および接地導体層21とを連結した。な
お、半田が溶け始めると半田の表面張力によって素子が
正しい位置に納まり、冷却によって素子接合は完了し
た。このように素子接合を完了した後、通常の方法に従
ってプラスチックモールドを行ってLSIパッケージを
完成させた。
【0039】
【0040】
【0041】
【発明の効果】以上詳述したように、本発明のプラスチ
ックモールド用複合リードフレームは以下に示す効果を
奏する。 1.素子接合にボンデイングワイヤを使用しないため誘
導電流成分(L)が低下して、クロストークノイズが少
なくなり、より高周波の伝送が可能となる。 た、埋込
型バンプを用いるため、素子の電極パッドとの接続用バ
ンプの形成と 下部配線層との接続用の電気的導通部の形
成を同時に達成できる。 2.LSIの電極をチップの面全体から配列可能なため
に電極形成の制約がなく、配線設計の自由度も向上し、
かつチップの小型化が図れる。 3.チップの表面を下側にして搭載するために、放熱を
兼ねた接地または電源用金属板と対向する様になり、放
熱効果が高まる。
【図面の簡単な説明】
【図1】 本発明に係るプラスチックモールド用複合リ
ードフレームの一実施例の部分断面斜視説明図である。
【図2】 本発明の複合リードフレームのチップ搭載状
態を示す一実施例の要部断面図である。
【図3】 本発明の複合リードフレームの素子接合用バ
ンプの一実施例の断面図である。
【図4】素子接合用印刷型バンプの説明図である。
【図5】素子接合用印刷型バンプの説明図である。
【図6】 従来の複合リードフレームの部分断面斜視説
明図である。
【図7】 従来の複合リードフレームの断面図である。
【図8】 従来の複合リードフレームの平面図である。
【符号の説明】
10 複合リードフレーム 11 パッケージ外部リード 12 素子接合用バンプ 13 タイバー 14 素子接合バンプ用ランド 15 アウターリード 15a 接地リード 15b 信号、電源用リード 16 埋込型バンプ 17 フレキシブル多層配線基板 18 表面印刷型バンプ 19 絶縁フィルム 20 チップバンプ 21 接地導体層 22 接着剤 23 接地用ホール 24,24a,24b,24c スルーホール 25 ロックホール 26 金属リードフレーム 27 インナーリード 29 切り欠き部 31 基板接合用バンプ 33 半導体素子(LSIチップ) 35 ボンディングワイヤ 37 接合層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】素子を搭載する内側配線層がフレキシブル
    多層配線基板で形成され、外側の引出しリードが金属リ
    ードフレームで形成され、前記内側配線層の各配線と、
    これに対応する外側引出リードとが共に連結接合されて
    なる複合リードフレームにおいて、前記フレキシブル多
    層配線基板の前記内側配線層の素子搭載面に形成された
    絶縁層と、前記素子の電極と前記内側配線層の配線とを
    電気的に接合するために前記絶縁層に設けられたバンプ
    形成用開口部と、該開口部内に埋込まれた導電性の埋込
    型バンプとを有し、前記素子の搭載をCCB法により接
    合してなることを特徴とするプラスチックモールド用複
    合リードフレーム。
  2. 【請求項2】前記素子接合用バンプが、予め前記フレキ
    シブル多層配線基板の素子搭載面の絶縁層の開口部に設
    けられている請求項1に記載の複合リードフレーム。
  3. 【請求項3】前記フレキシブル多層配線基板は、少なく
    とも接地用導体層または電源用導体層の一方を有する請
    求項1または2に記載の複合リードフレーム。
JP5018667A 1993-02-05 1993-02-05 複合リードフレーム Expired - Fee Related JP2669286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5018667A JP2669286B2 (ja) 1993-02-05 1993-02-05 複合リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5018667A JP2669286B2 (ja) 1993-02-05 1993-02-05 複合リードフレーム

Publications (2)

Publication Number Publication Date
JPH06232325A JPH06232325A (ja) 1994-08-19
JP2669286B2 true JP2669286B2 (ja) 1997-10-27

Family

ID=11977966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5018667A Expired - Fee Related JP2669286B2 (ja) 1993-02-05 1993-02-05 複合リードフレーム

Country Status (1)

Country Link
JP (1) JP2669286B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638089B2 (ja) * 1988-06-20 1997-08-06 日本電気株式会社 半導体装置
JPH02134857A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH06232325A (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
JP2860646B2 (ja) 半導体パッケージ及び製造方法
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
JPH05152375A (ja) フイルムキヤリア半導体装置及びその製造方法
JPH1074795A (ja) 半導体装置およびその製造方法
JPH1197573A (ja) 半導体パッケージ
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2669286B2 (ja) 複合リードフレーム
JP2803656B2 (ja) 半導体装置
JP2823066B2 (ja) Bga型半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH11163197A (ja) 半導体実装用基板
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JP3251810B2 (ja) 集積回路装置の実装方法
JP2541494B2 (ja) 半導体装置
JPH0358455A (ja) 半導体パッケージ
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JPH09246416A (ja) 半導体装置
JP2872531B2 (ja) 半導体モジュール基板,及びそれを用いた半導体装置
JP3233294B2 (ja) プリント配線板及びその製造方法
JP2784209B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970603

LAPS Cancellation because of no payment of annual fees