JPH05152375A - フイルムキヤリア半導体装置及びその製造方法 - Google Patents
フイルムキヤリア半導体装置及びその製造方法Info
- Publication number
- JPH05152375A JPH05152375A JP3336345A JP33634591A JPH05152375A JP H05152375 A JPH05152375 A JP H05152375A JP 3336345 A JP3336345 A JP 3336345A JP 33634591 A JP33634591 A JP 33634591A JP H05152375 A JPH05152375 A JP H05152375A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- lead
- metal layer
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 6
- 238000005219 brazing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005304 joining Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 238000012216 screening Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 フィルムキャリア半導体装置における電気的
特性向上のため、サスペンダー上に多層からなる金属層
を安価に形成する。 【構成】 半導体チップ２ｂがボンディングされ、半導
体チップが樹脂封止されてなるフィルムキャリア半導体
装置において、サスペンダー８ｂ上に電源リード・グラ
ンドリード等の特定リードと導通する接合用パッド１３
ｂが形成され、多数の金属層１６ｂと接合用パッド１３
ｂ′を有する多層配線基板１５ｂを接合パッド１３ｂ及
び１３ｂ′とをボンディングすることによって接合搭載
し、多層金属層を有するフィルムキャリア半導体装置を
得る。
特性向上のため、サスペンダー上に多層からなる金属層
を安価に形成する。 【構成】 半導体チップ２ｂがボンディングされ、半導
体チップが樹脂封止されてなるフィルムキャリア半導体
装置において、サスペンダー８ｂ上に電源リード・グラ
ンドリード等の特定リードと導通する接合用パッド１３
ｂが形成され、多数の金属層１６ｂと接合用パッド１３
ｂ′を有する多層配線基板１５ｂを接合パッド１３ｂ及
び１３ｂ′とをボンディングすることによって接合搭載
し、多層金属層を有するフィルムキャリア半導体装置を
得る。
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア半導
体装置、特に電気的特性向上のため多層の金属層を有す
るフィルムキャリア半導体装置とその製造方法に関す
る。
体装置、特に電気的特性向上のため多層の金属層を有す
るフィルムキャリア半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】従来のフィルムキャリア方式による半導
体装置の製造方法は、図９及び図１０に示す如く、搬送
及び位置決め用のスプロケットホール１ａと、半導体チ
ップ２ａが入る半導体チップ用の孔であるデバイスホー
ル３ａと、ＤＬＢリードホール２０ａ及びタイバー２１
ａとを有するポリイミド等の絶縁フィルム上に、Ｃｕ等
の金属箔を接着し、フォトレジスト法等により金属箔を
選択的にエッチングして所望の形状のリード４ａと、電
気選別のためのパッド５ａとを形成し、Ａｕ，Ｓｎ又は
半田等のメッキを施したフィルムキャリアテープ６ａ
と、図１０のようにあらかじめ電極端子上に金属突起物
であるバンプ７ａを設けた半導体チップ２ａとを準備
し、次にフィルムキャリアテープ野リード４ａと半導体
チップのバンプ７ａとを熱圧着法又は共晶法等によりイ
ンナーリードボンディング（以下ＩＬＢ）し、フィルム
キャリアテープの状態で電気選別用パッド５ａ上に接触
子を接触させて電気選別やバイアス試験を実施すること
により完成する。
体装置の製造方法は、図９及び図１０に示す如く、搬送
及び位置決め用のスプロケットホール１ａと、半導体チ
ップ２ａが入る半導体チップ用の孔であるデバイスホー
ル３ａと、ＤＬＢリードホール２０ａ及びタイバー２１
ａとを有するポリイミド等の絶縁フィルム上に、Ｃｕ等
の金属箔を接着し、フォトレジスト法等により金属箔を
選択的にエッチングして所望の形状のリード４ａと、電
気選別のためのパッド５ａとを形成し、Ａｕ，Ｓｎ又は
半田等のメッキを施したフィルムキャリアテープ６ａ
と、図１０のようにあらかじめ電極端子上に金属突起物
であるバンプ７ａを設けた半導体チップ２ａとを準備
し、次にフィルムキャリアテープ野リード４ａと半導体
チップのバンプ７ａとを熱圧着法又は共晶法等によりイ
ンナーリードボンディング（以下ＩＬＢ）し、フィルム
キャリアテープの状態で電気選別用パッド５ａ上に接触
子を接触させて電気選別やバイアス試験を実施すること
により完成する。
【０００３】ここで、リード４ａの変形防止用として絶
縁フィルムの枠であるサスペンダー８ａをあらかじめフ
ィルムキャリアテープに設けることや信頼性向上及び機
械的保護のため図１１に示すように樹脂９ａにより樹脂
封止を行うことが多い。
縁フィルムの枠であるサスペンダー８ａをあらかじめフ
ィルムキャリアテープに設けることや信頼性向上及び機
械的保護のため図１１に示すように樹脂９ａにより樹脂
封止を行うことが多い。
【０００４】上記のようなフィルムキャリア半導体装置
を実装する場合は、リード４ａを所望の長さに切断し、
次いで図１２に示すように、例えばプリント基板１１ａ
上に固着剤１０ａより半導体チップ２ａを固着後、リー
ド４ａをプリント基板上のボンディングパッド１２ａに
アウターリードボンディング（以下ＤＬＢ）して実施す
ることができる。
を実装する場合は、リード４ａを所望の長さに切断し、
次いで図１２に示すように、例えばプリント基板１１ａ
上に固着剤１０ａより半導体チップ２ａを固着後、リー
ド４ａをプリント基板上のボンディングパッド１２ａに
アウターリードボンディング（以下ＤＬＢ）して実施す
ることができる。
【０００５】これらのフィルムキャリア半導体装置は、
ボンディングがリード数と無関係に一度で可能であるた
めスピードが速いこと、フィルムキャリアテープを使用
するため作業の自動化が容易である等の利点を有してい
る。このようなフィルムキャリア方式による半導体装置
の製造方法は、古くは特公昭４７−３２０６号等により
紹介されている。
ボンディングがリード数と無関係に一度で可能であるた
めスピードが速いこと、フィルムキャリアテープを使用
するため作業の自動化が容易である等の利点を有してい
る。このようなフィルムキャリア方式による半導体装置
の製造方法は、古くは特公昭４７−３２０６号等により
紹介されている。
【０００６】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリア半導体装置において、最近の半導体チップの
高性能化に伴い、種々の問題が生じている。例えば、高
性能化に伴う多数リード化・高消費電力化・高スピード
化等がある。これらの特性は半導体装置のパッケージ性
能へも影響し、特に高スピード化への対応は多数リード
化の制約もあって次第に困難なものとなってきている。
ムキャリア半導体装置において、最近の半導体チップの
高性能化に伴い、種々の問題が生じている。例えば、高
性能化に伴う多数リード化・高消費電力化・高スピード
化等がある。これらの特性は半導体装置のパッケージ性
能へも影響し、特に高スピード化への対応は多数リード
化の制約もあって次第に困難なものとなってきている。
【０００７】即ち、多数リード化によりリードピッチが
縮少され、この結果リード幅が縮少されるが、リード幅
の縮少は、リードの配線抵抗の増加をもたらすことにな
る。一方、半導体チップの高スピード化は、その性能を
維持するために配線抵抗のさらなる低抵抗化が必要であ
り、また、特性インピーダンスの整合をはじめ、配線容
量等の電気的特性の向上をパッケージ側へ求めることに
なる。
縮少され、この結果リード幅が縮少されるが、リード幅
の縮少は、リードの配線抵抗の増加をもたらすことにな
る。一方、半導体チップの高スピード化は、その性能を
維持するために配線抵抗のさらなる低抵抗化が必要であ
り、また、特性インピーダンスの整合をはじめ、配線容
量等の電気的特性の向上をパッケージ側へ求めることに
なる。
【０００８】電気的特性向上のため、基本的には、配線
長を短くすることが重要な対策となるが、例えば、プリ
ント基板にフィルムキャリア半導体装置を必要最小限の
リード長で実装できた場合においても、フィルムキャリ
ア半導体装置のフィルムキャリアテープ上に存在する電
気選別用パッドまでの配線長が長い場合、実装前におけ
るフィルムキャリア半導体装置の電気選別が十分に実施
できないことになる。
長を短くすることが重要な対策となるが、例えば、プリ
ント基板にフィルムキャリア半導体装置を必要最小限の
リード長で実装できた場合においても、フィルムキャリ
ア半導体装置のフィルムキャリアテープ上に存在する電
気選別用パッドまでの配線長が長い場合、実装前におけ
るフィルムキャリア半導体装置の電気選別が十分に実施
できないことになる。
【０００９】一般に、フィルムキャリア半導体装置のＤ
ＬＢにおけるリードピッチを０．１〜０．２ｍｍとし
て、ＤＬＢ部までのリード長を短くしても、電気選別用
パッドは、十分な電気選別を実施する場合、接触子側の
制約があって、０．３〜０．４ｍｍのピッチであるから
多数リードの場合、ＤＬＢ部のリードから電気選別用パ
ッドまでの配線長が長くなってしまうことになる。
ＬＢにおけるリードピッチを０．１〜０．２ｍｍとし
て、ＤＬＢ部までのリード長を短くしても、電気選別用
パッドは、十分な電気選別を実施する場合、接触子側の
制約があって、０．３〜０．４ｍｍのピッチであるから
多数リードの場合、ＤＬＢ部のリードから電気選別用パ
ッドまでの配線長が長くなってしまうことになる。
【００１０】これを解決する一例として、特開昭６２−
４６５３７号に開示されているように、２層以上の電気
的特性を改善した電気選別用の基板にフィルムキャリア
半導体装置をＤＬＢし、電気選別を実施後、さらにプリ
ント基板にＤＬＢを行う方法がある。この場合、電気選
別は改善されるが、フィルムキャリア半導体装置自体の
改善はないこと、電気選別用基板へのＤＬＢでの不良は
高価な半導体チップを無駄にすること、電気選別用基板
へのＤＬＢが必要であること等の欠点がある。
４６５３７号に開示されているように、２層以上の電気
的特性を改善した電気選別用の基板にフィルムキャリア
半導体装置をＤＬＢし、電気選別を実施後、さらにプリ
ント基板にＤＬＢを行う方法がある。この場合、電気選
別は改善されるが、フィルムキャリア半導体装置自体の
改善はないこと、電気選別用基板へのＤＬＢでの不良は
高価な半導体チップを無駄にすること、電気選別用基板
へのＤＬＢが必要であること等の欠点がある。
【００１１】また、電気特性を改善する別方法として、
Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ＆ Ｐｒ
ｏｄｕｃｔｉｏｎ １９８８年１２月号 ４２〜４４ｐ
等に紹介されているように、フィルムキャリアテープの
絶縁フィルム部分のリードが形成された面と、反対面に
接地層であるグランドプレーンを形成し、リードのうち
幾つか存在するグランドリードとスルーホールを介して
グランドプレーンとを接続することによって電気特性を
改善したものとがある。
Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ ＆ Ｐｒ
ｏｄｕｃｔｉｏｎ １９８８年１２月号 ４２〜４４ｐ
等に紹介されているように、フィルムキャリアテープの
絶縁フィルム部分のリードが形成された面と、反対面に
接地層であるグランドプレーンを形成し、リードのうち
幾つか存在するグランドリードとスルーホールを介して
グランドプレーンとを接続することによって電気特性を
改善したものとがある。
【００１２】このような構造のフィルムキャリアテープ
は、グランドプレーンテープ又は金属層が絶縁フィルム
の両面にあることからｔｗｏ ｍｅｔａｌ ｔａｐｅ
（ツゥー・メタル・テープ、以下２メタルテープとい
う）と呼ばれ、インピーダンス整合に適している。さら
に電気特性を向上させるためには、前記文献にもあると
おり、グランドリードの他、数種類存在する電源リード
に対しても同様な電源層を形成することが望ましく、グ
ランドリード，電源リード層に加え、もともとの信号リ
ードの層を含め３層以上の５〜６層以上が必要とされ
る。
は、グランドプレーンテープ又は金属層が絶縁フィルム
の両面にあることからｔｗｏ ｍｅｔａｌ ｔａｐｅ
（ツゥー・メタル・テープ、以下２メタルテープとい
う）と呼ばれ、インピーダンス整合に適している。さら
に電気特性を向上させるためには、前記文献にもあると
おり、グランドリードの他、数種類存在する電源リード
に対しても同様な電源層を形成することが望ましく、グ
ランドリード，電源リード層に加え、もともとの信号リ
ードの層を含め３層以上の５〜６層以上が必要とされ
る。
【００１３】しかしながら、フィルムキャリアテープの
デバイスホール内にリードを片持ち状態で突出させた構
造で３層以上の金属層を設けることはフィルムキャリア
テープの製造工程上極めて困難であり、技術的には可能
であってもフィルムキャリアテープが高価になるという
欠点があった。
デバイスホール内にリードを片持ち状態で突出させた構
造で３層以上の金属層を設けることはフィルムキャリア
テープの製造工程上極めて困難であり、技術的には可能
であってもフィルムキャリアテープが高価になるという
欠点があった。
【００１４】本発明の目的は、フィルムキャリア半導体
装置における電気的特性の向上を図ったフィルムキャリ
ア半導体装置及びその製造方法を提供することにある。
装置における電気的特性の向上を図ったフィルムキャリ
ア半導体装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるフィルムキャリア半導体装置において
は、フィルムキャリアテープと、半導体チップと、多層
配線基板とを有するフィルムキャリア半導体装置であっ
て、フィルムキャリアテープは、絶縁フィルム上にリー
ド及び電気選別用パッドが形成されたものであり、絶縁
フィルムは、スプロケットホイールと、デバイスホール
と、ＤＬＢリード用ホールと、サスペンダーとを有し、
スプロケットホイールは、フィルムの搬送，位置決め用
の孔であり、デバイスホールは、半導体チップの設置用
孔であり、ＤＬＢリード用ホールは、半導体チップのア
ウターリードを臨ませる孔であり、デバイスホールを囲
んで形成され、サスペンダーは、リードを支えるフィル
ム枠であり、デバイスホールとＤＬＢリードホールとの
間に形成され、リードは、半導体チップの電極バンプに
接続するものであり、電気選別用パッドは、リードを他
の電気回路に結線する端子であり、半導体チップは、電
極パッドに設けられたバンプがフィルムキャリアテープ
のリードにボンディングされたものであり、少なくとも
チップ表面は、樹脂封止され、多層金属層は、少なくと
も１層以上の配線基板の積層体であり、サスペンダー上
に搭載され、接合用パッドを有し、接合用パッドは、１
層以上の金属層及び全金属層と導通し、フィルムキャリ
アテープの特定のリードにボンディングされたものであ
る。
め、本発明によるフィルムキャリア半導体装置において
は、フィルムキャリアテープと、半導体チップと、多層
配線基板とを有するフィルムキャリア半導体装置であっ
て、フィルムキャリアテープは、絶縁フィルム上にリー
ド及び電気選別用パッドが形成されたものであり、絶縁
フィルムは、スプロケットホイールと、デバイスホール
と、ＤＬＢリード用ホールと、サスペンダーとを有し、
スプロケットホイールは、フィルムの搬送，位置決め用
の孔であり、デバイスホールは、半導体チップの設置用
孔であり、ＤＬＢリード用ホールは、半導体チップのア
ウターリードを臨ませる孔であり、デバイスホールを囲
んで形成され、サスペンダーは、リードを支えるフィル
ム枠であり、デバイスホールとＤＬＢリードホールとの
間に形成され、リードは、半導体チップの電極バンプに
接続するものであり、電気選別用パッドは、リードを他
の電気回路に結線する端子であり、半導体チップは、電
極パッドに設けられたバンプがフィルムキャリアテープ
のリードにボンディングされたものであり、少なくとも
チップ表面は、樹脂封止され、多層金属層は、少なくと
も１層以上の配線基板の積層体であり、サスペンダー上
に搭載され、接合用パッドを有し、接合用パッドは、１
層以上の金属層及び全金属層と導通し、フィルムキャリ
アテープの特定のリードにボンディングされたものであ
る。
【００１６】また、フィルムキャリアテープは、リード
が形成されている面と反対の面のサスペンダーに接合用
パッドを有し、該接合用パッドは、絶縁フィルムを貫通
するスルーホールを介してリードに導通し、多層金属層
の接合用パッドは、フィルムキャリアテープの接合用パ
ッドにボンディングされたものである。
が形成されている面と反対の面のサスペンダーに接合用
パッドを有し、該接合用パッドは、絶縁フィルムを貫通
するスルーホールを介してリードに導通し、多層金属層
の接合用パッドは、フィルムキャリアテープの接合用パ
ッドにボンディングされたものである。
【００１７】また、多層金属層の全層に電気的に導通さ
れている特定の接合用パッドは、グランドリード，電源
リードの少なくとも一方となるものである。
れている特定の接合用パッドは、グランドリード，電源
リードの少なくとも一方となるものである。
【００１８】また、多層金属層の大きさは、サスペンダ
ーを超えてＤＬＢリード用ホール外の領域に拡大したも
のである。
ーを超えてＤＬＢリード用ホール外の領域に拡大したも
のである。
【００１９】また、多層金属層は、半導体チップを封止
する樹脂の流出を防ぐ樹脂止めを兼ねるものである。
する樹脂の流出を防ぐ樹脂止めを兼ねるものである。
【００２０】また、導電性のキャップを有し、導電性の
キャップは、半導体チップの裏面と、多層金属層の表面
に、導電性接着剤又は金属ろう材等を介して取り付けら
れたものである。
キャップは、半導体チップの裏面と、多層金属層の表面
に、導電性接着剤又は金属ろう材等を介して取り付けら
れたものである。
【００２１】また、ヒートシンクを有し、ヒートシンク
７は、半導体チップと多層金属層間又は、導電性キャッ
プ上に取り付けられたものである。
７は、半導体チップと多層金属層間又は、導電性キャッ
プ上に取り付けられたものである。
【００２２】また、フィルムキャリアテープと、多層金
属層とを電気的に接合する以外のリード及び接合用パッ
ドの部分は、ソルダーレジストで被覆されたものであ
る。
属層とを電気的に接合する以外のリード及び接合用パッ
ドの部分は、ソルダーレジストで被覆されたものであ
る。
【００２３】また、本発明によるフィルムキャリア半導
体装置の製造方法においては、半導体チップボンディン
グ工程と、樹脂封止工程と、多層金属層ボンディング工
程とを有し、フィルムキャリアテープに半導体チップ及
び多層金属層を搭載するフィルムキャリア半導体装置の
製造方法であって、フィルムキャリアテープは、スプロ
ケットホイール，デバイスホール，ＤＬＢリード用ホー
ル，サスペンダーなどが形成された絶縁フィルム上にリ
ード及び電気選別用パッドが形成されたものであり、多
層金属層は、少なくとも１層以上の配線基板の積層体で
あり、１層以上の金属層及び全金属層に導通する接合用
パッドを有するものであり、半導体チップボンディング
工程は、フィルムキャリアテープのリードと半導体チッ
プのバンプとをボンディングする工程であり、樹脂封止
工程は、フィルムキャリアテープにボンディングされた
半導体チップの少なくとも表面を樹脂封止する工程であ
り、多層金属層ボンディング工程は、多層金属層の接合
用パッドを、フィルムキャリアテープのリード又はリー
ドに通ずる接合用パッドにボンディングする工程であ
る。
体装置の製造方法においては、半導体チップボンディン
グ工程と、樹脂封止工程と、多層金属層ボンディング工
程とを有し、フィルムキャリアテープに半導体チップ及
び多層金属層を搭載するフィルムキャリア半導体装置の
製造方法であって、フィルムキャリアテープは、スプロ
ケットホイール，デバイスホール，ＤＬＢリード用ホー
ル，サスペンダーなどが形成された絶縁フィルム上にリ
ード及び電気選別用パッドが形成されたものであり、多
層金属層は、少なくとも１層以上の配線基板の積層体で
あり、１層以上の金属層及び全金属層に導通する接合用
パッドを有するものであり、半導体チップボンディング
工程は、フィルムキャリアテープのリードと半導体チッ
プのバンプとをボンディングする工程であり、樹脂封止
工程は、フィルムキャリアテープにボンディングされた
半導体チップの少なくとも表面を樹脂封止する工程であ
り、多層金属層ボンディング工程は、多層金属層の接合
用パッドを、フィルムキャリアテープのリード又はリー
ドに通ずる接合用パッドにボンディングする工程であ
る。
【００２４】また、フィルムキャリアテープは、多層金
属層を搭載すべきサスペンダーの部分にスリット又は孔
を有し、多層金属層ボンディング工程は、該スリット又
は孔を通して多層金属層をフィルムキャリアテープのリ
ード又は接合用パッドにボンディングするものである。
属層を搭載すべきサスペンダーの部分にスリット又は孔
を有し、多層金属層ボンディング工程は、該スリット又
は孔を通して多層金属層をフィルムキャリアテープのリ
ード又は接合用パッドにボンディングするものである。
【００２５】
【作用】多層配線基板の積層体による多層金属層に、電
源リードやグランドリードを接続し、共通電位とするこ
とを含めて電気特性は大幅に向上し、多層金属層を半導
体チップとは別にフィルムキャリアテープにボンディン
グすることにより製造は容易である。
源リードやグランドリードを接続し、共通電位とするこ
とを含めて電気特性は大幅に向上し、多層金属層を半導
体チップとは別にフィルムキャリアテープにボンディン
グすることにより製造は容易である。
【００２６】
【実施例】次に本発明について図面を参照して説明す
る。図１（Ａ）は、本発明の位置実施例のフィルムキャ
リア半導体装置の平面図であり、図１（Ｂ）は図１
（Ａ）のＡ−Ａ′断面図である。
る。図１（Ａ）は、本発明の位置実施例のフィルムキャ
リア半導体装置の平面図であり、図１（Ｂ）は図１
（Ａ）のＡ−Ａ′断面図である。
【００２７】図１において、６ｂは、フィルムキャリア
テープであり、従来と同様にスプロケットホール１ｂ，
デバイスホール３ｂ，サスペンダー８ｂ及び所望の形状
のリード４ｂが形成され、さらにサスペンダー８ｂに
は、リード４ｂのある面とは反対の面に接合用パッド１
３ｂが形成され、スルーホール１４ｂを介してリード４
ｂを接合用パッド１３ｂとが電気的に導通している。
テープであり、従来と同様にスプロケットホール１ｂ，
デバイスホール３ｂ，サスペンダー８ｂ及び所望の形状
のリード４ｂが形成され、さらにサスペンダー８ｂに
は、リード４ｂのある面とは反対の面に接合用パッド１
３ｂが形成され、スルーホール１４ｂを介してリード４
ｂを接合用パッド１３ｂとが電気的に導通している。
【００２８】半導体チップ２ｂは、その電極パッド上に
形成されたバンプを介してフィルムキャリアテープのリ
ード４ｂとボンディングされ、樹脂９ｂにより樹脂封止
されている。
形成されたバンプを介してフィルムキャリアテープのリ
ード４ｂとボンディングされ、樹脂９ｂにより樹脂封止
されている。
【００２９】１５ｂは、多層配線基板であって、サスペ
ンダー８ｂとほぼ同一の形状で、その底面に接合用パッ
ド１３ｂ′が形成されている。多層配線基板には、２層
以上の金属層が形成されており、スルーホールを介して
接合用パッド１３ｂ′に導通し、かつ多層配線基板の接
合用パッド１３ｂ′は、サスペンダー８ｂ上の接合用パ
ッド１３ｂにボンディングされ、リード４ｂの一部と多
層配線基板の金属層とが選択的に導通している。例え
ば、電源用リードやグランドリードを各々多層配線基板
の電源金属層やグランド金属層に電気的に導通させるこ
とができる。このような構造により、従来の２メタルテ
ープを超えた３メタル以上の多層金属層のフィルムキャ
リア半導体装置が得られ、電気的特性を大幅に向上させ
ることができる。
ンダー８ｂとほぼ同一の形状で、その底面に接合用パッ
ド１３ｂ′が形成されている。多層配線基板には、２層
以上の金属層が形成されており、スルーホールを介して
接合用パッド１３ｂ′に導通し、かつ多層配線基板の接
合用パッド１３ｂ′は、サスペンダー８ｂ上の接合用パ
ッド１３ｂにボンディングされ、リード４ｂの一部と多
層配線基板の金属層とが選択的に導通している。例え
ば、電源用リードやグランドリードを各々多層配線基板
の電源金属層やグランド金属層に電気的に導通させるこ
とができる。このような構造により、従来の２メタルテ
ープを超えた３メタル以上の多層金属層のフィルムキャ
リア半導体装置が得られ、電気的特性を大幅に向上させ
ることができる。
【００３０】以上説明したフィルムキャリア半導体装置
の製造方法を以下に図面を用いて説明する。図２（Ａ）
は、本発明の一実施例のフィルムキャリアテープの平面
図であり、図２（Ｂ）は、そのＢ−Ｂ′断面図である。
フィルムキャリアテープ６ｂには、従来と同様にスプロ
ケットホール１ｂ，デバイスホール３ｂ，サスペンダー
８ｂ，電気選別用パッド５ｂ及び所望の形状のリード４
ｂが形成されている。
の製造方法を以下に図面を用いて説明する。図２（Ａ）
は、本発明の一実施例のフィルムキャリアテープの平面
図であり、図２（Ｂ）は、そのＢ−Ｂ′断面図である。
フィルムキャリアテープ６ｂには、従来と同様にスプロ
ケットホール１ｂ，デバイスホール３ｂ，サスペンダー
８ｂ，電気選別用パッド５ｂ及び所望の形状のリード４
ｂが形成されている。
【００３１】さらに、サスペンダー８ｂのリードが形成
されている反対の面には、接合用パッド１３ｂが形成さ
れ、スルーホール１４ｂを介してリードと導通してい
る。このようなフィルムキャリアテープは、従来の２メ
タルテープの製造方法と同様に製造することができる。
ここで、スルーホールを介して接合用パッドを形成する
リードは、電源リード及びグランドリード等を選択す
る。
されている反対の面には、接合用パッド１３ｂが形成さ
れ、スルーホール１４ｂを介してリードと導通してい
る。このようなフィルムキャリアテープは、従来の２メ
タルテープの製造方法と同様に製造することができる。
ここで、スルーホールを介して接合用パッドを形成する
リードは、電源リード及びグランドリード等を選択す
る。
【００３２】次に、図３の断面図に示すように、従来と
同様に、半導体チップ２ｂのバンプとリード４ｂとをＩ
ＬＢし、樹脂９ｂにより樹脂封止する。
同様に、半導体チップ２ｂのバンプとリード４ｂとをＩ
ＬＢし、樹脂９ｂにより樹脂封止する。
【００３３】次に、図４（Ａ）〜（Ｃ）に示すような多
層配線基板１５ｂを準備する。図４（Ａ）は、多層配線
基板１５ｂの表面、図４（Ｃ）は裏面、図４（Ｂ）は断
面図である。図４（Ａ）〜（Ｃ）に示す如く、多層配線
基板１５ｂには、例えば３層の金属層１６ｂが設けら
れ、各金属層１６ｂは、スルーホール１４ｂ′を介して
裏面の接合用パッド１３ｂ′と導通している。ここで金
属層１６ｂは、電源層，グランド層等に分けられ、電源
リード，グランドリードと接続される接合用パッドに各
々スルーホールを介して導通している。
層配線基板１５ｂを準備する。図４（Ａ）は、多層配線
基板１５ｂの表面、図４（Ｃ）は裏面、図４（Ｂ）は断
面図である。図４（Ａ）〜（Ｃ）に示す如く、多層配線
基板１５ｂには、例えば３層の金属層１６ｂが設けら
れ、各金属層１６ｂは、スルーホール１４ｂ′を介して
裏面の接合用パッド１３ｂ′と導通している。ここで金
属層１６ｂは、電源層，グランド層等に分けられ、電源
リード，グランドリードと接続される接合用パッドに各
々スルーホールを介して導通している。
【００３４】多層配線基板の形状は、フィルムキャリア
テープ６ｂのサスペンダー８ｂと同等の形状で、リング
状となっている。なお、金属層１６ｂの数は、数種の電
源層さらには電源層を挾むようにグランド層を設ける等
電気的特性向上のための必要な設計を行うため、２層以
上であれば特に制約は無い。また、このような構成の多
層配線基板は、従来のプリント基板の製造方法と同様に
製造することができる。
テープ６ｂのサスペンダー８ｂと同等の形状で、リング
状となっている。なお、金属層１６ｂの数は、数種の電
源層さらには電源層を挾むようにグランド層を設ける等
電気的特性向上のための必要な設計を行うため、２層以
上であれば特に制約は無い。また、このような構成の多
層配線基板は、従来のプリント基板の製造方法と同様に
製造することができる。
【００３５】次に図１（Ａ），（Ｂ）に示す如く、多層
配線基板１５ｂの接合用パッド１３ｂ′とフィルムキャ
リアテープ６ｂの接合用パッド１３ｂとを接合する。接
合は、例えば半田１７ｂを介して実施する。半田は、あ
らかじめ多層配線基板の接合用パッド上に電解メッキ法
やスクリーン印刷法等により形成することができ、フィ
ルムキャリアテープの接合用パッド上にも同様に形成で
きる。
配線基板１５ｂの接合用パッド１３ｂ′とフィルムキャ
リアテープ６ｂの接合用パッド１３ｂとを接合する。接
合は、例えば半田１７ｂを介して実施する。半田は、あ
らかじめ多層配線基板の接合用パッド上に電解メッキ法
やスクリーン印刷法等により形成することができ、フィ
ルムキャリアテープの接合用パッド上にも同様に形成で
きる。
【００３６】接合にあたっては、多層配線基板を位置決
めしながらフィルムキャリアテープ上に載置し、加熱炉
中に入れ、半田を溶融して実施するほか、スリット又は
孔を設け、ボンディングツールを用いて熱圧着法，共晶
法又は超音波法などによってボンディングできる。従来
の方法を利用して実施することができる。
めしながらフィルムキャリアテープ上に載置し、加熱炉
中に入れ、半田を溶融して実施するほか、スリット又は
孔を設け、ボンディングツールを用いて熱圧着法，共晶
法又は超音波法などによってボンディングできる。従来
の方法を利用して実施することができる。
【００３７】次いで、フィルムキャリアテープ上の電気
選別用パッドに接触子を接触させて所定の電気選別やバ
イアス試験を実施して本実施例のフィルムキャリア半導
体装置が完成する。
選別用パッドに接触子を接触させて所定の電気選別やバ
イアス試験を実施して本実施例のフィルムキャリア半導
体装置が完成する。
【００３８】図５の断面図は、本発明の第２の実施例を
説明する図である。従来のフィルムの一方の面のみにリ
ード等のパターンを形成したフィルムキャリアテープを
準備し、半導体チップ２ｂのバンプとリードとをＩＬＢ
後、実施例１と同様に多層配線基板１５ｂの接合用パッ
ド１３ｂ′とリード４ｂとを半田１７ｂを介して接合す
る。
説明する図である。従来のフィルムの一方の面のみにリ
ード等のパターンを形成したフィルムキャリアテープを
準備し、半導体チップ２ｂのバンプとリードとをＩＬＢ
後、実施例１と同様に多層配線基板１５ｂの接合用パッ
ド１３ｂ′とリード４ｂとを半田１７ｂを介して接合す
る。
【００３９】このとき、リード側には、接合を容易化す
るため接合部分を大きくして接合用パッドとすることが
望ましく、また、他のリードとのショートを防ぐため、
接合部以外をソルダーレジスト１８ｂで被覆することも
できる。
るため接合部分を大きくして接合用パッドとすることが
望ましく、また、他のリードとのショートを防ぐため、
接合部以外をソルダーレジスト１８ｂで被覆することも
できる。
【００４０】多層配線基板を接合後、図６に示す如く、
樹脂９ｂで樹脂封止する。ここで、多層配線基板を液状
樹脂の流出を防ぐ樹脂ダムとして利用することもでき
る。なお、樹脂封止の工程は、多層配線基板接合前に実
施してもよく、順序に特に制約は無い。
樹脂９ｂで樹脂封止する。ここで、多層配線基板を液状
樹脂の流出を防ぐ樹脂ダムとして利用することもでき
る。なお、樹脂封止の工程は、多層配線基板接合前に実
施してもよく、順序に特に制約は無い。
【００４１】次に所定の電気選別等を実施して、本発明
の第２の実施例のフィルムキャリア半導体装置が完成す
る。本実施例の場合も実施例１と同様に電気特性を大幅
に改善することができる。
の第２の実施例のフィルムキャリア半導体装置が完成す
る。本実施例の場合も実施例１と同様に電気特性を大幅
に改善することができる。
【００４２】図７は、本発明の第３の実施例を説明する
断面図である。６ｂは、フィルムキャリアテープであ
り、従来と同様にスプロケットホール（図示せず），デ
バイスホール３ｂ，リード４ｂ，サスペンダー８ｂ等が
設けられている。リード４ｂには、半導体チップ２ｂが
ＩＬＢされ、多層配線基板１５ｂが接合用パッド１３
ｂ′を介して所定のリードと接合されている。
断面図である。６ｂは、フィルムキャリアテープであ
り、従来と同様にスプロケットホール（図示せず），デ
バイスホール３ｂ，リード４ｂ，サスペンダー８ｂ等が
設けられている。リード４ｂには、半導体チップ２ｂが
ＩＬＢされ、多層配線基板１５ｂが接合用パッド１３
ｂ′を介して所定のリードと接合されている。
【００４３】接合方法は、前記実施例と同様に半田を介
して実施することができるが、図７の場合は、サスペン
ダー８ｂに設けられたスリット１９ｂに、例えばボンデ
ィングツールを挿入して熱圧着法，共晶法，超音波法等
によっても実施することができる。このようなボンディ
ング方法は、上記実施例でも同様に使用することがで
き、スリットでなく孔であってもよい。また、多層配線
基板の大きさは、サスペンダー８ｂと同等にする必要も
なく、図７に示すように内側に拡大しても良く、さらに
ＤＬＢを行うリード部分であるＤＬＢリード用ホール２
０ｂの外側に延長しても良い。
して実施することができるが、図７の場合は、サスペン
ダー８ｂに設けられたスリット１９ｂに、例えばボンデ
ィングツールを挿入して熱圧着法，共晶法，超音波法等
によっても実施することができる。このようなボンディ
ング方法は、上記実施例でも同様に使用することがで
き、スリットでなく孔であってもよい。また、多層配線
基板の大きさは、サスペンダー８ｂと同等にする必要も
なく、図７に示すように内側に拡大しても良く、さらに
ＤＬＢを行うリード部分であるＤＬＢリード用ホール２
０ｂの外側に延長しても良い。
【００４４】この場合は、図９に示すサスペンダー８ａ
を支えるタイバー２１ａと同様に、サスペンダー上のリ
ング状の多層配線基板とＤＬＢリード用ホールの外側の
リング状の多層配線基板とを４隅のタイバーを介して連
結するか、各々個別に設けてもよい。いずれの場合もＤ
ＬＢリード用ホール以外のエリアであれば、多層配線基
板を設けるエリアに制約は無く、また前記すべての実施
例についても同様に実施できる。
を支えるタイバー２１ａと同様に、サスペンダー上のリ
ング状の多層配線基板とＤＬＢリード用ホールの外側の
リング状の多層配線基板とを４隅のタイバーを介して連
結するか、各々個別に設けてもよい。いずれの場合もＤ
ＬＢリード用ホール以外のエリアであれば、多層配線基
板を設けるエリアに制約は無く、また前記すべての実施
例についても同様に実施できる。
【００４５】多層配線基板の金属層は、前記実施例と同
様に２層以上の多層とすることも可能であるが、図７に
示すように接合用パッドの層と金属層とからなる層構成
の場合、従来の２メタルテープと同様の構成となり、２
メタルテープと同等のフィルムキャリアテープを容易に
製作することができる。
様に２層以上の多層とすることも可能であるが、図７に
示すように接合用パッドの層と金属層とからなる層構成
の場合、従来の２メタルテープと同様の構成となり、２
メタルテープと同等のフィルムキャリアテープを容易に
製作することができる。
【００４６】さらに、接合用パッド層を別に設けずに、
金属層の一層のみを有する基板を使用して、金属層を直
接リードに接合することでさらに簡略化することができ
る。この場合、他のリードとのショートを防ぐために、
フィルムキャリアテープ側か、金属層側か、又は両方に
ソルダーレジスト等を接合部以外に被覆するとよい。こ
のように、多層配線基板の金属層の数を変更することに
より、従来の２メタルテープを含む２メタル以上の多層
金属層フィルムキャリアテープを製造することができ
る。
金属層の一層のみを有する基板を使用して、金属層を直
接リードに接合することでさらに簡略化することができ
る。この場合、他のリードとのショートを防ぐために、
フィルムキャリアテープ側か、金属層側か、又は両方に
ソルダーレジスト等を接合部以外に被覆するとよい。こ
のように、多層配線基板の金属層の数を変更することに
より、従来の２メタルテープを含む２メタル以上の多層
金属層フィルムキャリアテープを製造することができ
る。
【００４７】図８は、本発明の第４の実施例を説明する
断面図である。第１の実施例のフィルムキャリア半導体
装置にさらにキャップ２２ｂを接着剤２３ｂを介して、
多層配線基板１５ｂと半導体チップ２ｂの裏面とに接着
されている。ここで、接着剤をＡｇペーストを始め、半
田等ろう材等の導電性とすることにより、半導体チップ
の裏面と、特定のリードとの導通をとることができる。
断面図である。第１の実施例のフィルムキャリア半導体
装置にさらにキャップ２２ｂを接着剤２３ｂを介して、
多層配線基板１５ｂと半導体チップ２ｂの裏面とに接着
されている。ここで、接着剤をＡｇペーストを始め、半
田等ろう材等の導電性とすることにより、半導体チップ
の裏面と、特定のリードとの導通をとることができる。
【００４７】さらに、キャップ２２ｂ上に接着剤２３ｂ
を介してヒートシンク２４ｂを取り付けることも可能で
ある。なお、キャップ２２ｂは、ヒートシンクと一体に
構成してもよいし、また、フィルムキャリア半導体装置
をプリント基板に実装後にキャップ又はヒートシンク２
４ｂを取り付けてもよい。
を介してヒートシンク２４ｂを取り付けることも可能で
ある。なお、キャップ２２ｂは、ヒートシンクと一体に
構成してもよいし、また、フィルムキャリア半導体装置
をプリント基板に実装後にキャップ又はヒートシンク２
４ｂを取り付けてもよい。
【００４８】このようなキャップやヒートシンク２４ｂ
の取り付けは、第１の実施例のようにフィルムキャリア
テープのリードのある面とは反対面に多層配線基板を取
り付けた構造の場合に限らず、第２の実施例のように、
フィルムキャリアテープのリードのある面に多層配線基
板を取り付けた構造でも、両方の実施例で、半導体チッ
プ２ｂのＩＬＢ方向を逆にした構造でも実施することが
でき、構造上の制約は無い。但し、半導体チップの裏面
と導通をとる場合で、サスペンダー８ｂのリードのある
面と反対の面にキャップを取り付けた場合は、スルーホ
ールを介してサスペンダーのリードのある面とは反対の
面に導通をとるリードに接合した金属層を形成しておく
必要がある。
の取り付けは、第１の実施例のようにフィルムキャリア
テープのリードのある面とは反対面に多層配線基板を取
り付けた構造の場合に限らず、第２の実施例のように、
フィルムキャリアテープのリードのある面に多層配線基
板を取り付けた構造でも、両方の実施例で、半導体チッ
プ２ｂのＩＬＢ方向を逆にした構造でも実施することが
でき、構造上の制約は無い。但し、半導体チップの裏面
と導通をとる場合で、サスペンダー８ｂのリードのある
面と反対の面にキャップを取り付けた場合は、スルーホ
ールを介してサスペンダーのリードのある面とは反対の
面に導通をとるリードに接合した金属層を形成しておく
必要がある。
【００４９】このように、多層配線基板表面の金属層及
び該基板のスルーホール等を介して半導体チップ裏面と
所望のリードとの導通をとることができ、またヒートシ
ンク又はヒートシンク取り付け台となるキャップを取り
付ける構造をとることもできる。
び該基板のスルーホール等を介して半導体チップ裏面と
所望のリードとの導通をとることができ、またヒートシ
ンク又はヒートシンク取り付け台となるキャップを取り
付ける構造をとることもできる。
【００５０】
【発明の効果】以上説明したように本発明は、フィルム
キャリア半導体装置のサスペンダー上に設けられた多層
配線基板の金属層に電源リードやグランドリードを接続
し、共通電位とすること等により、電気的特性を大幅に
向上できる効果を有する他、別に形成した多層配線基板
をフィルムキャリアテープにボンディングする構造とす
ることにより、多層金属層のフィルムキャリアテープを
従来より容易、かつ安価に製造することができる。
キャリア半導体装置のサスペンダー上に設けられた多層
配線基板の金属層に電源リードやグランドリードを接続
し、共通電位とすること等により、電気的特性を大幅に
向上できる効果を有する他、別に形成した多層配線基板
をフィルムキャリアテープにボンディングする構造とす
ることにより、多層金属層のフィルムキャリアテープを
従来より容易、かつ安価に製造することができる。
【００５１】また、多層配線基板を樹脂ダムとしたり、
ヒートシンク取付台座とすることもでき、さらに半導体
チップ裏面と多層配線基板表面とにキャップを取り付け
ることにより、半導体チップ裏面と特定リードとを電気
的に導通させることができる構造とすることを可能とす
る。
ヒートシンク取付台座とすることもでき、さらに半導体
チップ裏面と多層配線基板表面とにキャップを取り付け
ることにより、半導体チップ裏面と特定リードとを電気
的に導通させることができる構造とすることを可能とす
る。
【図１】（Ａ）は、本発明の第１実施例のフィルムキャ
リア半導体装置の平面図、（Ｂ）は、（Ａ）のＡ−Ａ′
線断面図である。
リア半導体装置の平面図、（Ｂ）は、（Ａ）のＡ−Ａ′
線断面図である。
【図２】（Ａ）は、フィルムキャリアテープの平面図、
（Ｂ）は、（Ａ）のＢ−Ｂ′線断面図である。
（Ｂ）は、（Ａ）のＢ−Ｂ′線断面図である。
【図３】半導体チップの樹脂封止状態を示す断面図であ
る。
る。
【図４】（ａ）は、多層配線基板の平面図、（ｂ）は断
面図、（ｃ）は底面図である。
面図、（ｃ）は底面図である。
【図５】本発明の第２の実施例を示す断面図である。
【図６】半導体チップの樹脂封止状態を示す断面図であ
る。
る。
【図７】本発明の第３の実施例を示す断面図である。
【図８】本発明の第４の実施例を示す断面図である。
【図９】従来のフィルムキャリア方式の半導体装置の平
面図である。
面図である。
【図１０】図９のＣ−Ｃ′線断面図である。
【図１１】半導体チップの樹脂封止状態を示す断面図で
ある。
ある。
【図１２】従来のフィルムキャリア半導体装置の実施例
を示す図である。
を示す図である。
１ｂ スプロケットホール ２ｂ 半導体チップ ３ｂ デバイスホール ４ｂ リード ６ｂ フィルムキャリアテープ ８ｂ サスペンダー ９ｂ 樹脂 １３ｂ，１３ｂ′ 接合用パッド １４ｂ スルーホール １５ｂ 多層配線基板 １６ｂ 金属層 ２０ｂ ＤＬＢリード用ホール ２２ｂ キャップ ２３ｂ 接着剤 ２４ｂ ヒートシンク
Claims (10)
- 【請求項１】 フィルムキャリアテープと、半導体チッ
プと、多層配線基板とを有するフィルムキャリア半導体
装置であって、 フィルムキャリアテープは、絶縁フィルム上にリード及
び電気選別用パッドが形成されたものであり、 絶縁フィルムは、スプロケットホイールと、デバイスホ
ールと、ＤＬＢリード用ホールと、サスペンダーとを有
し、 スプロケットホイールは、フィルムの搬送，位置決め用
の孔であり、 デバイスホールは、半導体チップの設置用孔であり、 ＤＬＢリード用ホールは、半導体チップのアウターリー
ドを臨ませる孔であり、デバイスホールを囲んで形成さ
れ、 サスペンダーは、リードを支えるフィルム枠であり、デ
バイスホールとＤＬＢリードホールとの間に形成され、 リードは、半導体チップの電極バンプに接続するもので
あり、 電気選別用パッドは、リードを他の電気回路に結線する
端子であり、 半導体チップは、電極パッドに設けられたバンプがフィ
ルムキャリアテープのリードにボンディングされたもの
であり、少なくともチップ表面は、樹脂封止され、 多層金属層は、少なくとも１層以上の配線基板の積層体
であり、サスペンダー上に搭載され、接合用パッドを有
し、 接合用パッドは、１層以上の金属層及び全金属層と導通
し、フィルムキャリアテープの特定のリードにボンディ
ングされたものであることを特徴とするフィルムキャリ
ア半導体装置。 - 【請求項２】 フィルムキャリアテープは、リードが形
成されている面と反対の面のサスペンダーに接合用パッ
ドを有し、 該接合用パッドは、絶縁フィルムを貫通するスルーホー
ルを介してリードに導通し、 多層金属層の接合用パッドは、フィルムキャリアテープ
の接合用パッドにボンディングされたものである請求項
１に記載のフィルムキャリア半導体装置。 - 【請求項３】 多層金属層の全層に電気的に導通されて
いる特定の接合用パッドは、グランドリード，電源リー
ドの少なくとも一方となるものである請求項１，２に記
載のフィルムキャリア半導体装置。 - 【請求項４】 多層金属層の大きさは、サスペンダーを
超えてＤＬＢリード用ホール外の領域に拡大したもので
ある請求項１，２に記載のフィルムキャリア半導体装
置。 - 【請求項５】 多層金属層は、半導体チップを封止する
樹脂の流出を防ぐ樹脂止めを兼ねるものである請求項
１，２に記載のフィルムキャリア半導体装置。 - 【請求項６】 導電性のキャップを有し、導電性のキャ
ップは、半導体チップの裏面と、多層金属層の表面に、
導電性接着剤又は金属ろう材等を介して取り付けられた
ものである請求項１，２に記載のフィルムキャリア半導
体装置。 - 【請求項７】 ヒートシンクを有し、ヒートシンク７
は、半導体チップと多層金属層間又は、導電性キャップ
上に取り付けられたものである請求項１，２又は６に記
載のフィルムキャリア半導体装置。 - 【請求項８】 フィルムキャリアテープと、多層金属層
とを電気的に接合する以外のリード及び接合用パッドの
部分は、ソルダーレジストで被覆されたものである請求
項１，２に記載のフィルムキャリア半導体装置。 - 【請求項９】 半導体チップボンディング工程と、樹脂
封止工程と、多層金属層ボンディング工程とを有し、フ
ィルムキャリアテープに半導体チップ及び多層金属層を
搭載するフィルムキャリア半導体装置の製造方法であっ
て、 フィルムキャリアテープは、スプロケットホイール，デ
バイスホール，ＤＬＢリード用ホール，サスペンダーな
どが形成された絶縁フィルム上にリード及び電気選別用
パッドが形成されたものであり、 多層金属層は、少なくとも１層以上の配線基板の積層体
であり、１層以上の金属層及び全金属層に導通する接合
用パッドを有するものであり、 半導体チップボンディング工程は、フィルムキャリアテ
ープのリードと半導体チップのバンプとをボンディング
する工程であり、 樹脂封止工程は、フィルムキャリアテープにボンディン
グされた半導体チップの少なくとも表面を樹脂封止する
工程であり、 多層金属層ボンディング工程は、多層金属層の接合用パ
ッドを、フィルムキャリアテープのリード又はリードに
通ずる接合用パッドにボンディングする工程であること
を特徴とするフィルムキャリア半導体装置の製造方法。 - 【請求項１０】 フィルムキャリアテープは、多層金属
層を搭載すべきサスペンダーの部分にスリット又は孔を
有し、 多層金属層ボンディング工程は、該スリット又は孔を通
して多層金属層をフィルムキャリアテープのリード又は
接合用パッドにボンディングするものである請求項９に
記載のフィルムキャリア半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336345A JP2982450B2 (ja) | 1991-11-26 | 1991-11-26 | フィルムキャリア半導体装置及びその製造方法 |
| US07/981,233 US5357400A (en) | 1991-11-26 | 1992-11-25 | Tape automated bonding semiconductor device and production process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3336345A JP2982450B2 (ja) | 1991-11-26 | 1991-11-26 | フィルムキャリア半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152375A true JPH05152375A (ja) | 1993-06-18 |
| JP2982450B2 JP2982450B2 (ja) | 1999-11-22 |
Family
ID=18298166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3336345A Expired - Lifetime JP2982450B2 (ja) | 1991-11-26 | 1991-11-26 | フィルムキャリア半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5357400A (ja) |
| JP (1) | JP2982450B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704900A3 (en) * | 1994-09-30 | 1996-10-30 | Nec Corp | Support strip semiconductor device |
| US5909610A (en) * | 1996-06-10 | 1999-06-01 | Ricoh Company, Ltd. | Toner container enclosed in a protective armoring member |
| US5977617A (en) * | 1996-05-10 | 1999-11-02 | Nec Corporation | Semiconductor device having multilayer film carrier |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854534A (en) | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
| TW263596B (ja) * | 1992-12-28 | 1995-11-21 | Mitsui Mining & Smelting Co | |
| JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
| JP3332308B2 (ja) * | 1995-11-07 | 2002-10-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR0185570B1 (ko) * | 1996-07-15 | 1999-03-20 | 김광호 | 칩 스케일 패키지의 제조 방법 |
| JP3608205B2 (ja) * | 1996-10-17 | 2005-01-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法並びに回路基板 |
| CA2294163A1 (en) * | 1997-06-23 | 1998-12-30 | The Construction Specifications Institute | Method and apparatus for computer aided building specification generation |
| KR100252051B1 (ko) * | 1997-12-03 | 2000-04-15 | 윤종용 | 휨 방지막을 구비하는 탭 테이프 |
| US6373269B1 (en) * | 1998-10-13 | 2002-04-16 | Frederick J. Holmes | Circuit board particularly adapted for use with high density test point in-circuit testers |
| JP3360723B2 (ja) * | 1999-06-08 | 2002-12-24 | 日本電気株式会社 | 半導体素子のチップサイズパッケージ |
| KR100505665B1 (ko) * | 2003-01-14 | 2005-08-03 | 삼성전자주식회사 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
| JP3858834B2 (ja) * | 2003-02-24 | 2006-12-20 | オンキヨー株式会社 | 半導体素子の放熱器 |
| JP4291209B2 (ja) * | 2004-05-20 | 2009-07-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2007115957A (ja) * | 2005-10-21 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US20060184402A1 (en) * | 2005-12-07 | 2006-08-17 | BIll Fuchs | Hospitality Analytics |
| TW200735317A (en) * | 2006-03-14 | 2007-09-16 | Novatek Microelectronics Corp | Tape |
| JP5095460B2 (ja) * | 2008-01-17 | 2012-12-12 | シャープ株式会社 | 半導体装置および表示装置 |
| JP5574667B2 (ja) * | 2009-10-21 | 2014-08-20 | キヤノン株式会社 | パッケージ、半導体装置、それらの製造方法及び機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689991A (en) * | 1968-03-01 | 1972-09-12 | Gen Electric | A method of manufacturing a semiconductor device utilizing a flexible carrier |
| JPH0740576B2 (ja) * | 1985-08-23 | 1995-05-01 | 日本電気株式会社 | フィルムキャリヤ半導体装置の電気試験方法 |
| US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
-
1991
- 1991-11-26 JP JP3336345A patent/JP2982450B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-25 US US07/981,233 patent/US5357400A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704900A3 (en) * | 1994-09-30 | 1996-10-30 | Nec Corp | Support strip semiconductor device |
| US5726489A (en) * | 1994-09-30 | 1998-03-10 | Nec Corporation | Film carrier semiconductor device |
| US5977617A (en) * | 1996-05-10 | 1999-11-02 | Nec Corporation | Semiconductor device having multilayer film carrier |
| US5909610A (en) * | 1996-06-10 | 1999-06-01 | Ricoh Company, Ltd. | Toner container enclosed in a protective armoring member |
Also Published As
| Publication number | Publication date |
|---|---|
| US5357400A (en) | 1994-10-18 |
| JP2982450B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR100224133B1 (ko) | 범프를 통해 회로기판에 접속되는 반도체칩 실장방법 | |
| US5895967A (en) | Ball grid array package having a deformable metal layer and method | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JPH11312756A (ja) | 半導体装置 | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2000243870A (ja) | 半導体装置 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2839083B2 (ja) | 半導体装置 | |
| JP3149836B2 (ja) | 半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |