JP2007115957A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007115957A
JP2007115957A JP2005306952A JP2005306952A JP2007115957A JP 2007115957 A JP2007115957 A JP 2007115957A JP 2005306952 A JP2005306952 A JP 2005306952A JP 2005306952 A JP2005306952 A JP 2005306952A JP 2007115957 A JP2007115957 A JP 2007115957A
Authority
JP
Japan
Prior art keywords
semiconductor device
test pad
manufacturing
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005306952A
Other languages
English (en)
Inventor
Terunao Hanaoka
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005306952A priority Critical patent/JP2007115957A/ja
Priority to US11/551,487 priority patent/US7670859B2/en
Publication of JP2007115957A publication Critical patent/JP2007115957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】小型化が可能で、かつ、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、複数の電極１４を有する半導体基板１０と、複数の電極１４に電気的に接続された複数のテストパッド２０と、いずれかのテストパッド２０と電気的に接続されたランド３０と、ランドに設けられた外部端子４０と、を有する半導体モジュール１００を用意する工程と、テストパッド２０にプローブ３５を接触させて、電気特性を検査する工程と、を含む。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関する。
小型化が可能な半導体装置の開発が進んでいるが、同時に、半導体装置の信頼性を確保することが重要である。そして、半導体装置の信頼性を確保するためには、半導体装置に対して電気的な特性検査を行うことが重要である。現在、半導体装置の電気的な特性検査の方法として、プローブ検査が知られている。これは、検査対象にプローブと呼ばれる検査針を接触させて、電気的な特性を検査する検査方法である。信頼性の高いプローブ検査を行うためには、プローブを接触させる対象の面積が広いことが好ましい。
国際公開第０１／７１８０５号パンフレット
本発明の目的は、小型化が可能で、かつ、信頼性の高い半導体装置及びその製造方法を提供することにある。
（１）本発明に係る半導体装置の製造方法は、電極を有する半導体基板と、前記電極に電気的に接続されたテストパッドと、前記テストパッドと電気的に接続されたランドと、前記ランドに設けられた外部端子と、を有する半導体モジュールを用意する工程と、
前記テストパッドにプローブを接触させて、電気特性を検査する工程と、
を含む。本発明によると、電極の外形を小さくした場合でも、電気特性検査を容易に行うことができる。また、本発明によると、外部端子が形成された半導体モジュールに対して、容易に、電気特性検査を行うことができる。すなわち、本発明によると、小型化が可能で、かつ、信頼性の高い半導体装置を製造することが可能な半導体装置の製造方法を提供することができる。なお、この半導体装置の製造方法には、複数の電極を有する半導体基板と、前記複数の電極に電気的に接続された複数のテストパッドと、いずれかの前記テストパッドと電気的に接続されたランドと、前記ランドに設けられた外部端子と、を有する半導体モジュールを利用してもよい。
（２）この半導体装置の製造方法において、
前記テストパッドの外形は、前記電極よりも大きくてもよい。
（３）この半導体装置の製造方法において、
前記半導体モジュールは、前記テストパッドを露出させる開口が形成された樹脂層をさらに有してもよい。
（４）この半導体装置の製造方法において、
前記電気特性検査工程の後に、前記テストパッドにおける前記樹脂層の前記開口からの露出部を覆う被覆部を形成する工程を行ってもよい。
（５）この半導体装置の製造方法において、
前記外部端子の根元を補強する補強層を形成する工程を含んでもよい。
（６）この半導体装置の製造方法において、
前記被覆部を、前記補強層によって形成してもよい。
（７）この半導体装置の製造方法において、
前記電極と前記テストパッドとは、配線によって電気的に接続されてなり、
前記テストパッドは、前記配線よりも幅が広くてもよい。
（８）この半導体装置の製造方法において、
前記ランドと前記テストパッドとは、配線によって電気的に接続されてなり、
前記テストパッドは、前記配線よりも幅が広くてもよい。
（９）本発明に係る半導体装置は、電極を有する半導体基板と、
前記電極に電気的に接続されたテストパッドと、
前記テストパッドと電気的に接続されたランドと、
前記ランドに設けられた外部端子と、
を有する。本発明によると、電極の外形を小さくした場合でも、電気特性検査を容易に行うことができる。また、本発明によると、外部端子が形成された半導体装置に対して、容易に電気特性検査を行うことができる。そのため、本発明によると、小型化が可能で、かつ、信頼性の高い半導体装置を提供することができる。
（１０）この半導体装置において、
前記テストパッドの外形は、前記電極よりも大きくてもよい。
（１１）この半導体装置において、
前記テストパッドを露出させる開口が形成された樹脂層をさらに有してもよい。
（１２）この半導体装置において、
前記開口を覆う被覆部をさらに有してもよい。
（１３）この半導体装置において、
前記電極と前記テストパッドとは、配線によって電気的に接続されてなり、
前記テストパッドは、前記配線よりも幅が広くてもよい。
（１４）この半導体装置において、
前記ランドと前記テストパッドとは、配線によって電気的に接続されてなり、
前記テストパッドは、前記配線よりも幅が広くてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
図１（Ａ）〜図４は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体モジュール１００を用意する工程を含む。はじめに、図１（Ａ）〜図１（Ｃ）を参照して、半導体モジュール１００の構成について説明する。なお、図１（Ａ）は、半導体モジュール１００の概略図であり、図１（Ｂ）は、半導体モジュール１００の一部を示す上視図である。また、図１（Ｃ）は、図１（Ｂ）のIC−IC線断面の拡大図である。但し、図１（Ｂ）では、説明のため、外部端子４０及び樹脂層４２を省略してある。
半導体モジュール１００は、半導体基板１０を有する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。すなわち、半導体基板１０は、半導体ウエハであってもよい。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。ただし、半導体基板１０は、チップ状をなしていてもよい（図示せず）。すなわち、以下の各工程を、半導体チップに対して行ってもよい。
半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有する（図１（Ｃ）参照）。集積回路１２は、領域１１毎に形成されていてもよい。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０は、図１（Ｂ）及び図１（Ｃ）に示すように、複数の電極１４を有する。電極１４は、集積回路１２が形成された面に形成されていてもよい。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を含めて、電極１４と称してもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。なお、電極１４とは、半導体基板１０の内部配線のうち、外部との電気的な接続に利用するために設計されたランド状の領域を指してもよい。あるいは、電極１４とは、半導体基板１０の内部配線のうち、後述するパッシベーション膜１６の開口から露出した領域を指してもよい。
電極１４は、後述するテストパッド２０と電気的に接続されてもよい。このとき、すべての電極１４が、テストパッド２０と電気的に接続されてもよい。あるいは、電極１４は、テストパッド２０と電気的に接続されない電極を含んでいてもよい。例えば、集積回路１２と電気的に接続されていない電極１４は、テストパッド２０と電気的に接続されない電極であってもよい。
半導体基板１０は、パッシベーション膜１６を有してもよい。パッシベーション膜１６は、それぞれの電極１４（例えば、電極１４の中央部であってもよい）を露出させる開口を有する。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成してもよい。
半導体モジュール１００は、図１（Ｂ）及び図１（Ｃ）に示すように、複数の電極１４に電気的に接続された複数のテストパッド２０を有する。複数のテストパッド２０が配置される領域は特に限定されるものではない。例えば、テストパッド２０は、集積回路１２とオーバーラップする領域内（のみ）に形成されていてもよい。あるいは、テストパッド２０は、電極１４の形成領域よりも内側の領域（のみ）に形成されていてもよい。複数のテストパッド２０は、直線状に配列されていてもよく、千鳥配列をなしていてもよい。あるいは、複数のテストパッド２０は、規則性を持たないランダムな配列をなしていてもよい。また、テストパッド２０は後述するランド３０と電極１４の間に設けられていてもよい。なお、テストパッド２０は、パッシベーション膜１６上に配置されていてもよい。
テストパッド２０は、図１（Ｂ）に示すように、電極１４よりも大きな外形をなしていてもよい。テストパッド２０は、図１（Ｂ）及び図１（Ｃ）に示すように、配線２２によって、電極１４と電気的に接続されていてもよい。そして、テストパッド２０は、配線２２よりも幅が広くなっていてもよい。
なお、テストパッド２０は、後述するランド３０と電気的に接続されていてもよい。このとき、すべてのテストパッド２０が、いずれかのランド３０と電気的に接続されていてもよい。ただし、テストパッド２０は、ランド３０と電気的に接続されないパッドを含んでいてもよい。
半導体モジュール１００は、いずれかのテストパッド２０と電気的に接続されたランド３０を有する。ランド３０は、パッシベーション膜１６上に設けられていてもよい。また、ランド３０はテストパッド２０と電極１４の間に形成されていてもよい。ランド３０は、いずれかの電極１４と電気的に接続されてなる。ランド３０は、配線３２によって、テストパッド２０と電気的に接続されていてもよい。このとき、ランド３０及びテストパッド２０は、配線３２よりも幅が広くなっていてもよい。なお、本実施の形態に係る半導体装置の製造方法では、すべてのランド３０が、それぞれ、いずれかのテストパッド２０と電気的に接続されていてもよい。ただし、半導体モジュール１００は、いずれかの電極１４と電気的に接続されてなり、かつ、テストパッド２０と電気的に接続されていないランドを含んでいてもよい。
半導体モジュール１００では、テストパッド２０から配線２２，３２が引き出され、それぞれ、電極１４とランド３０とに電気的に接続されていてもよい。ただし、本発明はこれに限られるものではない。例えば、ランド３０から２つの配線が引き出され、それぞれの配線が、電極１４及びテストパッド２０に接続されていてもよい。あるいは、電極１４から２つの配線が引き出され、それぞれの配線が、テストパッド２０及びランド３０に接続されていてもよい。
半導体モジュール１００は、図１（Ｃ）に示すように、ランド３０に設けられた外部端子４０を有する。外部端子４０は、ランド３０と電気的に接続されてなる。外部端子４０は、例えば、はんだによって形成されていてもよい。
半導体モジュール１００は、図１（Ｃ）に示すように、樹脂層４２を有していてもよい。樹脂層４２を、レジスト層と称してもよい。樹脂層４２には、テストパッド２０を露出させる開口４４が形成されてなる。樹脂層４２は、電極１４及び配線２２，３２を覆うように形成されていてもよい。また、樹脂層４２には、ランド３０を露出させる開口４６が形成されていてもよい。開口４６は、ランド３０の中央領域とオーバーラップするように設けられていてもよい。そして、外部端子４０は、開口４６を利用して、ランド３０と電気的に接続されていてもよい。
半導体モジュール１００は、図示しない応力緩和層を有していてもよい。応力緩和層は、樹脂層であってもよい。応力緩和層は、パッシベーション膜１６上に形成されていてもよい。そして、先に説明した、テストパッド２０、ランド３０、及び、配線２２，３２は、応力緩和層上に形成されていてもよい。
半導体モジュール１００は、以上の構成をなしていてもよい。なお、テストパッド２０とランド３０、及び、配線２２，３２をあわせて、導電パターン２５と称してもよい。導電パターン２５を形成する方法は特に限定されない。たとえば、導電パターン２５は、半導体基板１０上に形成された導電層をパターニングすることによって形成してもよい。導電パターン２５の形状は、パターニングする工程で利用されるレジスト層の形状を調整することで制御してもよい。
本実施の形態に係る半導体装置の製造方法は、図２に示すように、テストパッド２０にプローブ３５を接触させて、電気特性を検査することを含む。本工程で、集積回路１２の電気特性を検査してもよい。あるいは、本工程によって、導電パターン２５の断線の有無を検査してもよい。
本実施の形態に係る半導体装置の製造方法は、さらに、図３に示すように、外部端子４０の根元を補強する補強層５０を形成することを含んでいてもよい。本工程は、上記の電気特性検査の後に行ってもよい。本工程で、補強層５０が、樹脂層４２の開口４４を充填するように形成してもよい。すなわち、補強層５０によって、テストパッド２０における樹脂層４２の開口４４からの露出部を覆ってもよい。なお、補強層５０のうち、テストパッド２０における樹脂層４２の開口４４からの露出部を覆う部分を指して、被覆部５２と称してもよい。すなわち、本実施の形態では、被覆部５２を、補強層５０によって形成してもよい。ただし、本実施の形態に係る半導体装置の製造方法では、補強層５０を形成することなく、被覆部５２のみを形成してもよい。
そして、半導体基板１０を個片に分割する工程を経て、図４に示す、半導体装置１を製造してもよい。図５には、半導体装置１が実装された回路基板１０００を示す。そして、半導体装置１を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００を、図７には携帯電話３０００を、それぞれ示す。なお、半導体基板１０を個片に分割する前の状態、あるいは、半導体モジュール１００を指して、半導体装置と称してもよい。半導体モジュール１００によると、小型化が可能で、かつ、信頼性の高い半導体装置を、容易に製造することが可能になる。
本実施の形態に係る半導体装置の製造方法によると、小型化が可能で、かつ、信頼性が高い半導体装置を製造することが可能になる。以下、この効果について説明する。
半導体装置の電気特性を検査する方法として、プローブ検査が知られている。これは、プローブと呼ばれる検査針を検査対象に接触させて、検査対象の電気特性を検査する方法である。
プローブ検査によって半導体装置の電気特性の検査を行う場合には、プローブを、電極に接触させることがあった。しかし、プローブの位置制御の精度には限界がある。そのため、電極を利用して確実にプローブ検査を行うためには、電極を一定以上の大きさに形成する必要があるが、これによると、電極の大きさの制約が原因で半導体装置（半導体チップ）の小型化が困難になることが予想される。また、現在、集積回路の高集積化が進み、半導体チップ内部の配線の引き回しが困難になっている。しかし、電極を小さくすることができれば、半導体チップの内部配線の引き回しも容易になり、電気的な信頼性の高い集積回路を設計することが可能になる。
また、プローブ検査によって半導体装置の電気特性の検査を行う手段として、外部端子（ランド）にプローブを接触させることが考えられる。しかし、この方法によると、外部端子（ランド）に接続されていない電極の検査を行うことができなくなる。また、プローブを外部端子に押し当てると、外部端子に力がかかり、外部端子の破損や脱落につながることも予想される。
これに対して、本実施の形態に係る半導体装置の製造方法によると、テストパッド２０にプローブを接触させて電気特性検査を行う。そのため、電極１４を電気特性検査に利用する必要がなくなるため、電極１４を小型化しても、電気特性検査が可能である。そして、電極１４を小さくすることができれば、半導体装置（半導体チップ）を小型化することができる。すなわち、本発明によると、電極１４を小型化した場合でも電気特性検査を行うことが可能なことから、電気的な信頼性を確保しつつ、小型化することが可能な半導体装置の製造方法を提供することができる。言い換えると、半導体モジュール１００を利用すると、外形が小さく、かつ、信頼性の高い半導体装置を提供することが可能になる。特に、テストパッド２０を電極１４よりも大きくすることで、容易に電気特性検査を行うことができる。また、本発明によると、外部端子４０が設けられた半導体モジュール１００に対して、外部端子４０を利用することなく電気特性検査を行うことができる。そのため、外部端子４０を損傷することなく電気特性検査を行うことができ、かつ、外部端子４０（ランド３０）と電気的に接続されない電極１４に対する電気特性検査が可能になる。また、半導体モジュール１００が、テストパッド２０を露出させる開口４４が形成された樹脂層４２を有する場合、開口４４（開口４４の内壁）がガイドとなり、プローブがテストパッド２０から外れることを防止することができる（図２参照）。そのため、信頼性の高い電気特性検査を、容易に行うことができる。また、被覆部５２を形成することで、テストパッド２０の劣化を防止することが可能になる。なお、被覆部５２は、樹脂層４２よりも柔らかい材料で形成してもよい。これによると、被覆部５２を形成した後でも、プローブ検査が行いやすくなる。すなわち、製品に近い状態でプローブ検査を行うことが可能になるため、より信頼性の高い半導体装置を製造することができる。このとき、被覆部５２は、透明の材料で形成してもよい。また、根元補強層５０は、テストパッド２０とオーバーラップする凹部を有するように形成してもよい。これらの構成によると、根元補強層５０又は被覆部５２を形成する工程の後でも、テストパッド２０の位置を容易に確認することができるため、効率よく確実に、電気特性検査を行うことができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１…半導体装置、 １０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…テストパッド、 ２２…配線、 ２５…導電パターン、 ３０…ランド、 ３２…配線、 ３５…プローブ、 ４０…外部端子、 ４２…樹脂層、 ４４…開口、 ４６…開口、 ５０…補強層、 ５２…被覆部、 １００…半導体モジュール

Claims (14)

  1. 電極を有する半導体基板と、前記電極に電気的に接続されたテストパッドと、前記テストパッドと電気的に接続されたランドと、前記ランドに設けられた外部端子と、を有する半導体モジュールを用意する工程と、
    前記テストパッドにプローブを接触させて、電気特性を検査する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記テストパッドの外形は、前記電極よりも大きい半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記半導体モジュールは、前記テストパッドを露出させる開口が形成された樹脂層をさらに有する半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記電気特性検査工程の後に、前記テストパッドにおける前記樹脂層の前記開口からの露出部を覆う被覆部を形成する工程を行う半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記外部端子の根元を補強する補強層を形成する工程を含む半導体装置の製造方法。
  6. 請求項４を引用する請求項５記載の半導体装置の製造方法において、
    前記被覆部を、前記補強層によって形成する半導体装置の製造方法。
  7. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記電極と前記テストパッドとは、配線によって電気的に接続されてなり、
    前記テストパッドは、前記配線よりも幅が広い半導体装置の製造方法。
  8. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記ランドと前記テストパッドとは、配線によって電気的に接続されてなり、
    前記テストパッドは、前記配線よりも幅が広い半導体装置の製造方法。
  9. 電極を有する半導体基板と、
    前記電極に電気的に接続されたテストパッドと、
    前記テストパッドと電気的に接続されたランドと、
    前記ランドに設けられた外部端子と、
    を有する半導体装置。
  10. 請求項９記載の半導体装置において、
    前記テストパッドの外形は、前記電極よりも大きい半導体装置。
  11. 請求項９又は請求項１０記載の半導体装置において、
    前記テストパッドを露出させる開口が形成された樹脂層をさらに有する半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記開口を覆う被覆部をさらに有する半導体装置。
  13. 請求項９から請求項１２のいずれかに記載の半導体装置において、
    前記電極と前記テストパッドとは、配線によって電気的に接続されてなり、
    前記テストパッドは、前記配線よりも幅が広い半導体装置。
  14. 請求項９から請求項１２のいずれかに記載の半導体装置において、
    前記ランドと前記テストパッドとは、配線によって電気的に接続されてなり、
    前記テストパッドは、前記配線よりも幅が広い半導体装置。
JP2005306952A 2005-10-21 2005-10-21 半導体装置及びその製造方法 Pending JP2007115957A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005306952A JP2007115957A (ja) 2005-10-21 2005-10-21 半導体装置及びその製造方法
US11/551,487 US7670859B2 (en) 2005-10-21 2006-10-20 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306952A JP2007115957A (ja) 2005-10-21 2005-10-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007115957A true JP2007115957A (ja) 2007-05-10

Family

ID=37984751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306952A Pending JP2007115957A (ja) 2005-10-21 2005-10-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7670859B2 (ja)
JP (1) JP2007115957A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167619A (ja) * 2016-04-26 2016-09-15 株式会社村田製作所 電子部品
KR20170070259A (ko) * 2014-07-28 2017-06-21 인텔 코포레이션 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249366A (ja) 2010-05-21 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
US9911836B2 (en) 2011-02-25 2018-03-06 Qorvo Us, Inc. Vertical ballast technology for power HBT device
US9897512B2 (en) * 2011-04-15 2018-02-20 Qorvo Us, Inc. Laminate variables measured electrically
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP2956632B2 (ja) 1997-01-23 1999-10-04 日本電気株式会社 半導体集積回路装置の解析方法
US6020747A (en) * 1998-01-26 2000-02-01 Bahns; John T. Electrical contact probe
JPH11297873A (ja) 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
KR100570241B1 (ko) 1999-01-22 2006-04-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
JP2004047771A (ja) 2002-07-12 2004-02-12 Denso Corp 半導体装置、その製造方法、及びその検査方法
JP3707481B2 (ja) 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6982565B2 (en) * 2003-03-06 2006-01-03 Micron Technology, Inc. Test system and test method with interconnect having semiconductor spring contacts
JP3726906B2 (ja) 2003-03-18 2005-12-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304152A (ja) 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170070259A (ko) * 2014-07-28 2017-06-21 인텔 코포레이션 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
US10256211B2 (en) 2014-07-28 2019-04-09 Intel Corporation Multi-chip-module semiconductor chip package having dense package wiring
KR102124691B1 (ko) * 2014-07-28 2020-06-18 인텔 코포레이션 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
JP2016167619A (ja) * 2016-04-26 2016-09-15 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US20070090854A1 (en) 2007-04-26
US7670859B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
JP4328970B2 (ja) 半導体装置
JP4745007B2 (ja) 半導体装置及びその製造方法
JP2008091640A (ja) 電子装置およびその製造方法
JP2007115957A (ja) 半導体装置及びその製造方法
JP4284544B2 (ja) 半導体装置及びその製造方法
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
JP4061506B2 (ja) 半導体装置の製造方法
US7614147B2 (en) Method of creating contour structures to highlight inspection region
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
US8482002B2 (en) Semiconductor device including bonding pads and semiconductor package including the semiconductor device
JP2007115958A (ja) 半導体装置
JP4968424B2 (ja) 半導体装置
JP2006287094A (ja) 半導体装置及びその製造方法
JP2009129982A5 (ja)
JP2007027482A (ja) 半導体装置及びその製造方法
JP4213672B2 (ja) 半導体装置及びその製造方法
JP2006351996A (ja) 半導体装置及びその製造方法
KR20170047777A (ko) 인터페이스 보드 및 상기 인터페이스 제조 방법
KR101966317B1 (ko) 인쇄회로기판의 제조방법
JP2007123426A (ja) 半導体装置及びその製造方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20140264335A1 (en) Package substrate and method for testing the same
JP2007042865A (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2006351922A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090304