JP2956632B2 - 半導体集積回路装置の解析方法 - Google Patents
半導体集積回路装置の解析方法Info
- Publication number
- JP2956632B2 JP2956632B2 JP9009996A JP999697A JP2956632B2 JP 2956632 B2 JP2956632 B2 JP 2956632B2 JP 9009996 A JP9009996 A JP 9009996A JP 999697 A JP999697 A JP 999697A JP 2956632 B2 JP2956632 B2 JP 2956632B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit device
- mounting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】本発明は、半導体集積回路装
置の解析方法に関し、特に解析時に半導体集積回路装置
の回路面が実装基板によって覆われない半導体集積回路
装置の解析方法に関する。
置の解析方法に関し、特に解析時に半導体集積回路装置
の回路面が実装基板によって覆われない半導体集積回路
装置の解析方法に関する。
【０００１】
【従来の技術】従来この種の半導体集積回路装置の解析
を行う場合、実装用電極パッドに直接テスト治具を接続
する方法を採用すると実装基板に実装するときに半導体
集積回路および実装基板の接続が行われない部分が生じ
てしまうという問題がある。この問題を解決するフリッ
プチップ実装型半導体集積回路装置が特開平１−２０５
５４３号公報に開示されている。この公報記載の構成で
は１つの電極パッドを絶縁膜により２分割してテスト用
の電極パッドと実装用の電極パッドとを形成し、半導体
集積回路装置の動作解析を行う場合にはテスト用電極パ
ッドをテスト用基板と接続して測定を行い、半導体集積
回路装置を実装基板に実装する場合には実装用電極パッ
ドを実装基板と接続していた。
を行う場合、実装用電極パッドに直接テスト治具を接続
する方法を採用すると実装基板に実装するときに半導体
集積回路および実装基板の接続が行われない部分が生じ
てしまうという問題がある。この問題を解決するフリッ
プチップ実装型半導体集積回路装置が特開平１−２０５
５４３号公報に開示されている。この公報記載の構成で
は１つの電極パッドを絶縁膜により２分割してテスト用
の電極パッドと実装用の電極パッドとを形成し、半導体
集積回路装置の動作解析を行う場合にはテスト用電極パ
ッドをテスト用基板と接続して測定を行い、半導体集積
回路装置を実装基板に実装する場合には実装用電極パッ
ドを実装基板と接続していた。
【０００２】
【発明が解決しようとする課題】上述の従来技術では、
フリップチップ方式により実装されるため、半導体集積
回路装置の回路面と実装基板の実装面とが対向されて実
装される。このため、半導体集積回路装置の回路面の上
に設けられた電極は実装基板によって覆われてしまうた
め、半導体集積回路装置の内部回路動作を該電極からは
測定することができず、外部端子の入出力から該内部回
路動作を推定するしかないという問題がある。また、半
導体集積回路装置の回路面が実装基板により覆われてし
まうことにより、Electron Beam（ＥＢ）テスタにより
該半導体集積回路装置の配線を解析することができない
という問題もある。これはＥＢテスタは半導体集積回路
装置の回路面側から測定するためである。
フリップチップ方式により実装されるため、半導体集積
回路装置の回路面と実装基板の実装面とが対向されて実
装される。このため、半導体集積回路装置の回路面の上
に設けられた電極は実装基板によって覆われてしまうた
め、半導体集積回路装置の内部回路動作を該電極からは
測定することができず、外部端子の入出力から該内部回
路動作を推定するしかないという問題がある。また、半
導体集積回路装置の回路面が実装基板により覆われてし
まうことにより、Electron Beam（ＥＢ）テスタにより
該半導体集積回路装置の配線を解析することができない
という問題もある。これはＥＢテスタは半導体集積回路
装置の回路面側から測定するためである。
【０００３】さらに、上述の従来技術のように電極パッ
ドを２分割してテスト用電極パッドおよび実装用電極パ
ッドを１対１で形成すると負荷が増えるだけでなくノイ
ズが発生するため高速動作をさせることができないとい
う問題点があった。これは、テスト用電極パッドの数が
多くなってしまうため、配線部分が増え配線間容量が増
大してしまったり、テスト用電極パッドの端点からの反
射ノイズが増加してしまうためである。
ドを２分割してテスト用電極パッドおよび実装用電極パ
ッドを１対１で形成すると負荷が増えるだけでなくノイ
ズが発生するため高速動作をさせることができないとい
う問題点があった。これは、テスト用電極パッドの数が
多くなってしまうため、配線部分が増え配線間容量が増
大してしまったり、テスト用電極パッドの端点からの反
射ノイズが増加してしまうためである。
【０００４】本発明の目的は、解析用の基板に搭載され
た場合に回路面が覆われてしまうことがない半導体集積
回路装置の解析方法を提供することにある。
た場合に回路面が覆われてしまうことがない半導体集積
回路装置の解析方法を提供することにある。
【０００５】また、本発明の他の目的は、解析用電極の
数が少ない半導体集積回路装置の解析方法を提供するこ
とにある。
数が少ない半導体集積回路装置の解析方法を提供するこ
とにある。
【０００６】さらに、本発明の他の目的は、解析用電極
にＴＡＢリードやワイヤが接続されたときに該ＴＡＢリ
ードやワイヤにより回路面が覆われない半導体集積回路
装置の解析方法を提供することにある。
にＴＡＢリードやワイヤが接続されたときに該ＴＡＢリ
ードやワイヤにより回路面が覆われない半導体集積回路
装置の解析方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体集積回路装置の解析方法は、実装用電
極によって実装基板に実装された半導体集積回路装置の
解析方法であって、前記半導体集積回路装置を実装基板
から取り去る工程と、前記実装用電極に設けられた半田
を除去する工程と、前記半導体集積回路装置の回路面に
測定用電極を形成する工程とを含む。
に本発明の半導体集積回路装置の解析方法は、実装用電
極によって実装基板に実装された半導体集積回路装置の
解析方法であって、前記半導体集積回路装置を実装基板
から取り去る工程と、前記実装用電極に設けられた半田
を除去する工程と、前記半導体集積回路装置の回路面に
測定用電極を形成する工程とを含む。
【００１３】また、本発明の他の半導体集積回路装置の
解析方法は、実装用電極とこの実装用電極の少なくとも
１つに電気的に接続された解析用電極とを含み、前記実
装用電極によって実装基板に実装された半導体集積回路
装置の解析方法であって、前記半導体集積回路装置を実
装基板から取り去る工程と、前記実装用電極に設けられ
た半田を除去する工程と、前記解析用電極にＴＡＢリー
ドを接続する工程とを含む。
解析方法は、実装用電極とこの実装用電極の少なくとも
１つに電気的に接続された解析用電極とを含み、前記実
装用電極によって実装基板に実装された半導体集積回路
装置の解析方法であって、前記半導体集積回路装置を実
装基板から取り去る工程と、前記実装用電極に設けられ
た半田を除去する工程と、前記解析用電極にＴＡＢリー
ドを接続する工程とを含む。
【００１４】さらに、本発明の他の半導体集積回路装置
の解析方法は、前記ＴＡＢリードが接続された前記半導
体集積回路装置の回路面から電子線解析を行う工程をさ
らに含む。
の解析方法は、前記ＴＡＢリードが接続された前記半導
体集積回路装置の回路面から電子線解析を行う工程をさ
らに含む。
【００１５】また、本発明の他の半導体集積回路装置の
解析方法は、前記ＴＡＢリードが接続された前記半導体
集積回路装置の回路面と異なる主面からエミッション顕
微鏡による解析を行う工程をさらに含む。
解析方法は、前記ＴＡＢリードが接続された前記半導体
集積回路装置の回路面と異なる主面からエミッション顕
微鏡による解析を行う工程をさらに含む。
【００１６】
【発明の実施の形態】次に本発明の半導体集積回路装置
の実施の形態について図面を参照して詳細に説明する。
の実施の形態について図面を参照して詳細に説明する。
【００１７】図１を参照すると、本発明の半導体集積回
路装置の第一の実施の形態は、複数の実装用パッド２０
と、解析を行う場合に必要な信号を半導体集積回路装置
１０の周辺部まで配線によって引き出したテスト用パッ
ド３０とを含む。実装用パッド２０は半導体集積回路装
置１０上の任意の位置に形成され図示していない実装基
板との実装に用いられる。
路装置の第一の実施の形態は、複数の実装用パッド２０
と、解析を行う場合に必要な信号を半導体集積回路装置
１０の周辺部まで配線によって引き出したテスト用パッ
ド３０とを含む。実装用パッド２０は半導体集積回路装
置１０上の任意の位置に形成され図示していない実装基
板との実装に用いられる。
【００１８】テスト用パッド３０は半導体集積回路装置
１０の解析のために用いられるものであり、ワイヤボン
ディング用パッドである。テスト用パッド３０は実装用
パッド２０、グランド配線４０および電源配線５０から
半導体集積回路装置１０の周辺部まで引き出されてい
る。
１０の解析のために用いられるものであり、ワイヤボン
ディング用パッドである。テスト用パッド３０は実装用
パッド２０、グランド配線４０および電源配線５０から
半導体集積回路装置１０の周辺部まで引き出されてい
る。
【００１９】テスト用パッド３０は全ての実装用パッド
２０に対応して設けられている必要はなく、少なくとも
半導体集積回路装置１０内に設けられているテスト用回
路に接続された実装用パッド２０に対応して設けられて
いればよい。これにより、テスト用パッド３０の数をよ
り少なくできるため、高速動作時において実装用パッド
２０に負荷の影響を与えることがなくなるとともに反射
ノイズの影響を抑えることができる。テスト用回路は、
例えば、スキャンパス回路である。
２０に対応して設けられている必要はなく、少なくとも
半導体集積回路装置１０内に設けられているテスト用回
路に接続された実装用パッド２０に対応して設けられて
いればよい。これにより、テスト用パッド３０の数をよ
り少なくできるため、高速動作時において実装用パッド
２０に負荷の影響を与えることがなくなるとともに反射
ノイズの影響を抑えることができる。テスト用回路は、
例えば、スキャンパス回路である。
【００２０】半導体集積回路装置１０が実装基板に実装
される前にはテスト用パッド３０を用いて該半導体集積
回路装置１０の解析を行えるため、実装用パッド２０に
傷を付けることがなくなり実装時の接続不良を回避する
ことができる。
される前にはテスト用パッド３０を用いて該半導体集積
回路装置１０の解析を行えるため、実装用パッド２０に
傷を付けることがなくなり実装時の接続不良を回避する
ことができる。
【００２１】図２を参照すると、半導体基板１００上に
は層間絶縁膜２００および導体配線３００が設けられて
いる。導体配線３００の上層には実装用パッド配線２１
およびテスト用パッド３０が設けられている。実装用パ
ッド配線２１およびテスト用パッド３０は導体配線３０
０から引き出されている。
は層間絶縁膜２００および導体配線３００が設けられて
いる。導体配線３００の上層には実装用パッド配線２１
およびテスト用パッド３０が設けられている。実装用パ
ッド配線２１およびテスト用パッド３０は導体配線３０
０から引き出されている。
【００２２】次に、本発明の半導体集積回路装置の解析
方法について図面を参照して詳細に説明する。
方法について図面を参照して詳細に説明する。
【００２３】図３を参照すると、まず、テスト用パッド
３０にリード５００がワイヤボンディングにより接続さ
れる。次に、リード５００からテスト用パッド３０を介
して解析用の信号が半導体集積回路装置内のテスト回路
に印加される。
３０にリード５００がワイヤボンディングにより接続さ
れる。次に、リード５００からテスト用パッド３０を介
して解析用の信号が半導体集積回路装置内のテスト回路
に印加される。
【００２４】このように、本実施の形態では、テスト用
パッド３０としてワイヤボンディング用電極が用いられ
ているため、回路面が実装基板に覆われず、この結果、
該回路面に測定用の電極を設けたり、該回路面側でＥＢ
テスタを用いた測定を行ったりすることができる。
パッド３０としてワイヤボンディング用電極が用いられ
ているため、回路面が実装基板に覆われず、この結果、
該回路面に測定用の電極を設けたり、該回路面側でＥＢ
テスタを用いた測定を行ったりすることができる。
【００２５】また、テスト用パッド３０はテスト用回路
を構成する実装用パッド２０にのみ接続される。このた
め、テスト用パッド３０の数をより少なくすることがで
き、この結果、回路の負荷やノイズを除去することがで
きる。
を構成する実装用パッド２０にのみ接続される。このた
め、テスト用パッド３０の数をより少なくすることがで
き、この結果、回路の負荷やノイズを除去することがで
きる。
【００２６】また、テスト用パッド３０は半導体集積回
路装置の周辺部に設けられるため、該テスト用パッド３
０に接続されるリード５００によって実装用パッドや回
路面が遮られることなくなり半導体集積回路装置の内部
回路動作を効率よく測定することができる。
路装置の周辺部に設けられるため、該テスト用パッド３
０に接続されるリード５００によって実装用パッドや回
路面が遮られることなくなり半導体集積回路装置の内部
回路動作を効率よく測定することができる。
【００２７】次に、本発明の第二の実施の形態につい
て、図面を参照して詳細に説明する。この第二の実施の
形態では、半導体集積回路装置が実装基板に実装された
後に該半導体集積回路装置の解析が行われる。他の構成
は第一の実施の形態と同様である。
て、図面を参照して詳細に説明する。この第二の実施の
形態では、半導体集積回路装置が実装基板に実装された
後に該半導体集積回路装置の解析が行われる。他の構成
は第一の実施の形態と同様である。
【００２８】図４を参照すると、テスト用パッド３０の
上部にはカバー膜４００が設けられている。カバー膜４
００はテスト用パッド３０を被覆する。このため、半導
体集積回路装置１１が実装基板に搭載されたときの短絡
を防ぐことができる。カバー膜４００の材質としてはポ
リイミドがある。
上部にはカバー膜４００が設けられている。カバー膜４
００はテスト用パッド３０を被覆する。このため、半導
体集積回路装置１１が実装基板に搭載されたときの短絡
を防ぐことができる。カバー膜４００の材質としてはポ
リイミドがある。
【００２９】実装用パッド配線２１上には半田ボール２
２が設けられ実装用パッド２０が形成される。半導体集
積回路装置１１は、図示していない実装基板に実装用パ
ッド２０によってフリップチップ方式により実装され
る。
２が設けられ実装用パッド２０が形成される。半導体集
積回路装置１１は、図示していない実装基板に実装用パ
ッド２０によってフリップチップ方式により実装され
る。
【００３０】次に、本発明の半導体集積回路装置の解析
方法について図面を参照して詳細に説明する。
方法について図面を参照して詳細に説明する。
【００３１】図４を参照すると、第１の工程において、
該半導体集積回路装置１１が実装基板から取り外され
る。このとき、実装用パッド配線２１上には半田が残留
している。
該半導体集積回路装置１１が実装基板から取り外され
る。このとき、実装用パッド配線２１上には半田が残留
している。
【００３２】図５を参照すると、第２の工程において、
実装用パッド２０をエッチングして半田を除去し実装用
パッド配線２１を露出させる。
実装用パッド２０をエッチングして半田を除去し実装用
パッド配線２１を露出させる。
【００３３】 第３の工程において、テスト用パッド３
０が露出するようにカバー膜４００を除去し、ワイヤー
ボンディングによってリードを接続し、リードより電源
や信号を入力する。
０が露出するようにカバー膜４００を除去し、ワイヤー
ボンディングによってリードを接続し、リードより電源
や信号を入力する。
【００３４】このように、本実施の形態では、テスト用
パッド３０を被覆するカバー膜４００を備えているた
め、実装用パッド２０の実装密度をより向上させること
ができる。
パッド３０を被覆するカバー膜４００を備えているた
め、実装用パッド２０の実装密度をより向上させること
ができる。
【００３５】次に、本発明の第三の実施の形態につい
て、図面を参照して詳細に説明する。この第三の実施の
形態の特徴は、半導体集積回路装置の回路面に測定用電
極を形成する点にある。他の構成は第一または第二の実
施の形態と同様である。
て、図面を参照して詳細に説明する。この第三の実施の
形態の特徴は、半導体集積回路装置の回路面に測定用電
極を形成する点にある。他の構成は第一または第二の実
施の形態と同様である。
【００３６】図６を参照すると、半田ボール２２が設け
られていない半導体集積回路装置１０または半田が除去
された半導体集積回路装置１１の導体配線３００の所望
の位置にFocused Ion Beam（ＦＩＢ）装置やレーザ装置
を用いて測定用電極パッド６００を形成する。例えば、
ＦＩＢ装置を用いてガリウムイオンで層間絶縁膜２００
をエッチングして配線層３を露出させ、タングステンＣ
ＶＤにより測定用電極パッド６００を形成する。この測
定用電極パッド６００をＥＢテスタやプローバを用いて
測定することにより半導体集積回路装置の内部回路が解
析される。
られていない半導体集積回路装置１０または半田が除去
された半導体集積回路装置１１の導体配線３００の所望
の位置にFocused Ion Beam（ＦＩＢ）装置やレーザ装置
を用いて測定用電極パッド６００を形成する。例えば、
ＦＩＢ装置を用いてガリウムイオンで層間絶縁膜２００
をエッチングして配線層３を露出させ、タングステンＣ
ＶＤにより測定用電極パッド６００を形成する。この測
定用電極パッド６００をＥＢテスタやプローバを用いて
測定することにより半導体集積回路装置の内部回路が解
析される。
【００３７】このように、本実施の形態では、半導体集
積回路装置の回路面の所望の位置に測定用電極パッド６
００が設けられるため、半導体集積回路装置内のテスト
用回路の所望の区間を解析することができる。
積回路装置の回路面の所望の位置に測定用電極パッド６
００が設けられるため、半導体集積回路装置内のテスト
用回路の所望の区間を解析することができる。
【００３８】次に、本発明の第四の実施の形態につい
て、図面を参照して詳細に説明する。この第四の実施の
形態の特徴はテスト用パッド３０がＴＡＢ用パッドであ
る点にある。他の構成は第一または第二の実施の形態と
同様である。
て、図面を参照して詳細に説明する。この第四の実施の
形態の特徴はテスト用パッド３０がＴＡＢ用パッドであ
る点にある。他の構成は第一または第二の実施の形態と
同様である。
【００３９】図７を参照すると、ＴＡＢボンディング用
パッド３１にＴＡＢリード７００が接続される。ＴＡＢ
リード７００はＴＡＢテープ７０１上に設けられてお
り、該ＴＡＢテープ７０１の表面および裏面に設けられ
た配線と接続されている。
パッド３１にＴＡＢリード７００が接続される。ＴＡＢ
リード７００はＴＡＢテープ７０１上に設けられてお
り、該ＴＡＢテープ７０１の表面および裏面に設けられ
た配線と接続されている。
【００４０】本実施の形態によると、テスト用パッドを
用いてTape Automated Bonding（ＴＡＢ）接続が行われ
る。これにより、半導体集積回路装置の回路面からＥＢ
テスタにより測定を行うとともに該半導体集積回路装置
の回路面と異なる主面からエミッション顕微鏡により測
定を行うことができる。ここで、ＴＡＢリードの表面お
よび裏面から信号を引き出しておくことにより、ＴＡＢ
リードの表面と裏面との両方から信号を印可して測定す
ることができる。
用いてTape Automated Bonding（ＴＡＢ）接続が行われ
る。これにより、半導体集積回路装置の回路面からＥＢ
テスタにより測定を行うとともに該半導体集積回路装置
の回路面と異なる主面からエミッション顕微鏡により測
定を行うことができる。ここで、ＴＡＢリードの表面お
よび裏面から信号を引き出しておくことにより、ＴＡＢ
リードの表面と裏面との両方から信号を印可して測定す
ることができる。
【００４１】上記実施例では半導体集積回路装置を実装
基板に実装する場合は、テスト用パッド３０の上部にカ
バー膜４００を設ける構成としたが、カバー膜４００を
設けず該テスト用パッド３０を露出したままにしてもよ
い。この場合、テスト用パッド３０がカバー膜に覆われ
ず露出しているため、半導体集積回路装置を実装基板か
ら取り外したときに、実装用パッドに半田が設けられた
ままリードを接続し該半導体集積回路装置の解析が行え
るという効果が得られる。
基板に実装する場合は、テスト用パッド３０の上部にカ
バー膜４００を設ける構成としたが、カバー膜４００を
設けず該テスト用パッド３０を露出したままにしてもよ
い。この場合、テスト用パッド３０がカバー膜に覆われ
ず露出しているため、半導体集積回路装置を実装基板か
ら取り外したときに、実装用パッドに半田が設けられた
ままリードを接続し該半導体集積回路装置の解析が行え
るという効果が得られる。
【００４２】また、テスト用パッド３０がカバー膜４０
０によって覆われている場合であっても、実装用パッド
２０を残したままテスト用パッド３０を露出させ、リー
ド８を接続して内部回路動作を測定させてもよい。
０によって覆われている場合であっても、実装用パッド
２０を残したままテスト用パッド３０を露出させ、リー
ド８を接続して内部回路動作を測定させてもよい。
【００４３】さらに、半導体集積回路装置の周辺部に設
けられたテスト用パッド３０を用いて該半導体集積回路
装置の選別試験を行わせてもよい。選別試験に用いられ
る汎用的なプローブカードにおいては、測定用の針は半
導体集積回路装置の周辺部のピンやパッドに当接するよ
う設けられている。これに対し、フリップチップ方式で
実装される半導体集積回路装置の回路面の内部パッドを
も使用して選別を行わせようとすると、より高価なバー
ティカル・プローブカード（Vertical Probe Card）を
使用しなければならない。本発明によるとフリップチッ
プ方式の半導体集積回路装置であっても従来の汎用的な
プローブカードをそのまま用いることができるだけでな
く、テスト用パッド３０から選別のために最適な情報が
得られるという効果がある。
けられたテスト用パッド３０を用いて該半導体集積回路
装置の選別試験を行わせてもよい。選別試験に用いられ
る汎用的なプローブカードにおいては、測定用の針は半
導体集積回路装置の周辺部のピンやパッドに当接するよ
う設けられている。これに対し、フリップチップ方式で
実装される半導体集積回路装置の回路面の内部パッドを
も使用して選別を行わせようとすると、より高価なバー
ティカル・プローブカード（Vertical Probe Card）を
使用しなければならない。本発明によるとフリップチッ
プ方式の半導体集積回路装置であっても従来の汎用的な
プローブカードをそのまま用いることができるだけでな
く、テスト用パッド３０から選別のために最適な情報が
得られるという効果がある。
【００４４】
【発明の効果】以上の説明で明らかなように、本発明に
は、解析用電極としてＴＡＢ用電極またはワイヤボンデ
ィング用電極が用いられるため、回路面が実装基板に覆
われず、この結果、該回路面に測定用の電極を設けた
り、該回路面に対しＥＢテスタを用いた測定を行ったり
することができるという効果がある。また、解析用電極
としてＴＡＢボンディング用電極を用いた場合、半導体
集積回路装置の回路面からＥＢテスタにより測定を行う
とともに半導体集積回路装置の該回路面と異なる主面か
らエミッション顕微鏡による測定を行うことができると
いう効果も本発明にはある。
は、解析用電極としてＴＡＢ用電極またはワイヤボンデ
ィング用電極が用いられるため、回路面が実装基板に覆
われず、この結果、該回路面に測定用の電極を設けた
り、該回路面に対しＥＢテスタを用いた測定を行ったり
することができるという効果がある。また、解析用電極
としてＴＡＢボンディング用電極を用いた場合、半導体
集積回路装置の回路面からＥＢテスタにより測定を行う
とともに半導体集積回路装置の該回路面と異なる主面か
らエミッション顕微鏡による測定を行うことができると
いう効果も本発明にはある。
【００４５】また、本発明では、解析用電極はテスト用
回路を構成する実装用電極にのみ接続されるため、解析
用電極の数を少なくすることができ、この結果、回路の
負荷やノイズを除去することができる。
回路を構成する実装用電極にのみ接続されるため、解析
用電極の数を少なくすることができ、この結果、回路の
負荷やノイズを除去することができる。
【００４６】さらに、本発明では、半導体集積回路装置
の回路面に測定用の電極が設けられるため、テスト用回
路の所望の部分だけを解析することができる。
の回路面に測定用の電極が設けられるため、テスト用回
路の所望の部分だけを解析することができる。
【図１】本発明の第一の実施の形態の上面図である。
【図２】本発明の第一の実施の形態の断面図である。
【図３】本発明の第一の実施の形態の断面図である。
【図４】本発明の解析方法を示す断面図である。
【図５】本発明の解析方法を示す断面図である。
【図６】本発明の解析方法を示す断面図である。
【図７】本発明の解析方法を示す断面図である。
１０ 半導体集積回路装置 ２０ 実装用パッド ２１ 実装用パッド配線 ２２ 半田ボール ３０ テスト用パッド ４０ グランド配線 ５０ 電源配線 １００ 半導体基板 ２００ 層間絶縁膜 ３００ 導体配線 ４００ カバー膜 ５００ リード ６００ 測定用電極パッド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01N 21/88 G02B 21/00
Claims (4)
- 【請求項１】 実装用電極によって実装基板に実装され
た半導体集積回路装置の解析方法において、 前記半導体集積回路装置を実装基板から取り去る工程
と、 前記実装用電極に設けられた半田を除去する工程と、 前記半導体集積回路装置の回路面に測定用電極を形成す
る工程とを含むことを特徴とする半導体集積回路装置の
解析方法。 - 【請求項２】 実装用電極とこの実装用電極の少なくと
も１つに電気的に接続された解析用電極とを含み、前記
実装用電極によって実装基板に実装された半導体集積回
路装置の解析方法において、 前記半導体集積回路装置を実装基板から取り去る工程
と、 前記実装用電極に設けられた半田を除去する工程と、 前記解析用電極にＴＡＢリードを接続する工程とを含む
ことを特徴とする半導体集積回路装置の解析方法。 - 【請求項３】 前記ＴＡＢリードが接続された前記半導
体集積回路装置の回路面から電子線解析を行う工程をさ
らに含むことを特徴とする請求項２記載の半導体集積回
路装置の解析方法。 - 【請求項４】 前記ＴＡＢリードが接続された前記半導
体集積回路装置の回路面と異なる主面からエミッション
顕微鏡による解析を行う工程をさらに含むことを特徴と
する請求項２記載の半導体集積回路装置の解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009996A JP2956632B2 (ja) | 1997-01-23 | 1997-01-23 | 半導体集積回路装置の解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009996A JP2956632B2 (ja) | 1997-01-23 | 1997-01-23 | 半導体集積回路装置の解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209235A JPH10209235A (ja) | 1998-08-07 |
| JP2956632B2 true JP2956632B2 (ja) | 1999-10-04 |
Family
ID=11735472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9009996A Expired - Lifetime JP2956632B2 (ja) | 1997-01-23 | 1997-01-23 | 半導体集積回路装置の解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956632B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210438A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007115957A (ja) | 2005-10-21 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| DE102007057689A1 (de) * | 2007-11-30 | 2009-06-04 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist |
-
1997
- 1997-01-23 JP JP9009996A patent/JP2956632B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209235A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452807B1 (en) | Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods | |
| US5838159A (en) | Chip carrier to allow electron beam probing and FIB modifications | |
| US4881029A (en) | Semiconductor integrated circuit devices and methods for testing same | |
| EP1637893A1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
| JPH02141681A (ja) | 試験プローブ | |
| US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
| EP0414378A2 (en) | An adapter for integrated circuit elements and a method using the adapter for testing assembled elements | |
| JP2956632B2 (ja) | 半導体集積回路装置の解析方法 | |
| JP3100097B2 (ja) | プローバ用コンタクタ | |
| KR100448528B1 (ko) | 반도체장치의 검사장치 및 그를 이용한 반도체제조방법 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JP2657315B2 (ja) | プローブカード | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JP3379906B2 (ja) | プロービングカード | |
| JPH01219566A (ja) | プローブ・カード | |
| JP3374890B2 (ja) | 半導体チップ検査用プローブの製法 | |
| JP3060983B2 (ja) | 半導体集積回路装置の故障解析用パッケージおよびその解析方法 | |
| KR100676612B1 (ko) | 반도체 소자의 패드 | |
| US6127194A (en) | Package removal for FBGA devices | |
| JPH09307024A (ja) | チップキャリア | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JP2980952B2 (ja) | プローブボード | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP2816695B2 (ja) | 固定プローブボード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |