JPH0725725Y2 - 高密度マイクロパッド - Google Patents
高密度マイクロパッドInfo
- Publication number
- JPH0725725Y2 JPH0725725Y2 JP4092188U JP4092188U JPH0725725Y2 JP H0725725 Y2 JPH0725725 Y2 JP H0725725Y2 JP 4092188 U JP4092188 U JP 4092188U JP 4092188 U JP4092188 U JP 4092188U JP H0725725 Y2 JPH0725725 Y2 JP H0725725Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- lsi
- pad
- pads
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】 〔概要〕 電子ビーム検査装置に用いるマイクロパッドであって、
検査される高密度集積回路の入出力端子数に合わせてパ
ッド数を集積した高密度マイクロパッドに関し、 集積度が高くなり増大した入出力端子数を有する集積回
路にも対応できることを目的とし、 セラミック基板の表面にマトリックス状に配設された導
体からなる複数のパッドと、該セラミック基板内部に層
状に形成された信号引出し用の複数の配線パターンと、
該セラミック基板の厚み方向に形成され該パッドと該配
線パターンとを各々接続する中継電極とを備えて構成す
る。
検査される高密度集積回路の入出力端子数に合わせてパ
ッド数を集積した高密度マイクロパッドに関し、 集積度が高くなり増大した入出力端子数を有する集積回
路にも対応できることを目的とし、 セラミック基板の表面にマトリックス状に配設された導
体からなる複数のパッドと、該セラミック基板内部に層
状に形成された信号引出し用の複数の配線パターンと、
該セラミック基板の厚み方向に形成され該パッドと該配
線パターンとを各々接続する中継電極とを備えて構成す
る。
本考案は、電子ビーム検査装置に用いるマイクロパッド
であって、検査される高密度集積回路の入出力端子数に
合わせてパッド数を集積した高密度マイクロパッドに関
する。
であって、検査される高密度集積回路の入出力端子数に
合わせてパッド数を集積した高密度マイクロパッドに関
する。
近年のLSI、集積回路の発達は目覚ましく、VLSI、ULSI
と呼ばれるほどに単位面積当たりの回路数が著しく向上
している。
と呼ばれるほどに単位面積当たりの回路数が著しく向上
している。
微細加工技術の進歩は留まることを知らず0.1μの線幅
描画も普通の技術レベルとなっている。
描画も普通の技術レベルとなっている。
一方このような微細加工技術の結果として得られた所定
機能を持つLSIが、計画通りの回路となっているか、所
定の機能を発揮しているかどうかの試験が実施され、製
品としての評価が下される。
機能を持つLSIが、計画通りの回路となっているか、所
定の機能を発揮しているかどうかの試験が実施され、製
品としての評価が下される。
光学顕微鏡による人の目視による検査や、光学的人力に
よる画像解析装置を利用した光学的比較検査も行われて
いる。しかしながら、LSIチップの製造過程で幾重にも
層を重ねていくｎ型やｐ型等のウエルやチャネルの形成
により、最終的なLSIチップの平面画像は複雑となるの
で、光学的画像に基づいてLSIの良、不良を判断するこ
とが困難となる。
よる画像解析装置を利用した光学的比較検査も行われて
いる。しかしながら、LSIチップの製造過程で幾重にも
層を重ねていくｎ型やｐ型等のウエルやチャネルの形成
により、最終的なLSIチップの平面画像は複雑となるの
で、光学的画像に基づいてLSIの良、不良を判断するこ
とが困難となる。
このため、得られたLSIが能動的な機能を正常に果たし
ているかどうかを試験し、所定の動作を満足した場合
に、LSIとして当初の計画通りのパターンが形成されて
いるものとして認めるような検査方式が一般的となって
いる。
ているかどうかを試験し、所定の動作を満足した場合
に、LSIとして当初の計画通りのパターンが形成されて
いるものとして認めるような検査方式が一般的となって
いる。
それには、被検査体のLSIに、所定の電源を与えた上
で、予め定めた所定の信号を入力し、処理をさせた後の
出力信号、途中の回路上での状態を調べて、予め予定さ
れたように各電極の電圧が決められた変化としているか
を調べるものである。
で、予め定めた所定の信号を入力し、処理をさせた後の
出力信号、途中の回路上での状態を調べて、予め予定さ
れたように各電極の電圧が決められた変化としているか
を調べるものである。
このようにLSIの動作試験にはデジタル電圧計やオシロ
スコープ、各種ウエーブアナライザー等が使用される
が、LSIが微小化するなかで、計器の方はどうしても小
型化に限界があり、物理的容積が大きいため、電気容量
が大きく、即ち相対的にインピーダンスが大きく取れな
いため、LSIの各電極の電位測定が正しく行われなかっ
た。
スコープ、各種ウエーブアナライザー等が使用される
が、LSIが微小化するなかで、計器の方はどうしても小
型化に限界があり、物理的容積が大きいため、電気容量
が大きく、即ち相対的にインピーダンスが大きく取れな
いため、LSIの各電極の電位測定が正しく行われなかっ
た。
無接触で、被検査のLSIの電極に外乱を与えない検査方
法として、走査型電子顕微鏡を利用した電子ビーム（E
B）検査装置がLSIの製品テストに使用されるようになっ
た。
法として、走査型電子顕微鏡を利用した電子ビーム（E
B）検査装置がLSIの製品テストに使用されるようになっ
た。
電子ビーム検査装置は限られた空間内を高真空にし、資
料に電子ビームを照射して走査するので、できるだけ面
積が小さなものが望まれる。
料に電子ビームを照射して走査するので、できるだけ面
積が小さなものが望まれる。
一方LSIはそれ自体は微小であるが、その出力端子は装
置への実装に備え可視的に大型に形成されているので、
電子ビーム検査装置内の資料位置に設置することは大変
である。そこで、LSIの各端子を接続できる集中的に小
型化した代替電極のパッドを作り、このマイクロパッド
を資料位置に配置し、LSIは外に置いたままでこれらマ
イクロパッドの電位を経時的に測定することにより、LS
Iの機能試験を実施するようになった。
置への実装に備え可視的に大型に形成されているので、
電子ビーム検査装置内の資料位置に設置することは大変
である。そこで、LSIの各端子を接続できる集中的に小
型化した代替電極のパッドを作り、このマイクロパッド
を資料位置に配置し、LSIは外に置いたままでこれらマ
イクロパッドの電位を経時的に測定することにより、LS
Iの機能試験を実施するようになった。
第４図はEB検査装置の全体構成を示し、第５図は従来の
マイクロパッドの平面図である。
マイクロパッドの平面図である。
第４図において、１はEB装置であり、２はその制御装
置、３は２次電子や反射電子を検出する検出器、４はEB
装置１内の真空状態にされた資料位置に載置されるマイ
クロパッドである。
置、３は２次電子や反射電子を検出する検出器、４はEB
装置１内の真空状態にされた資料位置に載置されるマイ
クロパッドである。
CPU5にはシグナル発生器６、LSIについてのデータベー
ス７が接続され、８は検査されるLSI、９は比較器、10
は表示装置である。
ス７が接続され、８は検査されるLSI、９は比較器、10
は表示装置である。
被検査のLSI8の各入出力端子は所定の配線で資料位置の
マイクロパッド４の各パッドに各々接続され、CPUは制
御装置２、LSI8、比較器９を制御する。
マイクロパッド４の各パッドに各々接続され、CPUは制
御装置２、LSI8、比較器９を制御する。
データベース７には予め正常LSIの動作データが格納さ
れており、シグナル発生器６はLSI8の動作を調べる基準
信号を発生する。
れており、シグナル発生器６はLSI8の動作を調べる基準
信号を発生する。
LSI8には所定の電源も与えられており、基準信号が入力
されると動作し、その内部動作状態が時々刻々と変化す
る電位となって各入出力端子に現れる。この変化する電
位はマイクロパッド４の各パッドに伝えられているの
で、電子ビームを照射して、反射電子や、２次電子の強
度を検出器３で検出し、入出力端子の電位データとして
比較器９に出力する。
されると動作し、その内部動作状態が時々刻々と変化す
る電位となって各入出力端子に現れる。この変化する電
位はマイクロパッド４の各パッドに伝えられているの
で、電子ビームを照射して、反射電子や、２次電子の強
度を検出器３で検出し、入出力端子の電位データとして
比較器９に出力する。
比較器９ではデータベース７からの正常LSIの端子電位
データと検出器３からの検出データとを比較しその結果
を表示部10に表示する。
データと検出器３からの検出データとを比較しその結果
を表示部10に表示する。
これらの信号が一致していたら該検査のLSI8は正常であ
り、不一致の場合は欠陥製品である。
り、不一致の場合は欠陥製品である。
このようにして生産ラインから搬入されるLSI8を次々に
検査する。
検査する。
EB装置１内に載置されるマイクロパッド４は第５図
（イ）に示すように例えば2mm×2mmの広さのセラミック
基板12上に多数の50μ×50μ広さのパッド13を配設して
いる。
（イ）に示すように例えば2mm×2mmの広さのセラミック
基板12上に多数の50μ×50μ広さのパッド13を配設して
いる。
これらパッド13はセラミック基板12上の配設位置に再現
性があり、規則性を持せ、かつより多数のパッド13が得
られるようにセラミック基板12の四辺に略平行に各々一
列に略四辺形状に配設されている。
性があり、規則性を持せ、かつより多数のパッド13が得
られるようにセラミック基板12の四辺に略平行に各々一
列に略四辺形状に配設されている。
第５図（ロ）はマイクロパッド４のＡ部拡大平面図を示
し、各パッド13は例えば導体の金の薄膜により構成さ
れ、各パッド13からセラミック基板12の各端部に延びる
引出線のパターン15が形成されている。そして各引出線
のパターン15は、EB装置１外の被検査LSI8の各入出力端
子に定められ順番に各々接続される。
し、各パッド13は例えば導体の金の薄膜により構成さ
れ、各パッド13からセラミック基板12の各端部に延びる
引出線のパターン15が形成されている。そして各引出線
のパターン15は、EB装置１外の被検査LSI8の各入出力端
子に定められ順番に各々接続される。
しかしながら、従来のマイクロパッドにあっては、有限
サイズのセラミック基板上に配設できるパッドの数はそ
れ以上増やすことができなかった。LSIの高集積化に伴
い入出力端子数が増加した場合対応する数のパッド数が
形成できなかった。四辺形状に配設されたパッドの囲い
の中に更にパッドを形成できても、今度は引出線のパタ
ーンが形成できなかった。
サイズのセラミック基板上に配設できるパッドの数はそ
れ以上増やすことができなかった。LSIの高集積化に伴
い入出力端子数が増加した場合対応する数のパッド数が
形成できなかった。四辺形状に配設されたパッドの囲い
の中に更にパッドを形成できても、今度は引出線のパタ
ーンが形成できなかった。
セラミック基板全体を大きくすると、EB装置の資料位置
を大きくし、更に電子ビームの走査範囲を拡大しなけれ
ばならず、装置全体の再調整が必要となり、精度上の問
題、コストの問題等新たな状況が発生し不都合であっ
た。
を大きくし、更に電子ビームの走査範囲を拡大しなけれ
ばならず、装置全体の再調整が必要となり、精度上の問
題、コストの問題等新たな状況が発生し不都合であっ
た。
そこで、本考案は集積度が高くなり増大した入出力端子
数を有する集積回路にも対応できる高密度マイクロパッ
ドを提供することを目的とするものである。
数を有する集積回路にも対応できる高密度マイクロパッ
ドを提供することを目的とするものである。
本考案に係る高密度マイクロパッドは、セラミック基板
表面にマトリックス状に配設された導体からなる複数の
パッドと、該セラミック基板内部に層状に形成された信
号引出し用の複数の配線パターンと、該セラミック基板
の厚み方向に形成され該パッドと該配線パターンとを各
々接続する中継電極とから構成される。
表面にマトリックス状に配設された導体からなる複数の
パッドと、該セラミック基板内部に層状に形成された信
号引出し用の複数の配線パターンと、該セラミック基板
の厚み方向に形成され該パッドと該配線パターンとを各
々接続する中継電極とから構成される。
本考案の高密度マイクロパッドでは、セラミック基板の
周辺部に近い位置に配設された外方のパッドはセラミッ
ク基板の表面もしくは表面に近い浅い層の引出し用の配
線パターンと接続し、セラミック基板の中央部に配設さ
れたパッドは次第にセラミック基板中の深い層の引出し
用配線パターンと中継電極を介して接続して、引出し配
線パターンを立体的に配設して有限なるセラミック基板
表面におけるパッド数の増加を可能とした。
周辺部に近い位置に配設された外方のパッドはセラミッ
ク基板の表面もしくは表面に近い浅い層の引出し用の配
線パターンと接続し、セラミック基板の中央部に配設さ
れたパッドは次第にセラミック基板中の深い層の引出し
用配線パターンと中継電極を介して接続して、引出し配
線パターンを立体的に配設して有限なるセラミック基板
表面におけるパッド数の増加を可能とした。
以下図面を参照して本考案の一実施例を説明する。
第１図は本考案に係る高密度マイクロパッドの全体平面
図であり、第２図は第１図のＡ指示部の拡大平面図であ
り、第３図は第２図のＢ−Ｂ仮想線における断面図であ
る。
図であり、第２図は第１図のＡ指示部の拡大平面図であ
り、第３図は第２図のＢ−Ｂ仮想線における断面図であ
る。
第１図において、例えば略2mm×2mm広さの四角形のセラ
ミック基板25表面にはマトリックス状に多数のパッド26
が形成されている。これらパッド26は例えば、金の薄膜
からなり、同形の50μ×50μ角の正方形であり、隣接す
る距離は30μである。これらパッド26はセラミック基板
25の４辺に略平行に配設されており、本実施例では４列
からなる帯域を形成し、セラミック基板25の中央部には
パッドを形成していない。
ミック基板25表面にはマトリックス状に多数のパッド26
が形成されている。これらパッド26は例えば、金の薄膜
からなり、同形の50μ×50μ角の正方形であり、隣接す
る距離は30μである。これらパッド26はセラミック基板
25の４辺に略平行に配設されており、本実施例では４列
からなる帯域を形成し、セラミック基板25の中央部には
パッドを形成していない。
第２図は第１図のＡ部を示すが、セラミック基板25の中
央部から端部に向かう方向でいずれの部分を取っても略
同一構成であり、第２図はその代表として採用してい
る。第２図、第３図において、セラミック基板25の周縁
側、最外側のパッド26Aはセラミック基板25の表面に形
成された引出し用の配線パターン27Aの一端と接続され
ている。
央部から端部に向かう方向でいずれの部分を取っても略
同一構成であり、第２図はその代表として採用してい
る。第２図、第３図において、セラミック基板25の周縁
側、最外側のパッド26Aはセラミック基板25の表面に形
成された引出し用の配線パターン27Aの一端と接続され
ている。
パッド26Aに並んで隣接する内側のパッド26Bは、セラミ
ック基板25の厚み方向に延びて形成された中継電極28B
の上端と溶着し電気的に導通している。
ック基板25の厚み方向に延びて形成された中継電極28B
の上端と溶着し電気的に導通している。
表面の配線パターン27Aの下層セラミック基板25内には
隣接して引出し用の配線パターン27Bが形成され、配線
パターン27Bの一端は中継電極28Bの下端と接続されてい
る。
隣接して引出し用の配線パターン27Bが形成され、配線
パターン27Bの一端は中継電極28Bの下端と接続されてい
る。
次にパッド26Bに並んで隣接する内側のパッド26Cは、セ
ラミック基板25の厚み方向に延びて形成された次に長い
中継電極28Cの上端と溶着し、電気的に導通している。
配線パターン27Bの下層セラミック基板25内には隣接し
て配線パターン27Cが形成され、この配線パターン27Cの
一端は中継電極28Cの下端と接続されている。
ラミック基板25の厚み方向に延びて形成された次に長い
中継電極28Cの上端と溶着し、電気的に導通している。
配線パターン27Bの下層セラミック基板25内には隣接し
て配線パターン27Cが形成され、この配線パターン27Cの
一端は中継電極28Cの下端と接続されている。
又パッド26Cに並んで隣接する最内側のパッド26Dは、セ
ラミック基板25の厚み方向に延びて形成された最も長い
中継電極28Dの上端と溶着し、電気的に導通している。
ラミック基板25の厚み方向に延びて形成された最も長い
中継電極28Dの上端と溶着し、電気的に導通している。
配線パターン27Cの下層セラミック基板25内には隣接し
て最深層の配線パターン27Dが形成され、この配線パタ
ーン27Dの一端は最長の中継電極28Dの下端と接続されて
いる。
て最深層の配線パターン27Dが形成され、この配線パタ
ーン27Dの一端は最長の中継電極28Dの下端と接続されて
いる。
これら引出し用の配線パターン27A〜27Dはセラミック基
板25の端面に延び所定のコネクタを介して被検査用のLS
Iの所定入出力端子に各々接続される。かくてセラミッ
ク基板25の表面から厚み方向にかけてL1層配線（表面
層）、L2、L3、L4層配線が多重形成され、同一面積のセ
ラミック基板25内に多数の、例えば320のパッドを形成
することができる。
板25の端面に延び所定のコネクタを介して被検査用のLS
Iの所定入出力端子に各々接続される。かくてセラミッ
ク基板25の表面から厚み方向にかけてL1層配線（表面
層）、L2、L3、L4層配線が多重形成され、同一面積のセ
ラミック基板25内に多数の、例えば320のパッドを形成
することができる。
このような2mm×2mm角のセラミック基板25はEB装置の高
真空状態にある資料位置に載置され、電子ビームの最も
動作の安定した走査を受ける。
真空状態にある資料位置に載置され、電子ビームの最も
動作の安定した走査を受ける。
このとき各パッド26は被検査LSIの入出力端子を電気的
に代表しており、動作中のLSIの各点のチェックポイン
トの端子電位が満遍なく検出できる。
に代表しており、動作中のLSIの各点のチェックポイン
トの端子電位が満遍なく検出できる。
なお、引出し用配線パターン27は薄膜プロセス技術を使
用して形成する。又パッド26の並びは４列に限らず、そ
れ以上とし、その増加に応じて中継電極28及び多重に配
線パターン27を増加することもできる。
用して形成する。又パッド26の並びは４列に限らず、そ
れ以上とし、その増加に応じて中継電極28及び多重に配
線パターン27を増加することもできる。
以上、図示実施例に基づき説明してきたが、本考案は上
記実施例の態様にのみ限定されるものではなく、種々変
形可能である。
記実施例の態様にのみ限定されるものではなく、種々変
形可能である。
以上の説明から明らかなように、本考案によれば、EB検
査装置の資料サイズに拘束されるマイクロパッドであっ
ても、集積化の進んだLSIの多数の入出力端子数に対応
して、セラミック基板の単位面積当たりのパッド数を増
加させることが、可能となり高密度マイクロパッドを提
供することができる。
査装置の資料サイズに拘束されるマイクロパッドであっ
ても、集積化の進んだLSIの多数の入出力端子数に対応
して、セラミック基板の単位面積当たりのパッド数を増
加させることが、可能となり高密度マイクロパッドを提
供することができる。
第１図は本考案に係る高密度マイクロパッドの全体平面
図、 第２図は第１図のＡ指示部の拡大平面図、 第３図は第２図のＢ−Ｂ仮想線における断面図であり、 第４図は一般的な電子ビーム検査装置の全体構成図、 第５図は従来のマイクロパッドの平面図である。 25……セラミック基板、26……パッド、27……配線パタ
ーン、28……中継電極である。
図、 第２図は第１図のＡ指示部の拡大平面図、 第３図は第２図のＢ−Ｂ仮想線における断面図であり、 第４図は一般的な電子ビーム検査装置の全体構成図、 第５図は従来のマイクロパッドの平面図である。 25……セラミック基板、26……パッド、27……配線パタ
ーン、28……中継電極である。
Claims (1)
- 【請求項１】セラミック基板（25）の表面にマトリック
ス状に配設された導体からなる複数のパッド（26）と、
該セラミック基板（25）内部に層状に形成された信号引
出し用の複数の配線パターン（27）と、該セラミック基
板（25）の厚み方向に形成され該パッド（26）と該配線
パターン（27）とを各々接続する中継電極（28）とを備
えた高密度マイクロパッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092188U JPH0725725Y2 (ja) | 1988-03-28 | 1988-03-28 | 高密度マイクロパッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092188U JPH0725725Y2 (ja) | 1988-03-28 | 1988-03-28 | 高密度マイクロパッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01142882U JPH01142882U (ja) | 1989-09-29 |
| JPH0725725Y2 true JPH0725725Y2 (ja) | 1995-06-07 |
Family
ID=31267377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092188U Expired - Lifetime JPH0725725Y2 (ja) | 1988-03-28 | 1988-03-28 | 高密度マイクロパッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0725725Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1092515C (zh) * | 1997-08-07 | 2002-10-16 | 大正制药株式会社 | 粉末气雾剂 |
-
1988
- 1988-03-28 JP JP4092188U patent/JPH0725725Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1092515C (zh) * | 1997-08-07 | 2002-10-16 | 大正制药株式会社 | 粉末气雾剂 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01142882U (ja) | 1989-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159752A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| CA1264868A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US4881029A (en) | Semiconductor integrated circuit devices and methods for testing same | |
| JP3415035B2 (ja) | 基板検査用センサプローブおよびその製造方法 | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| US20030030459A1 (en) | Apparatus and methods for testing circuit boards | |
| JPH02141681A (ja) | 試験プローブ | |
| US4978908A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| JPH02257650A (ja) | 集積回路の自己検査装置 | |
| US4933635A (en) | In-line process monitors for thin film wiring | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JP2002026100A (ja) | 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH0725724Y2 (ja) | マイクロパッド | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| US7518391B2 (en) | Probe card and a method for detecting defects using a probe card and an additional inspection | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| EP0498007A1 (en) | Method and apparatus for contactless testing | |
| JPS58196028A (ja) | プロ−ブカ−ド | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPS6345833A (ja) | 半導体装置 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 |