JPH02257650A - 集積回路の自己検査装置 - Google Patents

集積回路の自己検査装置

Info

Publication number
JPH02257650A
JPH02257650A JP1304569A JP30456989A JPH02257650A JP H02257650 A JPH02257650 A JP H02257650A JP 1304569 A JP1304569 A JP 1304569A JP 30456989 A JP30456989 A JP 30456989A JP H02257650 A JPH02257650 A JP H02257650A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
circuit
integrated circuit
ground
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1304569A
Other languages
English (en)
Other versions
JP3151203B2 (ja
Inventor
Granville E Ott
グランビル　イー．オット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH02257650A publication Critical patent/JPH02257650A/ja
Application granted granted Critical
Publication of JP3151203B2 publication Critical patent/JP3151203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体検査装置に係わり、更に詳しくは、集
積回路の自己検査装置に関するものである。
〈従来の技術〉 検査対象の回路数が膨大になってきているうえに該回路
自体も益々複雑になってきていることから、集積回路は
、高度なものになっている。その上、半導体ウェハが大
型化し、各ウェハには、より多くの集積回路が乗るよう
になっている。コストを逓減するうえで大切なことは２
製造工程の可能な限り早い段階で、ウェハ上の各集積回
路の全ての回路素子を検査することである。
現在、普通に用いられている集積回路用の検査装置の一
つとして、マルチプローブ装置がある。
第１図を参照すると明らかなように、従来技術により構
成されるマルチプローブの検査装置が、全体的に、符号
ＩＯで示されている。検査装置１０は、マルチプローブ
の検査ヘッド１２を有し、該ヘッド１２は、ケーブル１
Ｂにより、モニタスコープ１４に接続されている。
ヘッド１２は、それ自体から突出した複数本の針状のプ
ローブ１８を有する。その針状のプローブ１８の本数は
、検査されるべき所定の集積回路上の入力／出力パッド
の数に依存する０例えば、検査されるべき集積回路上に
３００個もの人力／出力パッドが仮に存在する場合には
、検査ヘッド１２には、３００本もの針状のプローブ１
８が突設されなければならない。
半導体ウェハ２０は、基台２２の上に置かれて、該半導
体ウェハ２０上の集積回路が検査される１周知技術によ
る制御系を用いることで、検査へラド１２が、半導体ウ
ェハ２０上の個々の集積回路（即ち、チップ）の上方に
適切に位置決めされて、該集積回路に接触させられる。
マルチプローブの検査装置１０は、次いで、電源供給を
受けて、これにより集積回路の検査を実行する。検査結
果は、モニタスコープ１４で視認可能である。１つの集
積回路が、マルチプローブの検査装Ｗ１１０により検査
された後、核検査装置１０は、移動させられて、検査さ
れるべき次の集積回路上方に改めて位置決めされる。
このようにして、半導体ウェハ２０上に仮に９個の集積
回路がある場合には、該半導体ウェハ２０」二で、全部
で９回にわたる個別の検査が実行される。集積回路が複
雑化すればするほど、それだけ多数条の針状のプローブ
１８が必要になる。さらに、半導体ウェハ２０上の集積
回路の数が増えれば増えるほど、それだけ多くの集積回
路ごとの個別の検査を実行しなければならない、それ自
体の上に多数の集積回路を有する大型の半導体ウェハで
は、それだけ多くの検査時間が必要になるのは明白であ
る。
〈発明が解決しようとする問題点〉 マルチプローブ装置は、検査されるべき集積回路上の入
力／出力パッドに対応して複数本のビンを有する。マル
チプローブ装置は、個々の集積回路の上方から各集積回
路に整合して重ねられて、集積回路に対して接触させら
れる０次いで、回路チップが、一連の回路評価用の検査
シーフェンスで作動させられる。集積回路が複雑化すれ
ばするほど、該集積回路の入力／出力パッドの数が益々
増えるので、該パッドと係合させるべきマルチプローブ
装置のビンの本数も益々増加する。仮に、集積回路が、
単に数個の入力／出力パッドしか持っていない場合には
、マルチプローブ装置を採用することに、然程の困難は
ない、しかしながら、集積回路が、３００個にものぼる
多数の入力／出力パッドを仮に有する場合には、そのよ
うな集積回路の検査に採用可能なマルチプローブ装置に
関しては、製造の面でも、保守点検の面でも、使用の面
でも多大の困難を伴なう。
即ち、マルチプローブ装置自体が使用上取扱い困難にな
るばかりか、ウェハ上のチップの数が増加すると、該チ
ップの検査に必要な時間と経費も増大する。マルチプロ
ーブ装置を用いて各チップを１つずつ検査する必要があ
るので、検査作業に要する費用が、半導体デバイス自体
の製造コストに対するクロスオーバポイントに接近して
しまう。
更に、より高度の集積回路は、より高速で作動するよう
に、従ってチップ上の接続線が低いインダクタンスを呈
するように設計される。結果的に、マルチプローブ装置
は、チー２プ上の接続線のそれよりも高いインダクタン
スを呈するような傾向になる。このような状況下では、
マルチプローブ装置自体が検査対象の集積回路に対して
インダクタンス的外乱を付与することになるので、検査
時に集積回路を本来の最高速度で作動させることが益々
困難になってきている。しかしながら、検査対象の集積
回路を本来の最高速度で作動させない限り、該集積回路
の正確で信頼性のある検査は行えない、従って、マルチ
プローブ装とからのインダクタンスの影響を軽減して、
全半導体ウェハ上の全集積回路を同時に検査するように
した自己検査装置に対する要請が高まっているのである
。
く問題点を解決するための手段〉 ここに開示される本発明は、従来の検査装置に関連した
諸問題を概ね除去することができるような装置を提供す
るものであり、その装置は、半導体ウェハ上の複数の集
積回路を同時的に自己検査するための装置である０本発
明によれば、複雑で取扱い困難なマルチプローブ装置を
用いることなしに、半導体ウェハ上の複数の集積回路の
全てを同時的に自己検査することが可能になる。
本発明の要旨によれば、半導体ウニへ自体が、それの上
に乗っている複数の集積回路を、同時的に自己検査する
。即ち、自己検査に際しては、電源回路が、検査対象の
集積回路の各々の電源入力端子に接続され、接地回路が
、該集積回路の各々の接地入力端子に接続され、さらに
クロック回路が、該集積回路の各々のクロック入力端子
に接続される。電源回路、接地回路およびクロック回路
は、ウェハ上の集積回路相互間に延在する複数条のリー
ド線を含んでおり、これらのリード線は、金属被着工程
で形成される。電源回路、接地回路およびクロック回路
は、個々にバス接続されて、１点接続の外部信号源から
の入力供給を可能にする。電源回路のリード線と接地回
路のリード線との間にコンデンサが形成・され、これに
より強度の電源ノイズや強度の接地ノイズからの悪影響
が回避される。
本発明のもう一つの要旨によれば、検査ヘッドは、半導
体ウェハに対して、外部電源のほか、接地用とクロック
用の外部信号源を提供する。基枠から複数本のプローブ
が伸延して、半導体ウェハ上の電源バスと、接地バスと
、クロックバスに対して各別に接触することで、適切な
入力供給が行われる。基枠には、そこを通じて観察窓が
形成されており、これにより個々の集積回路に関しての
検査の合否が光学的に検出可能となる。
本発明の技術的利点は、半導体ウェハ上の全集積回路の
同時的自己検査を可能にするということである０本発明
のもう一つの利点は、半導体ウェハ上の集積回路の検査
に要する費用を大幅に低減するということである。
〈実施例〉 続いて、第２図〜第４図に基づいて本発明の一実施例及
び代替実施例の構成と動作を説明すれば、以下のとおり
である。
第２図を参照すると明らかなように、符号２４により全
体的に指定されているのが、半導体ウェハ上の複数の集
積回路を同時的に自己検査するための本発明に係わる集
積回路自己検査装置である。
本発明の自己検査装置２４は、改良変更されたウェハ２
６と検査ヘッド２８とを含んでいる。改良変更されたウ
ェハ２６は、電源バス３０と、接地バス３２と、クロッ
クバス　３４とを備え、各バス３０．３２．３４は、引
き続き以下に詳述されるように、リード線群を介してウ
ェハ２６上の集積回路３６に対して各別に接続可能であ
る。
検査ヘッド２８は、基枠３８を有するが、その基枠３８
には、そこを貫通して観察窓４０が設けられている。観
’１％ｆｉ４０は１例えばゲルマニウム赤外線レンズを
含むものであってもよい、観察１１４０の赤外線レンズ
と一体化されるものとして、広角レンズ或いは走査装置
があり、これらにより集積回路全体を同時的に観察する
ことも、或は必要に応じて順次的に観察することもでき
るようになっている。
ａ察窓４０に光学的に接続されているのは、赤外線検出
器４２である。基枠３８から突出しているのは、電源プ
ローブ４４と５接地プローブ４６と、それにグロックプ
ローブ４Ｂであり、各プローブ４４．４６．４８は、各
別にケーブル５０経由で外部源に接続される。−例を単
に例示すれば、３乃至５ポルトの直流電源が、外部源と
して採用可能である。
操作に際しては、検査ヘッド２８が、半導体ウェハ２６
上方に位置決めされて、電源プローブ４４が電源バス３
０に対して、接地プローブ４６が接地バス３２に対して
、クロックプローブ４８がクロックバス３４に対して、
それぞれ位置整合させられる０次いで、検査ヘッド２８
経由でウェハ２Ｂに対して電源電圧と、接地電圧と、ク
ロック電圧とが供給され、これにより集積回路３Ｂの全
部が、検査サイクルを通じて作動させられる。赤外線検
出器４２は、半導体ウェハ２Ｂ上の欠陥のある集積回路
を特定する。
かくて特定された欠陥のある集積回路に関しては、後に
取除かれるべく、写像されるか、或いは印が付される。
第３図を参照すると明らかなように、平面図で改良変更
された半導体ウェハ２Ｂが示される。ウェハ２６七には
、′屯源バス３０と、接地バス３２へ、クロックバス３
４とが形成されている。−例を単に示すならば、ウェハ
２６には、８個の集積回路３６と１個の集積回路３７と
が乗っている。集積回路処理工程において、抵抗器５２
のような一端接地素子が、各集積回路３６．３７の一部
分に形成される。抵抗器５２は、ラッチの出力端子に接
続されていて、ホットスポットの形成を可能にするが、
ホットスポットが、生じているか、或いは消滅している
かにより、集積回路３８．３７の各々における欠陥が表
示される０次いで、赤外線検出器４２により、抵抗器５
２のホットスポットを検出することで、集積回路３８３
７のうちのいずれが検査に合格し、いずれが不合格であ
ったかが確定される。
電源バス３０から伸びているのは、複数条のリード線５
４を有する電源回路である。リード線５４は、集積回路
３Ｂ、３７上の少なくとも１つの電源入力端子５θに接
続される。接地バス３２から伸びているのは、複数条の
リード線５８を有する接地回路であり、該リード線５８
は、各集積回路３Ｂ、３７上の少なくとも１つの接地入
力端子８０に接続される。−方、クロックバス３４から
伸びているのは、複数条のリード線６２を有するクロッ
ク回路であり、該リード線６２は、クロック入力端子６
４にて、各集積回路３Ｂ、３７に接続される。
上述のリード線５４．５８．６２の各々は、ウェハ２６
の金属被着工程期間中に、集積回路３６．３７相互間に
形成される。かかるリード線５４．５８．６２に関して
は、ウェハ２Ｂに対する全処理工程中の最終２回の金属
被着工程で形成されるのが望ましい、リード線６２（ク
ロック）は、リード線５４（Ｗ、源）やリード線５８−
（接地）と交差するので、リード線Ｂ２に関しては、リ
ード線５４．５８の形成工程とは別個の金属被着工程に
よりリード線５４．５８との間に絶縁層を介して形成さ
れるのが好適である。リード線５４．５８．８２は、周
知技術により、パターン形成され、さらにエツチング処
理されることで、集積回路３Ｂ、３７相互間に仮に装着
されるが、ウニ／＼２Ｂが、個々のチップに、切断され
る際に、リード線５４．５８．６２は、もはや不要であ
るので破壊されるようになっている。
強度の電源ノイズや接地ノイズを避けるための予防措置
として、コンデンサ６Ｂがウニ／Ｘ２θ上に形成されて
いてもよい、コンデンサ６Ｂは、ウェ／＼２Ｂ上の各電
源リード線５４と各接地リード線５８との間で、パター
ン形成されて、エツチング処理される。
第４図を参照すると明らかなように、符号６８により、
その全体が指定されているのは、本発明の検査ヘッドの
代替実施例である。該実施例の検査ヘッド６８は、基枠
７０を有し、そこからは、電源プローブ７２と、接地プ
ローブ７４と、クロックプローブ７Ｂとが伸延している
。基枠７０の中央部には、観察窓７８が形成され、それ
を通して、検査期間中に、半導体ウェハ上の集積回路の
観察が可能になる。基枠７０からは複数本のコンデンサ
接続ピン８０が伸延して、検査されるべき半導体ウェハ
上の電源リード線と接地リード線に対して接触する。コ
ンデンサ接続ビン８０は、半導体ウニ／＼の検査期間中
、強度の電源ノイズや接地ノイズを避けるのに必要なキ
ャパシタンスを電源リード線と接地リード線に付与する
。ダイマーカ（染料目印付与装置）８２は、基枠７０に
上下動自在に取付けられる。
ダイマーカ８２は、適宜の方法（図示せず）で、基枠７
０の下面に沿いに位置決めを繰返すことができ、これに
より、検査不合格の集積回路に対して、人間の眼で視認
可使な染料により目印を刊けることができる。不合格の
集積回路に目印を付けることで、作業員は１．Ｌ述の検
査合格の集積回路から検査不合格の集積回路を選別する
ことができるようになる。
かくて、半導体ウェハは、それ自体の上の集積回路の全
部を同時的に自己検査に供することができる０本発明は
、高価で取扱い困難なマルチプローブ装置を用いること
なく、半導体ウェハ全体の検査を可能にする０本発明に
よれば、不合格の集積回路が、特定されて、それに目印
が付さられ、引き続いて分離されて、さらに破壊される
。
以上の記述においては、本発明が、特定の好ましい実施
例に基づいて説明されたが、当業者に対して、種々の変
更や変形例を示唆しているので、本発明は、頭足の特許
請求の範囲の欄に記載されている技術的範囲内に入る変
更や変形例を包含するよう意図されている。
本発明を要約すれば、以下のとおりである。
電源回路と、接地回路と、クロック回路とを付設するこ
とで、半導体ウェハ２６が、それのしに形成された全て
の集積回路３Ｂを同時的に自己検査に供することができ
る。ウェハ２８上の集積回路３Ｇの金属被着工程におい
て、リード線が形成される。
リード線は、集積回路３Ｂに接続されて、各集積回路３
６上に、電源入力端子と、接地入力端子と、クロック入
力端子とを各別に形成する。検査ヘッド２８は、電源プ
ローブ４４と、接地プローブ４６と、クロックプローブ
４Ｂとを備えていて、いずれも半導体ウェハ３６上にあ
る電源回路、接地回路、クロック回路に対して各別に接
離される。複数の集積回路３６は、検査ヘッドにより同
時的に検査され、そして検査に不合格の集積回路は、赤
外線検出器４２により特定される。
くその他の開示事項〉 １、半導体ウェハ上に形成されていて、該半導体ウェハ
上の複数の集積回路上の少なくとも１つの電源入力端子
に接続された複数の第１のリード線と、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
複数の集積回路上の少なくとも１つの接地入力端子に接
続された複数の第２のリード線と、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
複数の集積回路上のクロック入力端子に接続された複数
の第３のリード線と、半導体ウェハ上に形成されていて
、該半導体ウェハ上の複数の集積回路上の複数の第１の
リード線に共通接続された第１のバスと、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
複数の集積回路上の複数の第２のリード線に共通接続さ
れた第２のバスと、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
複数の集積回路上の複数の第３のリード線に共通接続さ
れた第３のリード線と、該第１．第２及び第３のバスに
対して、電源と、接地と、クロックとを格別に供給して
、半導体ウェハ上の集積回路を同時的に自己検査するた
めの検査ヘッドと、 を有する半導体ウェハーＬの複数の集積回路を同時的に
自己検査する集積回路自己検査装Ｍ。
２、該第１および第２リード線が、第１メタライゼーシ
ョン層を含み、そして該第３リード線が、絶縁体によっ
て該第１メタライゼーション層から分離された第３メタ
ライゼーション層を含むことを特徴とする特許請求の範
囲第１項記稜の集積回路自己検査装置。
３、該複数の第１リード線の各々が、相互に結合されて
ウェハ電源入力母線を形成することを特徴とする特許請
求の範囲第１項記載の集積回路自己検査装置。
４、該複数の第２リード線の各々が、相互に結合されて
ウェハ接地入力母線を形成することを特徴とする特許請
求の範囲第１項記載の集積回路自己検査装置。
５、該複数の第３リード線の各々が、相互に結合されて
ウェハ・ロック入力母線を形成することを特徴とする特
許請求の範囲第１項記載の集積回路自己検査装置。
６、更に、検査の合格／不合格状態を表示する表示手段
を含むことを特徴とする特許請求の範囲第１項記載の集
積回路自己検査装置。
７、該第１リード線と該第２リード線との間に接続され
て過度の電源ノイズおよび接地ノイズを避ける複数のコ
ンデンサを更に含むことを特徴とする特許請求の範囲第
１項記載の集積回路自己検査装置。
８、該検査ヘッドが、 プラットホームと： 該プラットホーム上の電源測定子と： 該プラットホーム上の接地測定子と： 該プラットホーム上のクロック測定子とを含み、該検査
ヘッドが該半導体ウェハ上に位置決めされて該半導体ウ
ェハ上の回路を検査することを特徴とする特許請求の範
囲に第１項記載の集積回路自己検査装置。
３、該プラットホームが更に、検査の間、該回路を観察
して該検査に不合格の回路を突止める光学的手段を含む
ことを特徴とする特許請求の範囲第８項記載の集積回路
自己検査装置。
１０、更に広角レンズを含むことによって　該複数の集
積回路を同時に観察可能にしたことを特徴とする特許請
求の範囲第９項記載の集積回路自己検査装置。
１１、更に走査装置を含むことによって、該複数の集積
回路を順に観察可能にしたことを特徴とする特許請求の
範囲第９項記載の集積回路自己検査装置。
１２、該プラットホームが更に、該赤外線レンズと組合
わされて該不合格の回路を突止める赤外線検出器を、含
むことを特徴とする特許請求の範囲第９項記載の集積回
路自己検査装置。
１３、該複数の第１リード線と該複数の第２リード線と
の間を接続させて過度の電源ノイズおよび接地ノイズを
避けることができる複数のコンデンサを更に含むことを
特徴とする特許請求の範囲第８項記載の集積回路自己検
査装置。
１４、該検査ヘッドが、検査に不合格であった回路に目
印を付けるダイ・マーカを更に含むことを特徴とする特
許請求の範囲＄１項記載の集積回路自己検査装置。
１５、自己の上の集積回路の同時的な自己検査を可使に
する半導体ウェハであって、 該集積回路上の電源入力端子に接続された電源回路と； 該集積回路上の接地入力端子に接続された接地回路と； 該集積回路上のクロック入力端子に接続されたクロック
回路と； を含むことを特徴とする半導体ウェハ。
１Ｂ、該電源回路が、 該半導体ウェハのメタライゼーション工程において該半
導体ウェハ上に形成されて、該集積回路相互の間に伸び
る複数のリード線と： 単一の外部源から該リード線に電力を供給させる母線と
； を含むことを特徴とする特許請求の範囲第１５項記載の
半導体ウェハ。
１７、該接地回路が、 該半導体ウェハのメタライゼーション工程において該半
導体ウェハ上に形成されて、該集積回路相互の間に伸び
る複数のリード線と； 単一の外部源によって該リード線が接地させられるよう
にする母線と： を含むことを特徴とする特許請求の範囲第１５項記載の
半導体ウェハ。
１８、該クロック回路が、 該半導体ウェハのメタライゼーション工程において該半
導体ウェハ上に形成されて、該集積回路相互の間に伸び
るリード線と： 単一の外部源から該リード線にクロック・データを供給
させる母線と； を含むことを特徴とする特許請求の範囲第１５項記載の
半導体ウェハ。
１９、該電源回路と該接地回路との間に接続されて、過
度の電源ノイズおよび接地ノイズを避ける複数のコンデ
ンサを更に含むことを特徴とする特許請求の範囲第１５
項記載の半導体ウェハ。
２０、該電源回路と、該接地回路と、該クロック回路と
に、電力と、接地と、クロックとをそれぞれ提供する検
査ヘッドを更に含むことを特徴とする特許請求の範囲第
１５項記載の半導体ウニ２１、該検査ヘッドが、 該電源回路に電力を供給する第１測定子と；該接地回路
を接地させる第２測定子と：該りロック回路にクロック
を供給する第３測定子と； 検査すべき半導体ウェハ上に該検査へラドが位置させる
手段であって、該第１、第２および第３測定子を保持す
る手段と； を含むことを特徴とする特許請求の範囲第２０項記載の
半導体ウェハ。
２２、該電源回路と該接地回路との間に挿入されて、過
度の電源ノイズおよび接地ノイズを避ける複数のコンデ
ンサを更に含むことを特徴とする特許請求の範囲第２１
項記載の半導体ウェハ。
２３、該保持する手段が、プラットホームを含むことを
特徴とする特許請求の範囲第２１項記載の半導体ウェハ
。
２４、該プラットホームが、検査に不合格の集積回路を
観察して目印を該不合格の集積回路に付ける手段を、更
に含むことを特徴とする特許請求の範囲第２３項記載の
半導体ウェハ。
２５、自己の上の複数の集積回路を同時に自己検査する
半導体ウェハの形成方法であって、電源回路を該集積回
路上の電源入力端子に接続させ； 接地回路を該集積回路上の接地入力端子に接続させ；そ
して クロック回路を該集積回路上のクロック入力端子に接続
される工程： を含む半導体ウェハの形成方法。
２６、該電源回路を接続させる工程が、該半導体ウニへ
のメタライゼーション工程において該集積回路相互の間
に、複数のリード線を形成し；そして 該リード線相互を接続させて、電源入力用母線を形成さ
せる工程； を含むことを特徴とする特許請求の範囲第２５項記載の
半導体ウェハの形成方法。
２７、該接地回路を接続させる工程が、該半導体ウェハ
のメタライゼーション工程において該集積回路相互の間
に、複数のリード線を形成し；そして 該リード線相互を接続させて、接地入力用母線を形成さ
せる工程； を含むことを特徴とする特許請求の範囲第２５項記載の
半導体ウェハの形成方法。
２８、該クロック回路を接続させる工程が。
該半導体ウェハのメタライゼーション工程において該集
積回路相互の間に、複数のリード線を形成し；そして 該リード線相互を接続させて、クロック入力用母線を形
成させる工程； を含むことを特徴とする特許請求の範囲第２５項記載の
半導体ウェハの形成方法。
２９、該電源回路と該接地回路との間に、過度の電源ノ
イズおよび接地ノイズを避ける複数のコンデンサを、接
続させる工程を更に含む、特許請求の範囲第２５項記載
の半導体ウェハの形成方法。
３０、該回路に電力、接地およびクロックを提供する外
部源を該回路に接続させる工程を更に含むことを特徴と
する特許請求の範囲第２５項記載の半導体ウェハの形成
方法。
３１、該電源回路と、該接地回路と、該クロック回路と
に、選択された電圧を印加することによって該集積回路
を検査し；そして 該選択された電圧に応じて該集積回路の選択された特性
を検出する工程； を更に含むことを特徴とする特許請求の範囲第２５項記
載の半導体ウェハの形成方法。
３２、半導体つ、ハ上の複数の集積回路を同時に自己検
査する方法であって。
該半導体ウェハ上に、該集積回路にの少なくとも１つの
電源入力端子に接続された複数の第１リード線を形成し
、； 該半導体ウェハ上に、該集積回路上の少なくとも１つの
接地入力端子に接続された複数の＄２リード線を形成し
、： 該半導体ウェハ上に、該集積回路上のクロック入力端子
に接続された複数の第３リード線を形成し；そして 検査ヘッドを用いて、電力と、接地と、クロックとを、
該第１．第２および第３リード線に提供する工程： を含む集積回路自己検査方法。
３３、該リード線を形成する工程が、 該半導体ウェハをメタライジングし； 該リード線をパターン形成し、：そして該パターン形成
されたリード線をエツチングする工程： を含むことを特徴とする特許請求の範囲第３２項記載の
集積回路自己検査方法。
３４、該集積回路が検査に合格か不合格かのいずれの状
態にあるのかを桧山する工程を更に含むことを特徴とす
る特許請求の範囲第３２項記載の集積回路自己検査方法
。
３５゜半導体ウェハ上の集積回路を自己検査する方法で
あって。
該半導体ウェハ上に形成され且つ該集積回路上の少なく
とも１つの電源入力端子に接続された電源リード線に、
電力信号を印加し； 該半導体ウェハ上に形成され且つ該集積回路上の少なく
とも１つの接地入力端子に接続された接地リード線に、
電気的な接地信号を印加し：該半導体つェハ上に形成さ
れ且つ該集積回路上の少なくとも１つのクロック入力端
子に接続されたクロック昏リード線に、電気的なりロッ
ク信号を印加し：そして 該信号に応じて該集積回路の選択された特性を検出する
工程； を含む集積回路自己検査方法。
３６、該検査の合格／不合格状態を表示する該表示手段
が、該合格／不合格状態を表示する光学的手段を含むこ
とを特徴とする特許請求の範囲＠６項記載の集積回路自
己検査装Ｒ。
３７、該光学的手段が、該回路の各々の上に設けられた
抵抗器を含むことを特徴とする特許請求の範囲第３６項
記載の集積回路自己検査装置。
３８、該表示手段が、該回路の各々の上に設けられた抵
抗器を含むことを特徴とする特許請求の範囲第６項記載
の集積回路自己検査装置。
３８、該光学的手段が、赤外線レンズを含むことを特徴
とする特許請求の範囲第９項記載の集積回路自己検査装
置。
第３図は、第２図の好適な実施例として構成される半導
体ウェハの平面図である。
第４図は、本発明の別の実施例として構成される検査ヘ
ッドの斜視図である。
２４、、、、自己検査装置 ２Ｂ、、、、ウェハ ２Ｂ８．。、検査へフド ３０、、、、電源バス ３２、、、、接地バス ３４、、、、クロックバス ３Ｂ、３７．、、。集積回路 ４０゜１０．観察窓 ４２、、、、赤外線検出器 ４４、、、、電源プローブ ４Ｂ、、、、接地プローブ ４８゜０３．クロックプローブ ５０、。１．抵抗器 ５４．５８．８２．、、、リード線
【図面の簡単な説明】
第１図は、従来技術により構成されるマルチプローブ装
置の斜視図であり。 第２図は１本発明の好適な実施例の斜視図である。

Claims (1)

  1. 【特許請求の範囲】 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上の少なくとも１つの電源入力端子に接
    続された複数の第１のリード線と、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上の少なくとも１つの接地入力端子に接
    続された複数の第２のリード線と、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上のクロック入力端子に接続された複数
    の第３のリード線と、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上の複数の第１のリード線に共通接続さ
    れた第１のバスと、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上の複数の第２のリード線に共通接続さ
    れた第２のバスと、 半導体ウェハ上に形成されていて、該半導体ウェハ上の
    複数の集積回路上の複数の第３のリード線に共通接続さ
    れた第３のバスと、 該第１、第２及び第３のバスに対して、電源と、接地と
    、クロックとを各別に供給して、半導体ウェハ上の集積
    回路を同時的に自己検査するための検査ヘッドとを有す
    る集積回路の自己検査装置。
JP30456989A 1988-11-23 1989-11-22 集積回路の自己検査装置 Expired - Fee Related JP3151203B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27617988A 1988-11-23 1988-11-23
US276,179 1988-11-23

Publications (2)

Publication Number Publication Date
JPH02257650A true JPH02257650A (ja) 1990-10-18
JP3151203B2 JP3151203B2 (ja) 2001-04-03

Family

ID=23055532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30456989A Expired - Fee Related JP3151203B2 (ja) 1988-11-23 1989-11-22 集積回路の自己検査装置

Country Status (2)

Country Link
US (1) US5130644A (ja)
JP (1) JP3151203B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862147A (en) * 1996-04-22 1999-01-19 Nec Corporation Semiconductor device on semiconductor wafer having simple wirings for test and capable of being tested in a short time
US6202184B1 (en) 1997-07-25 2001-03-13 Nec Corporation Semiconductor integrated circuit device
JP2003504889A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウエーハレベルバーンインおよび電気テスト装置および方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
EP0615131A1 (en) * 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Prober for semiconductor integrated circuit element wafer
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
US5594273A (en) * 1993-07-23 1997-01-14 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
US5448179A (en) * 1994-07-12 1995-09-05 The United States Of America As Represented By The Secretary Of The Air Force Screening of conductors and contacts on microelectronic devices
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5959459A (en) * 1996-12-10 1999-09-28 International Business Machines Corporation Defect monitor and method for automated contactless inline wafer inspection
US6650130B1 (en) * 1999-08-31 2003-11-18 International Business Machines Corporation Integrated circuit device defect detection method and apparatus employing light emission imaging
US6340302B1 (en) * 2001-02-06 2002-01-22 Micron Technology, Inc. Apparatus for establishing an electrical connection with a wafer to facilitate wafer-level burn-in and methods
JP2003031666A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体デバイスまたは半導体ウェハ一括のテスト装置及びテスト方法
TWI239063B (en) * 2002-12-20 2005-09-01 Delta Electronics Inc Method for detecting defectives in an integrated circuit
US7466157B2 (en) 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350702A (en) * 1965-01-26 1967-10-31 Ruth A Herman Infrared detection system for fault isolation and failure prediction
US3463007A (en) * 1967-02-27 1969-08-26 North American Rockwell Field gradient correlator system for field effect testing
US3641972A (en) * 1970-09-29 1972-02-15 Collins Radio Co Probe assembly
US3762037A (en) * 1971-03-30 1973-10-02 Ibm Method of testing for the operability of integrated semiconductor circuits having a plurality of separable circuits
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf
US3946421A (en) * 1974-06-28 1976-03-23 Texas Instruments Incorporated Multi phase double level metal charge coupled device
US3969670A (en) * 1975-06-30 1976-07-13 International Business Machines Corporation Electron beam testing of integrated circuits
US4142151A (en) * 1977-07-25 1979-02-27 General Electric Company Failed diode indicator
JPS5661136A (en) * 1979-10-25 1981-05-26 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor test equipment
JPS577136A (en) * 1980-06-16 1982-01-14 Matsushita Electric Ind Co Ltd Inspection of semiconductor device
JPS5773954A (en) * 1980-10-25 1982-05-08 Toshiba Corp Integrated circuit
US4394647A (en) * 1981-09-14 1983-07-19 Bell Telephone Laboratories, Incorporated Voltage monitoring arrangement for ORed power diodes
WO1984004819A1 (en) * 1983-05-25 1984-12-06 Battelle Memorial Institute Method for inspecting and testing an electric device of the printed or integrated circuit type
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
GB8618210D0 (en) * 1986-07-25 1986-09-03 Plessey Co Plc Integrated circuits
US4734641A (en) * 1987-03-09 1988-03-29 Tektronix, Inc. Method for the thermal characterization of semiconductor packaging systems
US4862094A (en) * 1987-07-06 1989-08-29 Meg Trans Corp. Stroboscopic light circuit diagnostic system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862147A (en) * 1996-04-22 1999-01-19 Nec Corporation Semiconductor device on semiconductor wafer having simple wirings for test and capable of being tested in a short time
US6202184B1 (en) 1997-07-25 2001-03-13 Nec Corporation Semiconductor integrated circuit device
JP2003504889A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウエーハレベルバーンインおよび電気テスト装置および方法

Also Published As

Publication number Publication date
US5130644A (en) 1992-07-14
JP3151203B2 (ja) 2001-04-03

Similar Documents

Publication Publication Date Title
JPH02257650A (ja) 集積回路の自己検査装置
US6605951B1 (en) Interconnector and method of connecting probes to a die for functional analysis
KR0138754B1 (ko) 전기회로측정용 탐침의 접촉검지장치 및 이 접촉검지장치를 이용한 전기회로 측정장치
JP3795071B2 (ja) プリント回路板テスタ
US6064220A (en) Semiconductor integrated circuit failure analysis using magnetic imaging
JP2944056B2 (ja) 電気回路測定用探針の接触検知装置及びこの接触検知装置を用いた電気回路測定装置
US5811980A (en) Test system for determining the orientation of components on a circuit board
JP3135135B2 (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JP2657315B2 (ja) プローブカード
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
US7518391B2 (en) Probe card and a method for detecting defects using a probe card and an additional inspection
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
JPH0725725Y2 (ja) 高密度マイクロパッド
JPH0399450A (ja) 半導体試験装置
JPH10116866A (ja) 半導体装置及び、この半導体装置とプローブカードとの位置決め方法
JPH065674A (ja) 半導体集積回路装置
JP2827285B2 (ja) ウェーハ検査装置
JP2000114324A (ja) プローブカード、並びに半導体装置の検査装置及び検査方法
JPH0346246A (ja) 検査装置
JP2002076076A (ja) プローブカードおよび試験方法
JPH05315411A (ja) テストヘッド
JPS59125636A (ja) 集積回路の試験装置及びその方法
JPH04217337A (ja) 半導体集積回路試験装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees