KR0127639B1 - 프로우빙 시험 방법 및 그 장치 - Google Patents

프로우빙 시험 방법 및 그 장치

Info

Publication number
KR0127639B1
KR0127639B1 KR1019890000423A KR890000423A KR0127639B1 KR 0127639 B1 KR0127639 B1 KR 0127639B1 KR 1019890000423 A KR1019890000423 A KR 1019890000423A KR 890000423 A KR890000423 A KR 890000423A KR 0127639 B1 KR0127639 B1 KR 0127639B1
Authority
KR
South Korea
Prior art keywords
chip
area
semiconductor element
measured
wafer
Prior art date
Application number
KR1019890000423A
Other languages
English (en)
Other versions
KR900012107A (ko
Inventor
와타루 가라사와
Original Assignee
고다까 토시오
도오교오 에레구토론 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고다까 토시오, 도오교오 에레구토론 가부시끼 가이샤 filed Critical 고다까 토시오
Priority to KR1019890000423A priority Critical patent/KR0127639B1/ko
Publication of KR900012107A publication Critical patent/KR900012107A/ko
Application granted granted Critical
Publication of KR0127639B1 publication Critical patent/KR0127639B1/ko

Links

Images

Abstract

내용없음.

Description

프로우빙 시험 방법 및 그 장치
제 1 도는, 종래의 반도체 웨이퍼의 칩 배열의 1 예를 나타낸 개념도,
제 2 도는, 종래의 에지 수집법에 있어서 에지 수집의 파라미터 값을 구하는 순서를 설명하기 위한 기하학적 표준 형식도,
제 3 도는, 종래의 프로우브 영역 선택법에 있어서의 영역 설정을 설명하기 위한 개념도,
제 4 도는, 본 발명의 실시예에 의한 프로우빙 시험 장치의 개략적인 구성을 나타낸 블록도,
제 5 도는, 본 발명에서 반도체 웨이퍼의 검사 대상 칩의 영역 설정의 1 예를 나타낸 개념도,
제 6 도는, 본 발명의 실시예에 의한 프로우빙 시험 방법에 사용된 플로우 챠트,
제 7 도는, 본 발명에서 시험 플로우 챠트에 의거한 검사 순서를 나타낸 개념도,
제 8 도는, 본 발명에서 반도체 웨이퍼위에 형성된 모니터 칩의 배열의 1 예를 나타낸 개념도,
제 9 도는, 본 발명에서 스텝퍼(stepper)에 의하여 패턴 구워 붙임된 반도체 웨이퍼를 나타낸 개념도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 웨이퍼2 : 칩
1a : 오리엔테이션 플래트(orientation flat)
3 : 칩4 : 칩
5 : 칩6 : 반도체 웨이퍼
7 : 웨이퍼를 얹어놓는 대8 : 프로우브 카아드
9 : 프로우브 칩10 : 용량센서
11 : 모니터 칩12 : 웨이퍼 둘레 영역
13 : 칩20 : 위치검출 장치
21 : 얹어놓는대 구동 제어 기구22 : X-Y-Z-θ 구동 기구
23 : 영역 설정 장치24 : 설정 영역 기억 장치
본 발명은, 반도체 웨이퍼에 형성된 집적회로 등의 칩을 전기적으로 시험 하기 위한 프로우빙 시험 방법 및 그 장치에 관한 것으로서, 특히 검사대상 칩 만을 확실하고도 효율좋게 시험하는 방법 및 그 장치에 관한 것이다.
IC 또는 LSI 등의 반도체 디바이스는, 그의 제조 공정에 있어서 여러번에 걸쳐서 전기적 특성을 평가하기 위한 시험을 받는다.
웨이퍼 시험 공정은, 웨이퍼 형성 공정과 어셈블러 공정과의 중간, 즉, 패턴의 에칭 및 보호막의 코우팅 등의 앞공정 후에 각 디바이스 패턴마다 전기적 시험을 행하는 공정이다.
웨이퍼 시험 시스템은, 기본적으로 웨이퍼 프로우빙 장치(웨이퍼 프로우버라고도 칭함) 및 레스터의 2대의 장치로 구성되어 있다.
양쪽은 측정선에 의하여 접속되고, 시험 콘트롤 라인의 테스트 스타아트(test start) 에 대하여 테스트 완료(test complete) 신호 및 실패(fail) 신호등이 양쪽 사이에서 주고받게 되도록 되어 있다.
이와같은 웨이퍼 프로우빙 장치는, X 축 및 Y 축 방향으로 이동이 가능한 테이블과, 이 테이블 위에 형성된 웨이퍼를 얹어놓는대와, 얹어놓는 대 위의 반도체 웨이퍼 의 각 칩의 전극(pads)에 접촉 시키기 위한 다수개의 프로우브를 구비하는 카아드(probe card)와, 를 갖는다.
프로우빙 시험에 있어서는, 어떤 칩의 시험이 완료되면, 프로우브 카아드를 상하 방향으로만 이동 시킨 후에, XY 테이블을 XY 방향으로 이동시켜서, 곧바로 근접의 칩을 시험한다.
이와같이 하여 웨이퍼 위에 격자 형상으로 배열된 다수개의 칩을 각행마다 순차적으로 시험하여, 불량품으로 판정된 칩에 잉크 등으로 마아킹 한다.
제 1 도에 나타낸 바와같이, 반도체 웨이퍼(1)에는 다수개의 칩(3)이 격자 형상으로 배열 형성되어 있다.
칩(3)의 배열에 있어서는, 예를들면 웨이퍼(1)의 오리엔테이션 플래트(1a)에 대하여 평행 방향을 「행」이라 호칭하고, 이것에 직교하는 방향을 「열」이라 호칭한다.
또한, 웨이퍼(1)는 대략 원형상을 이루는 것이어서, 웨이퍼 둘레 영역의 칩(2)에 부족분이 발생하여, 이것은 불량품으로 된다.
이로 인하여, 웨이퍼 둘레 영역의 칩(2)을 미리 검사 대상에서 제외하여, 검사 소요 시간을 단축화 하고 있다.
웨이퍼 둘레 영역의 불량품 칩(2)을 미리 측정 대상에서 제외하는 수단으로서는, 종래로부터 에지 수집법이라 불리우는 수법이 사용되고 있다.
에지 수집법으로는, 반도체 웨이퍼(1)에 형성해야할 칩(3)의 전체 면적을 100%로 하였을 경우에, 검사 대상으로 하는 칩의 면적을 어느 정도로 하는가 미리 파라미터로 수치를 설정하고, 이 수치에 의하여 검사 대상으로 하는가 검사 대상에서 제외하는가를 결정한다.
예를들면, 에지 수집의 파라미터 값을 50%로 설정하면, 웨이퍼 둘레 영역의 칩(2)의 전체 면적이 칩(3)의 전체 면적의 50% 미만으로 되는 것이 검사 대상에서 제외된다.
다음에, 에지 수집의 계산 방법에 대하여 설명한다.
프로우빙 시험장치내의 웨이퍼를 얹어놓는대에 반도체 웨이퍼를 얹어 놓아서 위치 맞춤할 때마다, 웨이퍼의 직경 및 중심점 위치의 측정도 동시에 행하고, 이들 측정값에서 각 칩의 에지 수집을 산출한다.
제 2 도에 나타낸 바와 같이, 반도체 웨이퍼(1)의 중심점(0)을 원점으로 하여, 칩의 4 모서리점(A), (B), (C), (D) 의 XY 좌표 (a,c), (a,d), (b,d), (b,c) 를 각각 구하고, 이들에 의하여 중심점(0)에서 4 모서리점 (A),((B),(C),(D) 까지의 거리를 각각 산출한다.
그리고, 이들의 산출 거리와 반도체 웨이퍼의 반지름 (R) 과를 각각 비교하여, 칩이 웨이퍼 (1)위에 완전하게 형성되어 있는가 아닌가를 판정한다.
예를들면, 제 2 도 중의 칩(2)의 경우에는,
R2a2+ c2A 점 웨이퍼 온 (on)
R2a2+ d2B 점 웨이퍼 온 (on)
R2b2+ d2C 점 웨이퍼 오프 (off)
R2b2+ c2D 점 웨이퍼 오프 (off)
로 되고, 웨이퍼(1)의 둘레부에 위치하여, 일부가 부족함을 갖는 칩으로 판정된다.
한편, 제 2 도중의 칩(3)의 경우에는,
R2a2+ c2A 점 웨이퍼 온 (on)
R2a2+ d2B 점 웨이퍼 온 (on)
R2b2+ d2C 점 웨이퍼 온 (on)
R2b2+ c2D 점 웨이퍼 온 (on)
로 되어, 부족함을 갖지 않는 건전한 칩으로 판정된다.
칩(2)의 일부 부족함을 갖는 것으로 판정 되었을 경우에는, 칩(2)의 면적을 산출하고 이것을 건전한 칩(3)의 면적과 비교하여 면적율을 구하고, 이와같이 구해진 면적율과 미리 설정된 에지 수집의 파라미터 값과를 비교하여, 칩(2)이 검사 대상으로 되는가 아닌가를 판단한다.
다음에, 종래의 프로우빙 시험 방법에 대하여 설명한다.
우선, 웨이퍼의 최상단행으로, 또한 설정 에지 수집을 만족하는 칩 내부의 왼쪽 끝단칩이 측정부에 위치하도록, 웨이퍼를 얹어 놓는 대를 이동시켜, 이 칩을 측정한다.
다음에, 오른쪽 근방의 칩이 설정 에지 수집을 만족하는가 아닌가를 판단하여, 만족하고 있으면 웨이퍼를 얹어놓는대를 이동하여 그 칩을 측정하고, 만족하고 있지 않으면 더욱 하단행의 칩으로, 또한 설정 에지 수집을 만족하는 칩 내부의 오른쪽 끝단에 위치하는 칩으로 이동하여 그 칩을 측정한다.
이상의 동작을 반복하여, 반도체 웨이퍼(1)위에 설정 에지 수집을 만족하는 칩이 없어지면, 그 칩의 측정을 종료한다.
그러나, 상기한 에지 수집법을 이용한 프로우브 장치에서는, 장치의 기계적인 오차나 위치맞춤시에 있어서의 측정 오차 등으로 부터, 설정 수집과 같은 정도의 면적을 갖는 불량품 칩을 측정하여 버리고 마는 문제가 있다.
예를들면, 에지 수집을 100%로 설정하였을 경우에, 98% 정도의 면적율을 갖는 불량품 칩도 측정되는 일이있다.
또한, 불량품 칩에 잉크 등으로 마아킹 하는 경우에, 100%에 가까운 면적율을 갖는 칩에는 측정 결과가 양품으로 되어 버리는 일이 있으나, 당연히 그 칩은 양품으로 보지 않아서 마아킹을 없애므로, 다음 공정인 눈으로 보는 검사에서는 반드시 불량으로 된다고 하는 커다란 영향을 주는 문제도 있었다.
또한, 제품화 되지 않은 칩, 예를들면 모니터링용 칩 등도 측정하여 버리는 것이어서, 반도체 웨이퍼 1 매마다 필요로 하는 측정시간이 길어짐과 동시에, 불 필요한 측정을 행하기 위하여 수만대/일의 웨이퍼의 측정을 행하는 것이어서, 측정용 프로우브 칩의 수명을 단축시켜 버린다.
상기한 문제점을 해결하기 위하여, 제 3 도에 나타낸 바와같이, 반도체 웨이퍼(1)의 중심점(0)으로부터 0°, 90°, 180°, 270°인 각 방위의 웨이퍼 둘레부에 위치하는 칩(4)까지의 거리를 미리 측정하고, 이들의 칩(4)을 미리 검사 대상에서 제외하여 검사하는 소위 프로우브 영역 선택법이 있다.
그러나, 프로우브 영역 선택법을 채용하는 경우 이어도, 앞에서 설명한 에지 수집법을 병용할 필요가 있다.
즉, 0°, 90°, 180°, 270°이외의 방위 예를들면 45°, 135°, 225°, 315°의 각 방위의 웨이퍼 둘레부에 위치하는 칩(5)은, 프로우브 영역 선택법에 의한 판단의 대상에서 누락되기 때문에, 에지 수집법에 의하여 판단한다.
이로 인하여, 프로우브 영역 선택법을 채용하더라도, 에지 수집법에 특유의 결점이 남아 있어서, 상기한 문제점의 근본적인 해결에 이르지 못하였다.
본 발명의 목적은, 장치의 기계적 오차등에 영향 되는 일이 없이 검사 대상으로 해야할 칩 만을 확실하게 검사하여, 검사시의 소요시간을 단축화 할 수가 있어서 생산성의 향상 및 프로우브 칩의 수명연장을 도모할 수 있음과 동시에, 불량품에 대한 마아킹 미스를 발생하는 일이 없는 프로우빙 시험 방법 및 그 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명의 또다른 목적은, 검사 대상으로 해야할 칩과 검사 대상으로 밖으로 되는 칩과를 명확하게 구별함으로써, 모니터링용 칩 등의 제품화 되지 아니한 칩을 포함하는 반도체 웨이퍼를 신속하게 측정할 수가 있는 프로우빙 시험 방법 및 그 장치를 제공하는 것을 목적으로 한다.
본 발명의 1 실시예에 의하면, 피 검사체에 격자 형상으로 배열 형성된 다수개의 반도체 디바이스 패턴을 순서대로 프로우빙 시험을 할 경우에, 검사 대상으로 해야할 디바이스 패턴 또는 검사 대상에서 제외해야할 디바이스 패턴중 적어도 한쪽의 피 검사체 위에 점유하는 영역을 미리 설정하고, 이 설정 영역 정보를 기억하여, 저장된 기억 정보에 의하여 검사 대상으로 해야할 디바이스 패턴만을 시험한다.
이 경우에, 피 검사체 및 디바이스 패턴의 사이즈 정보에 의하여 검사 대상으로 해야할 디바이스 패턴과 검사 대상에서 제외 해야 할 디바이스 패턴과를 각각 구분하도록 작성된 매프(map)를 사용하여, 격자 형상으로 배열된 디바이스 패턴 중 각행 양쪽끝단의 디바이스 패턴의 위치를 각각 미리 설정하고, 이 위치가 설정된 각 행 양쪽 끝단의 디바이스 패턴을 포함하여, 이들의 사이에 두어진 영역에 존재하는 디바이스 패턴만을 검사하여도 좋다.
검사 대상에서 제외해야할 디바이스 패턴, 예를 들면 모니터링용 디바이스 패턴이 피 검사체에 포함되고, 이들이 각행의 중간애 위치하는 경우에는, 모니터링용 디바이스 패턴의 위치 설정을 모니터링용 TV 를 사용하여 설정하는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 의하면, 프로우빙 시험 장치는, 디바이스 패턴의 회로에 시험 신호 보내고, 그의 전기적 특성을 측정하는 프로우빙 수단과, 검사 대상으로 해야할 디바이스 패턴 또는 검사 대상에서 제외 해야 할 디바이스 패턴 중 적어도 한쪽을 미리 설정하는 영역 설정 수단과, 이 설정 영역 정보를 기억하여 두는 설정 영역 기억 수단고, 상기 프로우빙 수단 및 피 검사체를 상대적으로 이동 시켜서 위치맞춤을 하는 수단과, 상기 설정 영역 기억 수단에 저장된 기억 정보에 의하여 상기 위치 맞춤 수단의 동작을 제어하기 위한 제어 수단과를 갖는다.
다음에, 본 발명의 여러 가지의 실시예에 대하여 첨부한 도면에 따라 상세히 설명하면 다음과 같다.
반도체 웨이퍼를 시험하기 위한 전자동 웨이퍼 프로우빙 장치(프로우버)가 방진 부재를 개재하여 바닥위에 설치되어 있다.
웨이퍼 프로우빙 장치는, 카세트 테이블, 웨이퍼 반송부, 로우더/언로우더부, 자동 어라이먼트 기구, X-Y-Z-θ구동기구, 웨이퍼를 얹어놓는대, 잉커 구동부 및 프로우브 카아드 등의 여러 가지 부재를 갖고 있다.
다수매의 반도체 웨이퍼를 수납한 웨이퍼 카세트가, 장치의 카세트 테이블에 출입하도록 되어 있다.
카세트에서 빼내어진 반도체 웨이퍼는, 웨이퍼 반송부, 로우더/언로우더부, 자동 어라이먼트 기구를 순차적으로 경유하여 웨이퍼를 얹어놓는 대에 얹어놓여 지도록 되어 있다.
웨이퍼를 얹어 놓는대는, 펄스 모우터를 구비한 X-Y-Z-θ, 구동기구에 지지되어 있다.
이 X-Y-Z-θ, 구동기구에 의하여 반도체 웨이퍼쪽의 어라이먼트가 이루어 지도록 되어 있다.
제 4 도에 나타낸 바와같이, 시험시에 있어서는 프로우브 카아드(8)가 웨이퍼를 얹어 놓는대(7) 위의 반도체 웨이퍼(6)에 대면하도록 되어 있다.
프로우브 카아드(8)는 다수개의 프로우브 칩(9)을 갖고 있고, 각 프로우브 칩(9)은 인서어트 링(도시안됨) 내의 배선 및 측정선을 개재하여 테스터(도시안됨)의 입출력부에 전기적으로 접속되어 있다.
위치검출 장치(20)에 접속된 용량 센서(10)가 웨이퍼를 얹어놓는대(7)의 근방에 형성되고, 얹어놓는대(7)위의 웨이퍼(6)의 중심위치 및 직경이 자동적으로 측정되도록 되어 있다.
위치 검출 장치(20)의 출력측은 얹어놓는대 구동 제어 기구(21)의 입력측에 접속되어 있다.
또한, 얹어놓는대 구동 제어 기구(21)의 출력측은 X-Y-Z-θ 구동기구(22)의 입력측에 접속되어 있고, 이 X-Y-Z-θ 구동기구(22)가 웨이퍼를 얹어놓는대(7)를 X축, Y축, Z축, θ축의 각 방향으로 이동 시키도록 되어 있다.
또한, 얹어놓는대 구동제어 기구(21)는, CPU 를 갖는 마이크로 컴퓨터로 구성되고, 그의 입력측에는 상기한 위치 검출 장치(20)이외에 또한 영역 설정장치(23) 및 설정 영역 기억 장치(24)가 각각 접속 되어 있다.
또한, 영역 설정 장치(23)의 출력측은 설정 영역 기억 장치(24)의 입력측에도 접속되어 있다. X-Y-Z-θ 구동기구(22)의 동작 제어는, 각 칩의 에지 수집의 계산을 필요로 하지 않고, 측정 대상 칩의 측정 영역을 미리 설정함으로써 행한다.
예를들면, 영역 설정 장치(23)에 의하여 반도체 웨이퍼(6)의 영역 대상 칩의 측정 영역을 카아드 입력 또는 키이 조작 입력 등에 의하여 미리 설정하고, 이것을 얹어놓는대 구동 제어 기구(21)에 입력하여, 설정 영역내의 칩 만의 측정을 행하도록 하고 있다.
또한, 설정 영역에 관한 정보는, 반도체 웨이퍼의 품종과 대응하여 설정 영역 기억 장치(24)에 기억 시킬수가 있다.
이로 인하여, 동일 품종의 반도체 웨이퍼라면 다음번의 측정시에, 예를들면 반도체 웨이퍼의 품번등을 입력하는 정도로 족하므로 새롭게 영역 설정을 할 필요는 없다
다음에, 제 5 도를 참조하면서, 측정 영역의 설정 방법에 대하여 설명한다.
반도체 웨이퍼(6)의 칩(13)의 배열 상태를 TV 카메라로서 촬상하여, 모니터에 있어서 미리 정해진 좌표위에 표시한다.
이 상태에서 웨이퍼의 품종, 측정 영역내를 나타내는 X 축 방향 배열의 열번호, 칩(13)의 Y 축 방향 배열의 행 번호에 상당하는 각 칩(13)의 어드레스 모니터를 감시하면서 메모리에 기억한다.
즉, 등록한다. 이 등록은 모니터에 커서(cursor)를 표시하고, 이 커서를 죠이스틱(joy stick)에 의하여 이동시켜서 설정한다.
메모리 예를들면 측정 영역 입력용 카아드에는, 반도체 웨이퍼 및 칩의 품종에 따른 소정의 측정 영역이 프로그램 된다.
품종은 각 웨이퍼의 에러코우드나 카세트에 표시되는 에러코우드 등으로 자동적으로 인식된다.
즉, 제 5 도에 나타낸 반도체 웨이퍼(6)의 경우에는, 각행 마다 측정 영역 양쪽 끝단의 칩의 열 번호는 다음에 나타낸 바와 같이 설정된다.
제 1 행째 에서는 4 열째, 9열째
제 2 행째 에서는 3 열째, 10열째
제 3 행째 에서는 2 열째, 11열째
제 4 행째 에서는 1 열째, 12열째
……
……
제 9 행째 에서는 1 열째, 12열째
제 10 행째 에서는 2 열째, 11열째
제 11 행째 에서는 1 열째, 12열째
또한, 상기한 영역 설정은, 모니터 TV 의 화면을 보면서 행하면 보다더 효과적이다.
다음에, 제 6 도 및 제 7 도를 참조하면서, 반도체 웨이퍼(6)에 격자 형성으로 형성된 칩(13)을 순차적으로 측정하는 경우에 대하여 설명한다.
또한, 제 6 도 및 제 7 도는 서로 대응하기 때문에, 편의상, 동이 설명의 부분에는 동일한 참조 부호를 부여하고 있다.
(I) 상술한 바와 같이 미리 반도체 웨이퍼(6)의 측정 대상 칩의 영역 설정을 행한 후에, 반도체 웨이퍼(6)의 1행 4열째의 칩(최상단의 설정영역 내에 왼쪽 끝단의 칩에 상당)이 프로우브 카아드(8)의 프로우브 칩(9)의 바로 아래에 위치하도록, 웨이퍼를 얹어놓는대(7)를 XY 방향으로 이동한다(과정 200 참조).
다음에, 웨이퍼를 얹어놓는대(7)를 상승시켜서 칩의 전극에 프로우브 칩(9)을 접촉시키고, 테스터로부터 소정의 신호 전류를 칩의 회로에 흘려서, 칩의 전기적 특성을 측정한다(과정 201 참조).
(II) 먼저번의 칩측정 종류 후에, 이 오른쪽 근방의 칩이 설정 영역 내의 칩 인가 아닌가를 판정한다(과정 202 참조).
오른쪽 근방의 칩이 설정 영역내의 칩이면 (과정 202 판정이 YES), 웨이퍼를 얹어놓는대(7)를 X 방향에로 이동시켜, 오른쪽 근방의 칩을 프로우브 칩(9)의 바로아래에 위치 시킨다(과정 203 참조).
오른쪽 근방의 칩이 설정 영역 내가 아니면 (과정 202 의 판정이 NO), 하단 (2행째) 의 칩에서 설정 영역내의 오른쪽 끝단의 칩으로 이동하여 (과정 204 참조), 이것을 측정한다(과정 205 참조).
(III) 먼저번의 칩 측정 종료후에, 이 왼쪽 근방의 칩이 설정 영역 내의 칩 인가 아닌가를 판정한다(과정 206 참조).
오른쪽 근방의 칩이 설정 영역내의 칩이면(과정 206 의 판정이 YES), 웨이퍼를 얹어놓는대(7)를 X 방향으로 이동시켜, 왼쪽 근방의 칩을 프로우브 칩(9)의 바로아래에 위치시킨다(과정 207).
왼쪽 근방의 칩이 설정 영역내가 아니면 (과정 207 의 판정이 NO), 하단 (3행째) 의 칩에서 설정 영역내의 왼쪽 끝단의 칩으로 이동하여 (과정 208 참조), 이것을 측정한다(과정 209 참조).
(Ⅳ) 먼저번의 칩 측정 종료후에, 이 오른쪽 근방의 칩이 설정 영역내의 칩인가 아닌가를 판정한다 (과정 210 참조).
오른쪽 근방의 칩이 설정 영역내의 칩이면 (과정 210 의 판정이 YES), 웨이퍼를 얹어놓는대(7)를 X 방향으로 이동시켜, 오른쪽 근방의 칩을 프로우브 칩(9)의 바로아래에 위치시킨다(과정 211참조).
오른쪽 근방의 칩이 설정 영역내가 아니면 (과정 210 의 판정이 NO), 하단 (4행째)의 칩에서 설정 영역내의 오른쪽 끝단의 칩으로 이동하여 (과정 204 참조), 이것을 측정한다(과정 205 참조).
(Ⅴ) 상기한 동작을 반복하여, 설정 영역내에 아직 측정되지 아니한 칩이 존재하는가 아닌가를 판정한다(과정 212 참조).
설정 영역 내에 아직 측정 되지 아니한 칩이 존재하지 않게 되면(과정 212 의 판정이 NO), 측정을 종료한다(과정 213 참조).
상기한 실시예에 의하면, 에지 수집법을 전혀 사용하지 않는 것이어서, 웨이퍼 둘레부에 위치하는 불량품 칩을 측정하여 버리고 마는 문제점을 제거할 수가 있다.
이로 인하여, 반도체 웨이퍼 1 매 마다의 측정 소요 시간을 단축화할 수가 있다.
또한, 잉크 등에 의한 마아킹 미스를 제거할 수가 있다.
즉, 잉크 마아킹시의 미스는, 다음에서와 같은 경우에 발생한다.
100% 에 가까운 면적율을 갖는 불량품을 검사하고, 이것을 양품으로 일단은 판정하여 마아킹 하지않고, 다음 공정인 눈으로 보는 검사에 있어서 불량품인 것을 판명할 수가 있다.
이로인하여, 종래에 있어서는, 마아킹 미스에 의하여 전체로서 생산성이 저하되고 있었다.
이것에 대하여, 본 발명에 의하면, 검사 대상으로 되는 칩을 검사 대상에서 제외되는 칩과 구별하여, 측정 영역을 미리 설정하고 있는 것이어서, 설정 영역 이외에 무조건으로 잉크 등에 의하여 마아킹 함으로써, 다음 공정에서 양품과 불량품과를 선별하는 공정에 있어서 종래와 같이 선별이 가능하게 된다.
그런데, 제 8 도에 나타낸 바와같이, 반도체 웨이퍼 중에는, 웨이퍼 처리 공정 관리용의 정보를 제공하기 위하여, 모니터링용의 칩(11)이 배치되어 있는 것이 있다.
이와같이 모니터 칩(11)은, 본래, 측정대상에서 제외되어야 할 것이다.
종래의 에지 수집법에 의하면, 모니터 칩(11)의 면적율은 100% 로 되기 때문에, 측정 대상 칩으로 판단된다.
이로 인하여, 불량품 칩으로서 마아킹을 행하고, 다음 공정에서 다시 모니터 칩(11)을 측정하고자 하였을 때에 올바른 측정을 할 수가 없다고 하는 문제점이 발생하는 일이 있어, 프로우빙 시험 공정에서 불필요한 측정 시간을 요하고 있었다.
이것에 대하여, 본 발명에 의하면, 미리 영역 설정시에 모니터 칩(11)을 측정 대상에서 제외하여 등록하여 둠으로써, 모니터 칩(11)을 통과시켜서 제품화되어야 할 칩(13)만을 측정할 수가 있다.
모니터 칩(11)에서 통과시키지 않고 일시 정지시켜도 좋다.
이로 인하여, 반도체 웨이퍼 1 매마다 측정 소요 시간을 단축화 하여, 프로우브 칩의 수명 연장을 도모할 수가 있다.
또한, 제 9 도에 나타낸 바와같이, 근년에 있어서는, 스탭퍼에 의하여 반도체 웨이퍼(6)의 유효 영역에만 디바이스 패턴을 구워붙이는 기술이 개발되고 있다.
스탭퍼로서 구워 붙여진 칩(13)은, 모두 100% 의 면적율 이기 때문에, 에지 수집의 파라미터 값을 계산할 필요가 없다.
또한, 스탭퍼로서 구워 붙인 웨이퍼 둘레 영역(12)에 프로우브 칩(9)을 접촉시켜 버리면, 프로우브 칩(9)에 대하여 물리적인 응력이 가해져서, 프로우브 칩(9)의 수명이 짧아진다고 하는 문제도 발생하고 있었다.
이것에 대하여, 본 발명에 의한 실시예에 의하면, 설정 영역내의 칩(13)만을 측정하여, 설정 영역 이외의 영역(12)은 미리 측정 대상에서 제외하고 있는 것이어서, 상기에서와 같은 문제점을 유효하게 회피할 수가 있다.
또한, 2 대의 프로우빙 장치로서 1 대의 테스터 장치를 공용하는 경우에 있어서, 한쪽의 프로우빙 장치로서 측정하고 있을때에는 다른쪽의 장치로서는 측정할 수가 없는 테스터 장치도 있다.
이와같은 경우에, 종래의 에지 수집법에 의하면, 웨이퍼 둘레 영역(12)을 한쪽의 프로우빙 장치로서 측정 중에는, 다른쪽의 프로우빙 장치가 100%의 면적율을 갖는 찹의 측정 순위에 해당하고 있어도 측정할 수가 없으므로 대기하고 있다.
이로 인하여, 전체로서 측정 소요 시간이 연장되어 생산성이 저하되어 버린다.
이와같은 경우에도, 본 발명에 의한 시험 방법 및 장치를 채용함으로써, 높은 효율의 프로우빙 시험이 가능하게 된다.
또한, 상기한 실시예에서는, 양품 칩을 대상으로 하여 영역을 설정하였으나, 이것에 한정 되는 것만이 아니고 불량품 칩을 대상으로 하여 영역을 설정하여도 좋다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 측정 대상 칩 만을 확실하게 측정할 수가 있는 것이어서, 측정 소요 시간을 단축화 할 수가 있으므로, 프로우빙 장치의 가동율을 향상시킬 수가 있다.
또한, 잉크등에 의한 마아킹 미스를 제거할 수가 있다.
더우기, 프로우브 카아드에 장착된 프로우브 칩의 수명 연장을 실질적으로 도모할 수가 있다.
다음에, 측정 소요 시간의 단축화의 1 예에 대하여 설명한다.
1개의 칩의 측정 시간을 t1, 다음의 칩에로의 이동시간을 t2, 잉커(Inker)에 의한 불량품의 마아킹 소요시간을 t3, 반도체 웨이퍼 둘레부의 불량품 칩과 모니터 칩과의 합계수를 N 라고하면, 단축화 되는 시간 T 를 다음 (1) 식으로 나타낼 수가 있다.
T = (t1+t2+ t3) × N ......(1)
이와 관련하여, 시간 t1,t2, t3은 각각 [5] 초, [0.3] 초, [0.03] 초, N 의 수는 [40] 이기 때문에, 상기 (1) 식에 의하여 단축화 시간 T는 [213.2] 초로 된다.

Claims (4)

  1. 복수의 반도체 소자가 배열된 피측정물과, 측정용 탐침을 상대적으로 이동시켜서 각 반도체 소자의 전기적 시험을 행하는 프로우빙 시험장치에 있어서, 상기 피측정물을 얹어놓기 위한 얹어놓은대(7)를 XY 방향으로 구동하는 구동장치와(22), 상기 피측정물의 측정대상으로 되는 반도체소자의 영역 또는 측정대상밖으로 되는 반도체 소자의 영역을 설정하고, 적어도 상기 측정대상밖으로 되는 반도체소자로서, 피측정물의 관리용의 정보를 제공하는 모니터칩의 영역을 등록하는 영역설정장치(23)와, 상기 영역설정장치(23)가 출력하는 측정대상을 되는 반도체 소자의 영역 또는 측정대상밖으로 되는 반도체 소자의 영역의 정보를 기억하는 설정 영역 기억장치(24)와, 상기 얹어놓는대상의 피측정물의 위치정보에 근거하여, 검사되는 반도체소자의 위치결정을 행하는 상기 구동장치로 출력하는 제어기구(21)를 구비하며, 상기 설정영역 기억장치(24)에 기억된 반도체소자의 영역의 정보에 근거하여, 상기 제어기구(21)가 상기 피측정물의 위치결정 정보를 상기 구동장치(22)로 출력하고, 상기 측정대상으로 되는 반도체 소자만 전기적 시험을 행하도록 구성된 것을 특징으로 하는 프로우빙 시험장치.
  2. 제 1 항에 있어서, 측정대상밖으로 되는 반도체소자의 중에 피측정물의 반도체소자가 형성되어 있지 아니한 둘레가장자리부의 영역을 등록하는 영역설정장치를 형성한 것을 특징으로 하는 프로우빙 시험장치.
  3. 제 1 항에 있어서, 피측정물상의 복수의 반도체소자가 스텝퍼에 의한 패턴구워붙임에 의하여 제조된 것을 특징으로 하는 프로우빙 시험장치.
  4. 제 1 항에 있어서, 영역설정장치의 출력을 측정결과에 근거하여 피측정물상의 반도체소자에 마아킹을 행하는 마아킹장치로 공급하는 것을 특징으로 하는 프로우빙 시험장치.
KR1019890000423A 1989-01-17 1989-01-17 프로우빙 시험 방법 및 그 장치 KR0127639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890000423A KR0127639B1 (ko) 1989-01-17 1989-01-17 프로우빙 시험 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890000423A KR0127639B1 (ko) 1989-01-17 1989-01-17 프로우빙 시험 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR900012107A KR900012107A (ko) 1990-08-03
KR0127639B1 true KR0127639B1 (ko) 1998-07-01

Family

ID=70050226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000423A KR0127639B1 (ko) 1989-01-17 1989-01-17 프로우빙 시험 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR0127639B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317600B1 (ko) * 1998-01-26 2002-04-24 곽정소 웨이퍼의칩샘플링측정방법

Also Published As

Publication number Publication date
KR900012107A (ko) 1990-08-03

Similar Documents

Publication Publication Date Title
US4985676A (en) Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns
US5777485A (en) Probe method and apparatus with improved probe contact
US6118894A (en) Integrated circuit probe card inspection system
KR100445931B1 (ko) 프로브테스트방법및프로브장치
US7282933B2 (en) Probe head arrays
US6782331B2 (en) Graphical user interface for testing integrated circuits
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
JPH09107011A (ja) 半導体装置、およびこの半導体装置の位置合わせ方法
US6298312B1 (en) Method of determining the tip angle of a probe card needle
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
JP2951166B2 (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
JP2764854B2 (ja) プローブカード及び検査方法
JP2005017221A (ja) 基板検査方法及びその装置
KR20050067759A (ko) 반도체 검사장치
JPH065690B2 (ja) 半導体ウエハプローブ方法
JP3138908B2 (ja) プローブ装置
JP2638556B2 (ja) プローブカードチェッカー
KR20050067760A (ko) 반도체 검사장치
JPH10170585A (ja) 回路基板検査方法
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JPH0837211A (ja) 半導体装置の検査装置
JPH0758167A (ja) プローブ装置
JPH07109837B2 (ja) プロ−ブ装置
JP2767291B2 (ja) 検査装置
US20210013114A1 (en) Semiconductor device and method of testing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 15

EXPY Expiration of term