JP3290760B2 - プローブテスト装置およびプローブテスト方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プローブテスト装置お
よびプローブテスト方法に関し、詳しくは、ＬＳＩテス
タやＩＣテスタなどのウエハのプローブテストを複数個
のＬＳＩやＩＣなどを同時に行うことのできるフレキシ
ブルプローブカードを用いるプローブテスト装置および
プローブテスト方法に関する。

【０００２】

【従来の技術】ウエハのプローブテストとしては、ウエ
ハ上に形成されたＬＳＩやＩＣなどの半導体チップ（半
導体集積回路）入出力特性（Ｖ_IL、Ｖ_IH、Ｖ_OL、Ｖ_OH）
や電流特性（Ｉｄｄｓ）などのＤＣ特性測定を行うＤＣ
テストと、半導体チップ内に構成された回路のロジック
やファンクションの測定を行うファンクションテストと
が行われている。このようなプローブテストは現在、中
心部分が開口されたプリント配線基板と、このプリント
配線基板の開口部の周辺と外周に設けられた端子と、こ
れらの内外周辺端子を接続する配線パターンと、開口部
内周辺に設けられた端子に接合され、先端が所定角度に
折り曲げられた金属針からなるプローブを持つプローブ
カードを用い、半導体チップの電極にプローブの先端を
接触させることによって行われている。

【０００３】このようなプローブカードは、接触用金属
ピンを用いているので、高価であるとともに、半導体チ
ップの寸法に対して大型となり、接触圧や取り扱いによ
っては故障しやすく、故障すると修理に高額の費用と専
門技術を必要とするという問題がある。また、プローブ
カードの修理に相当の日数を要し、その間ウエハプロー
ブテストができず、納期遅れなどを生じることになるた
め、高価なプローブカードを予備として所定数保持して
いなければならないという問題がある。

【０００４】このため、接触用金属ピンを用いないフレ
キシブルプローブカードが特開平２−２３４０６７号公
報に開示されている。ここに開示されたフレキシブルプ
ローブカードは普通の剛性の高いプリント配線基板の代
わりにフレキシブルプリント配線板を用い、金属針から
なるプローブの代わりに半導体チップの電極と対向する
位置に２個の半球状のバンプを形成するものである。半
導体チップの電極とフレキシブルプローブカードのバン
プとを位置合わせした後、フレキシブルプローブカード
のバンプをフレキシブルプリント配線板の上面側から支
持材によって押圧し、２点接触および２回線接続によっ
て接続状態の検査および高信頼性の検査ができるという
効果を有するものである。しかし、上述したプローブカ
ードを用いるテスタは、１個の半導体チップをプローブ
テストするものであるので、同時に複数個の半導体チッ
プをテストすることが全く考慮されておらず、同時測定
ができないという問題がある。

【０００５】また、特開平２−１８６２７９号公報に
は、プローバと共に使用するために、ＴＡＢフレームと
その上のダイとにテストポイントを提供するためのプロ
ーブポイントを予めＴＡＢフレーム中に設け、ＴＡＢフ
レーム自身およびこれとダイとの電気的接続やダイの機
能性を電気的に試験することを可能とするＴＡＢ試験用
アセンブリおよびその試験方法が開示されている。しか
し、このＴＡＢ試験用アセンブリおよびその試験方法
は、ＴＡＢ製造プロセス中に不合格となりＴＡＢテープ
から除去されたスクラップクーポンを容易に試験できる
ようにするもので、プローブ・カードやスクラップ・フ
ローバを別に用いる必要があるし、１枚のシリコンウエ
ハ上に形成された半導体チップを同時測定することは全
く考慮されておらず、同時測定は難しいという問題があ
る。

【０００６】ところで、ＬＳＩテスタの中には、複数個
のＬＳＩを同時に測定する機能（いわゆるＭｕｌｔｉ−
ＤＵＴ測定機能）を備えたものがある。これらはテスタ
ピンとして上述した接触用金属ピンを用いるもので、多
数のテスタピンを設け、これらのテスタピンを分割して
複数個のＬＳＩに割り当てるとともに、これらのテスタ
ピンと対応して、ＬＳＩに供給するテスト用入力信号の
発生回路、ＬＳＩからの出力信号を判定する判定回路
（コンパレータ）、ＬＳＩの電気的特性（入出力電圧、
入出力電流等）を測定するＤＣテストユニット等のテス
トユニットを多数有するものである。そして、これらの
テストユニットはこれに対応し、被測定ＬＳＩに割り当
てられたテスタピンを介して被測定ＬＳＩのピンに接続
されている。Ｍｕｌｔｉ−ＤＵＴ測定機能付ＬＳＩテス
タは、複数個のＬＳＩを同時測定可能であるが、多数の
テストユニットを必要とし、測定ピンとコンパレータと
を被測定ピン数分だけ必要とするため、テスタのコスト
を増大させ、高価なテスタとなってしまうという問題が
ある。

【０００７】このため、特開平２−２９７２３６号公報
には、複数の被試験ＲＡＭに同一のテストデータを記憶
するための手段およびこのテストデータと被試験ＲＡＭ
からの読み出しデータとを比較する手段を用いることに
よって、比較的ピン数の少ない安価な汎用テスタであっ
ても、複数の被試験ＲＡＭ機能試験を並行して実施する
ことができるＲＡＭ同時テスト回路が開示されている。
また特開平４−２７０９７８号公報には、ＤＵＴ（被測
定デバイス）判定用コンパレータの前段にマルチプレク
サを設けて、１個のコンパレータでＤＵＴの多数の出力
ピンをテストできるように構成したＩＣテスタが開示さ
れている。しかし、これらに開示されたテスタは、複数
のデバイスの同時測定が可能なものではあるが、メモリ
のロジック測定のみに注目しているため、同時測定が可
能であるのは機能性試験であって、ＤＣ特性を同時測定
可能なものではないという問題があった。

【０００８】

【発明が解決しようとする課題】このように、従来のＬ
ＳＩテスタやＩＣテスタなどにおいては、ＤＣ特性まで
含めた特性をプローブ評価を行う場合に複数の半導体チ
ップを同時測定するには、コンパレータ数を増加させる
か、複数のメモリとクロックを使用してＤＣ特性を犠牲
にするかの方法以外には取り得る方法がなかった。

【０００９】本発明の目的は、上記従来技術の問題点を
解消し、テスト用テストヘッドを増大させることなく、
複数個の半導体チップをそのＤＣ特性および機能性を含
めた特性について同時に測定することができ、すなわ
ち、ＤＣ特性測定可能なＭｕｌｔｉ−ＤＵＴ測定を行う
ことができ、また同時測定可能な半導体チップを任意か
つ自動的に選択することができ、さらにウエハのプロー
ブテスト時間を短縮するとともにプローブカードなどの
ウエハプローバの寿命の改善と保守管理の容易化を図る
ことのできるプローブテスト装置およびプローブテスト
方法を提供するにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の態様は、絶縁性フレキシブルフィル
ムと、このフレキシブルフィルムに設けられた複数の開
口と、これらの複数の開口の各々の周辺に設けられる複
数のＴＡＢバンプと、各々の開口のＴＡＢバンプの一部
から重複することなくそれぞれ所定の方向に前記フレキ
シブルフィルムの周辺まで延長する第１のリードを含む
第１配線層と、前記各々の開口のＴＡＢバンプの残余に
対応して前記第１配線層に対し絶縁層を介して設けら
れ、重複することなくそれぞれ前記第１のリードの方向
と所定の角度をなす方向に前記フレキシブルフィルムの
周辺まで延長する第２のリードを含む第２配線層と、前
記各々の開口のＴＡＢバンプの残余と第２のリードとを
それぞれ接続する接続手段と、前記開口のＴＡＢバンプ
に対応して前記フレキシブルフィルムの外周辺部または
外部に設けられるテスタピン接続用パッドと、各開口の
同じ位置のＴＡＢパッドから延長する第１または第２の
リードを互い接続するとともに対応するテスタピン接続
用パッドと接続する接続手段とを有するフレキシブルプ
ローブカードを備えたプローブテスト装置を提供するも
のである。ここで、前記開口は矩形であり、その対角線
が一直線上に存在するように配置され、第１のリードと
第２のリードとは略直交するフレキシブルプローブカー
ドであるのが好ましい。

【００１１】また、本発明の第２の態様は、上記第１の
態様のプローブテスト装置であって、前記フレキシブル
プローブカードは、さらに前記ＴＡＢバンプと逆側のフ
レキシブルフィルムの表面の前記開口周辺に積層される
磁性体を有し、さらに前記磁性体に近接して配置される
電磁石とを有し、この電磁石への注入電流によって極性
を変化させて、前記フレキシブルプローブカードの開口
のＴＡＢバンプと、これに位置合わせされた、ウエハ上
の半導体チップの電極との電気的接続または非接続を行
い、同時測定する前記半導体チップの個数を自動制御す
ることを特徴とするプローブテスト装置を提供するもの
である。

【００１２】また、本発明の第３の態様は、上記第１の
態様のプローブテスト装置であって、さらに前記フレキ
ブルカードの複数個の開口に対し、それぞれ独立に各々
の開口のＴＡＢバンプとこれに位置合わせされたウエハ
上の半導体チップの電極とを接触させる手段を有するこ
とを特徴とするプローブテスト装置を提供するものであ
る。

【００１３】また、本発明の第４の態様は、上記第２お
よび第３の態様のプローブテスト装置を用いて、ウエハ
上の複数個の半導体チップを同時測定するに際し、測定
のために前記フレキシブルプローブカードのＴＡＢバン
プとその電極が接触している半導体チップの個数を検出
し、この被測定半導体チップの個数に応じてコンパレー
タレベルおよびプログラマブルロードを自動変更し、自
動変更された測定条件で複数個の半導体チップの同時測
定を行うことを特徴をするプローブテスト方法を提供す
るものである。

【００１４】また、本発明の第５の態様は、上記第２お
よび第３の態様のプローブテスト装置を用いて、複数の
測定項目についてウエハ上の複数個の半導体チップを同
時測定するに際し、複数個の被測定半導体チップの電極
を前記フレキシブルプローブカードのＴＡＢバンプに接
触させ、前記被測定半導体チップの個数に応じた測定条
件で測定を行う同時測定モードで一つの測定項目につい
て測定を行ない、被測定半導体チップのすべてが正常で
あった場合には次の測定項目の測定に移行し、前記一つ
の測定項目について測定値が正常値でなかった場合に
は、１個の被測定半導体チップのみの電極を前記フレキ
シブルプローブカードのＴＡＢバンプに接触させて、個
別測定条件で測定を行う個別測定モードで複数個の被測
定半導体チップを１個ずつ順次測定を行ない、不良半導
体チップを同定した後、該不良半導体チップを測定対象
から外して、正常な半導体チップのみの電極をフレキシ
ブルプローブカードのＴＡＢバンプに接触させ、その個
数に応じて自動変更された測定条件で次の測定項目の同
時測定を行うことを繰り返し、全測定項目の測定が終了
した後、前記フレキシブルプローブカードを移動して、
次の複数個のプローブテストを行うことを特徴とするプ
ローブテスト方法を提供するものである。

【００１５】

【発明の作用】本発明の第１の態様のプローブテスト装
置は、絶縁性フレキシブルフィルムにウエハに形成され
た１個の半導体チップの全電極と接触するＴＡＢバンプ
が設けられ、このＴＡＢバンプから２方向に延長する２
層の配線層からなる基本パターンユニットを複数個有
し、全基本パターンの同一位置にあるＴＡＢバンプを互
いに接続するとともに１つのテストヘッドピン接続用パ
ッドに接続したフレキシブルプローブカードを有してい
るので、複数の半導体チップをＤＣ特性および機能性を
含む特性試験を同時に行うことができる。

【００１６】本発明の第２の態様のプローブテスト装置
は、フレキシブルプローブカードに積層された磁性体と
これに近接して配置される電磁石によって、また、本発
明の第３の態様のプローブテスト装置は、接触手段によ
って、プローブカードのＴＡＢバンプと被測定半導体チ
ップとの接触を各チップ毎に独立に行うことができるの
で、被測定半導体チップを任意に選択することができ
る。

【００１７】本発明の第４の態様のプローブテスト方法
は、複数個の半導体チップの同時測定に際し、プローブ
カードのＴＡＢバンプにその電極が接触する半導体チッ
プの個数を検出し、この個数に応じて出力のコンパレー
タレベルやプログラマブルロードを自動変更することが
できるので、任意の個数の半導体チップの同時測定をコ
ンパレータを増加させることなく、自動的に行うことが
できる。

【００１８】本発明の第５の態様のプローブテスト方法
は、複数個の半導体チップの同時測定を行う同時測定モ
ードと個々の半導体チップの測定を行う個別測定モード
とを有し、１つ測定項目について同時測定モードにおけ
る測定値が正常である場合には次の測定項目に移行し、
異常である場合には、個別測定モードで個々の被測定半
導体チップの測定を順次行って、不良チップを同定し、
終了後、不良チップを除いて、同時測定モードによる測
定を行うので、コンパレータを増加させることなく、ま
たテストヘッドを増大させることなく、ＤＣ特性試験も
機能性試験も同様に行うことができ、プローブテスト時
間の短縮を図ることができる。

【００１９】

【実施例】本発明に係るプローブテスト装置およびプロ
ーブテスト方法を添付の図面に示す好適実施例に基づい
て以下に詳細に説明する。

【００２０】図１は、本発明の第１の態様のプローブテ
スト装置の一実施例の模式図である。同図に示すよう
に、本発明のプローブテスト装置１０は、シリコンウエ
ハ１２に形成された複数個の半導体チップ（以下、ＬＳ
Ｉチップという）１４を測定可能とするためのフレキシ
ブルプローブカード（以下、プローブカードという）１
６と、このプローブカード１６の下側においてシリコン
ウエハ１２を載置するためのプローバ１８と、プローブ
カード１６をセットするためのテストヘッド２０と、テ
ストヘッド２０を介して被測定ＬＳＩチップ１４の機能
性試験および電気的特性（ＤＣ特性）試験を行うテスト
ユニット２２とを有する。

【００２１】テストユニット２２は、被測定ＬＳＩチッ
プ１４に供給する入力信号の発生回路２４および被測定
ＬＳＩチップ１４からの出力信号を判定する判定回路
（コンパレータ）２６からなり、機能性試験を行うため
のファンクションテストユニット２７と、入出力電流や
出力電圧などの電気的特性を測定するＤＣテストユニッ
ト２８と、これらのユニット２７および２８を制御する
制御部３０とを有する。

【００２２】また、テストヘッド２０は、プローブカー
ド１６との電気的接続のためのテスタピン３２を有し、
本発明の第２および第３の態様のプローブテスト装置１
０では、さらに選択された被測定ＬＳＩチップ１４の測
定を可能とするためにこのＬＳＩチップ１４（の電極）
にプローブカード１６（のＴＡＢバンプ４４）を接触さ
せる手段３４と、この接触手段を駆動制御する駆動制御
手段３６と、この駆動制御手段によってプローブカード
１６が接触して電気的に接続され、同時測定が行われる
ＬＳＩチップ１４の個数を検出する手段３８とを有す
る。ここで、当然のことながらテストユニット２２とテ
ストヘッド２４とは電気的に接続されている。

【００２３】次に、プローブカード１６は、本発明の最
も特徴とするものであって、略正方形状の絶縁性フレキ
シブルフィルム（フレキシブル配線基板）４０と、この
フィルム４０の所定位置に穿孔された複数個（図示例で
は９個）の開口４２（ＬＳＩチップＡ１、Ｂ２、Ｃ３、
Ｄ４、・・・・、Ｉ９に対応）と、これらの開口４２の
周辺に被測定ＬＳＩチップ１４の電極に対応して設けら
れるＴＡＢバンプ４４（図１および図３参照）と、フィ
ルム４０上において、図中開口４２の両縦側辺のＴＡＢ
バンプ４４からそれぞれ横方向左右に延長された複数の
横リード４５からなる第１配線層４６と、図中開口４２
の両横側辺のＴＡＢバンプ４４からそれぞれ縦方向上下
に延長された複数の縦リード４７からなる第２配線層４
８と、これらの第１配線層４６の横リード４５および縦
配線層４８の縦リード４７のうち各々の開口４２の同じ
位置（各ＬＳＩチップ１４の同じ電極に対応する位置）
から延長されたリード４５、４７同士を互いに接続し、
フィルム４０上に設けられた接点４９に接続する縦横接
続配線５０、５２と、開口４２、ＴＡＢバンプ４４、配
線層４６、４８、接点４９、接続配線５０、５２が設け
られたフレキシブルフィルム４０を固定するためのプリ
ント配線基板５４と、このプリント配線基板５４の外周
部に開口４２のＴＡＢバンプ４４（被測定ＬＳＩチップ
１４の電極）に対応して設けられ、テストヘッド２０と
接続するのに用いられるテスタピン接続用パッド５６と
を有する。

【００２４】フレキシブルフィルム４０は、４隅が欠け
た正方形を有し、プリント配線基板５４は、硬質で外形
が円形であり、中央にフレキシブルフィルム４０のサイ
ズより小さい４隅が４分円となった正方形の開口５８を
有し、この開口５８上にフレキシブルフィルム４０は載
置され、その四辺がプリント配線基板５４上に接着固定
される。図示例では、フィルム４０の複数個の開口４２
は、ＬＳＩチップＡ１、Ｂ２、Ｃ３、Ｄ４、・・・・、
Ｉ９に対応して９個が対角線状に並ぶ配置となっている
が、本発明はこれに限定されず、開口４２周辺に設けら
れているＴＡＢバンプからフィルム４０の外縁部の接続
配線５０、５２まで延長されたリード４５、４７同士が
互いに重複せず、他の開口４２上を走ることがなけれ
ば、どのように配置することも可能である。また、図示
例では、開口４２の形状も、ＬＳＩチップ１４の形状に
合わせて正方形となっているが、本発明はこれに限定さ
れるわけではなく、矩形（長方形）、菱形、多角形、円
形、楕円形などＬＳＩチップ１４の電極の配置に応じて
適宜選択すればよいし、ＬＳＩチップ１４の形状に合わ
せても合わせなくてもよい。

【００２５】図３に、本発明のプローブカード１６の１
つの開口４２と、この開口４２の周辺のＴＡＢバンプ４
４から引き出される配線構造からなるプローブカードの
基本パターンユニット４１に示す。本発明のプローブカ
ード１６は、これらの基本パターンユニット４１を複数
個組み合わせたものである。図３において、開口４２の
周辺部に被測定ＬＳＩチップ１４の電極位置に対応して
ＴＡＢバンプ４４が設けられている。図示例では１辺当
り１２個のＴＡＢバンプ４４が内側辺に沿って設けられ
ているが、本発明はこれに限定されず、測定対象となる
ＬＳＩチップ１４の電極数および配置に応じて決定すれ
ばよい。

【００２６】図３において、開口４２の縦方向の両側辺
のＴＡＢバンプ４４からは横方向に横リード４５が延長
され、フレキシブルフィルム４０の外縁部において少し
ずつ斜めにずれて配置される端点（接点）５１に接続さ
れる。これらの複数の横リード４５は第１配線層（横配
線層）４６を形成する。一方、開口４２の横方向の両側
辺のＴＡＢバンプ４４からは縦方向に短い縦リード４７
ａが接点４７ｂまで延長される。接点４７ｂから縦リー
ド４７が延長され、図３には示されていないが、同様に
フレキシブルフィルム４０の外縁部において、少しずつ
斜めにずれて配置される端点（接点）５３に接続される
（図２参照）。ここで短い縦リード４７ａは第１配線層
４６を形成し、縦リード４７は第２配線層（縦配線層）
４８を形成する。ここで、第１配線層４６と第２配線層
４８との間には図示しない絶縁層が介在し、接点４７ｂ
は、この絶縁層に空けられた孔を通してリード４７ａと
リード４７とを電気的に接続する接点である。また、第
１配線層４６の横リード４５の接点５１では前述の絶縁
層を通して縦方向の接続配線５０が接続され、この接続
配線５０は第２配線層４８に形成される。一方、第２配
線層４８の縦リード４７の接点５３では前述の絶縁層を
通して横方向の接続配線５２が接続され、この接続配線
５２は第１配線層４６に形成される。

【００２７】図示例においては、開口４２の周辺のＴＡ
Ｂバンプ４４から延長されるリード４５、４７を２層配
線として縦方向と横方向の略直交する方向に配置した
が、本発明はこれに限定されず、ＴＡＢバンプ４４から
のリード４５と４７の延長方向は任意の角度で交差して
もよいし、また、２層以上の多層配線としてもよい。本
発明の第１の態様のプローブテスト装置は基本的に以上
のように構成される。

【００２８】図４に本発明の第２の態様のプローブテス
ト装置１０の接触手段３４の詳細を示す。接触手段３４
は、プローブカード１６の開口４２の周辺のフィルム４
０の下面に設けられたＴＡＢバンプ４４に対応するフィ
ルム４０の上面側の位置に積層された磁性体６０と、プ
ローブカード１６がＬＳＩチップ１４に位置合わせして
配置（整置）された時に磁性体６０に対向する位置に所
定間隔離隔して配置される電磁石６２と、電磁石６２を
駆動する電流を流す電源および電流の向きを制御する手
段からなる駆動制御手段３６（図１参照）とを有する。
電磁石に流す電流の向きによって磁性体６０と電磁石６
２との極性が一致するとき、両者には反撥力が働き、図
中左側のＬＳＩチップ１４（Ａ１）の場合のようにプロ
ーブカード１６のＴＡＢバンプ４４をＬＳＩチップＡ１
の電極に確実に接触させ、電気的接続がなされる。こう
して、ＬＳＩチップＡ１を測定に供される。一方、磁性
体６０と電磁石６２との極性が逆になるとき、両者には
引力が働き、図中真中のＬＳＩチップ１４（Ｂ２）の場
合のようにプローブカード１６をＬＳＩチップＢ２から
引き離し、ＴＡＢバンプ４４とＬＳＩチップＢ２の電極
との間を所定間隔、例えば１μｍ離間させる。こうして
ＬＳＩチップＢ２は測定から外される。

【００２９】こうして、電磁石６２に流す電流の向きを
制御することにより、測定するＬＳＩチップ１４を任意
に選択することができるし、同時に測定するＬＳＩチッ
プ１４の個数と位置を任意に選択することができる。こ
こで、磁性体６０を設ける方法としては特に制限はない
が、例えば、磁性体のアモルファスシートを蒸着するこ
とにより移層してもよい。

【００３０】なお、図４に示す例では、プローブカード
１６に磁性体６０を設け、テストヘッド２０に電磁石６
２を設けているが、本発明はこれに限定されず、プロー
ブカード１６と電磁石６２との間に所定重量の支持体を
介在させ、この支持体を介してプローブカード１６のＴ
ＡＢバンプ４４をＬＳＩチップ１４の電極の接触を行
い、支持体とプローブカード１６とを一体として引き離
すようにしてもよい。この他機械的にプローブカード１
６の開口部４２の周辺のＴＡＢバンプ４４を上下させる
ものであってもよい。

【００３１】本発明の第２および第３の態様のプローブ
テスト装置は基本的に以上のように構成されるが、以下
に本発明の第４および第５の態様のプローブテスト方法
について説明する。

【００３２】本発明の第４の態様のプローブテスト方法
においては、図４に示す接触手段３４の電磁石６２に流
す電流駆動手段３６によって制御される電流の向きを検
出手段３８によって検出し、測定状態（プローブカード
１６の開口４２周辺のＴＡＢバンプ４４がＬＳＩチップ
１４と接触し、電気的接続がなされている状態）にある
ＬＳＩチップ１４の個数を検出し、テストユニット２２
に個数データとして伝送し、制御部３０においてファン
クションユニット２７のコンパレータ２６のコンパレー
タレベルおよび入力信号発生回路２４のプログラマブル
ロードやＤＣテスト条件などの測定条件を選択された被
測定ＬＳＩチップ１４の個数に応じて自動変更し、この
自動変更された測定条件で、ファンクションテストおよ
びＤＣテストなどのプローブテストを行うものである。
測定条件の自動変更は、予めＬＳＩチップ１４の１個当
たりの測定条件を制御部３０のメモリに記憶させてお
き、個数に応じて必要な測定条件を演算させるように構
成しておくことができる。

【００３３】本発明の第５の態様のプローブテスト方法
を図５に示す。まず、ＬＳＩチップ１４が形成されたシ
リコンウエハ１２をプローバ１８上に載置し、所定位置
にセットし、その上にプローブカード１６およびテスト
ヘッド２０を位置合わせして設置する。

【００３４】次に、測定ルーチンをスタートし、測定モ
ードを同時測定モードに設定し、測定するＬＳＩチップ
１４の個数を全部、図２に示す例では９個とし、テスト
ユニット２２の制御部３０でコンパレータレベルやプロ
グラマブルロードなどの初期測定条件を設定する。同時
に、駆動制御手段３６によって接触手段３４の電磁石６
２に所定向きの電流を流し、プローブカード１６のすべ
ての開口４２の周辺部に設けられた磁性体６２との間に
斥力を生じさせ、すべての開口４２の周辺のＴＡＢバン
プ４４とＬＳＩチップ１４（Ａ１、Ｂ２、Ｃ３、Ｄ４、
・・・・、Ｉ９）の電極とを確実に接触させ、電気的に
接続する（導通状態）。

【００３５】次に測定項目を設定する。ここで、測定項
目はＤＣテストで、入力電圧Ｖ_IL、Ｖ_IH、出力電圧
Ｖ_OL、Ｖ_OH、スタンバイ電流Ｉｄｄｓとし、ファンクシ
ョンテストでＬＳＩチップ１４の導通のロジックをロジ
ック１、故障のパターンをロジック２とし、Ｖ_IL→Ｖ_IH
→Ｖ_OL→Ｖ_OH→Ｉｄｄｓ→ロジック１→ロジック２の順
序でこれら全部を測定をＬＳＩチップ１４に対して行う
ものとする。

【００３６】設定項目についてテストユニット２２のＤ
Ｃテストユニット２８またはファンクションテストユニ
ット２７を用いて測定を行い、得られた結果をコンパレ
ータ２６で判定し、測定値が正常（ＰＡＳＳ）であれ
ば、次の測定項目に移行する。全部測定項目が終了し、
移行する測定項目がない場合には接触手段３４の電磁石
６２に流す電流の向きを変えてプローブカード１６の磁
性体６０を電磁石６２に接触させて、ＴＡＢバンプ４４
とすべてのＬＳＩチップ１４の電極との間の接触を解除
し、非導通状態とする。この後、プローブカード１６を
シリコンウエハ１２の次のＬＳＩチップ１４群に移動
し、新たなテストルーチンを開始する。次のＬＳＩチッ
プ群がない場合はテストを終了し、シリコンウエハ１２
をプローバ１８から除去する。

【００３７】一方、測定値が正常でない場合（ＦＡＩ
Ｌ）には、測定モードが個別測定モードに変わる。この
個別測定モードで、測定条件を１個の測定条件に設定
し、１個のＬＳＩチップ１４、例えばＡ１を選択し、選
択された１個のＬＳＩチップＡ１の測定を同一の測定項
目について行う。測定結果が正常（ＰＡＳＳ）であれ
ば、次の１個のＬＳＩチップ１４を選択する。一方、個
別測定モードでの測定値が正常でない（ＦＡＩＬ）場合
には、このＬＳＩチップ１４を不良（ＦＡＩＬ）チップ
として同定し、次の１個のＬＳＩチップ１４を選択す
る。このようにして、１個ずつＬＳＩチップ１４を選択
して、選択するＬＳＩチップ１４がなくなるまで測定を
繰り返す。

【００３８】個別測定モードで選択するＬＳＩチップ１
４がなくなると個別測定モードが同時測定モードに変わ
る。ここで次の測定項目の測定においては、同定された
不良ＬＳＩチップ１４を除いた残りのすべてのＬＳＩチ
ップ１４を接触手段３４により導通状態にする。そし
て、導通状態にあるＬＳＩチップ１４の個数を検出手段
３８により検出し、その個数に応じて、出力コンパレー
タの電流負荷を自動的にレベル変更して測定条件を設定
する。こうして、個数に応じて設定された測定条件で残
りの正常なすべてのＬＳＩチップ１４の測定を行う。こ
うして、本発明の第４の態様のプローブテスト方法によ
り、プローブテストを全自動で行うことができる。

【００３９】本発明に係るプローブテスト装置およびプ
ローブテスト方法は基本的に以上のように構成される
が、本発明はこれに限定されず、例えば第１配線層と第
２配線層との間の絶縁層をフレキシブルプローブカード
の絶縁性フレキシブルフィルムとし、この両側に両配線
層を形成してよいなど、本発明の要旨を逸脱しない範囲
において設計の変更や改良が可能なことはもちろんであ
る。

【００４０】

【発明の効果】以上詳述したように、本発明の第１、第
２および第３の態様によれば、ウエハに形成された任意
の複数個の半導体チップのＤＣ特性および機能特性を含
む特性試験をコンパレータを増加させることなく、また
テストヘッドを増大させることなく、同時測定すること
ができる。また、こうしてウエハのプローブテスト時間
の短縮を図ることができる。さらに、ウエハのプローブ
カードの１つの基本パターンユニットが不良となって
も、他の部分での測定が可能であり、ウエハプローバの
寿命の改善と保守管理の容易化を図ることができる。

【００４１】また、本発明の第４の態様によれば、複数
個の半導体チップの同時測定に際しプローブカードのＴ
ＡＢバンプにその電極が接触する半導体チップの個数を
検出し、この個数に応じて出力のコンパレータレベルや
プログラマブルロードを自動変更することができるの
で、任意の個数の半導体チップの同時測定をコンパレー
タを増加させることなく、自動的に行うことができる。

【００４２】本発明の第５の態様によれば、複数個の半
導体チップの同時測定を行う同時測定モードと個々の半
導体チップの測定を行う個別測定モードとを有し、１つ
測定項目について同時測定モードにおける測定値が正常
である場合には次の測定項目に移行し、異常である場合
には、個別測定モードで個々の被測定半導体チップの測
定を順次行って、不良チップを同定し、終了後、不良チ
ップを除いて、同時測定モードによる測定を行うので、
コンパレータを増加させることなく、またテストヘッド
を増大させることなく、ＤＣ特性試験も機能性試験も同
様に行うことができ、プローブテスト時間の短縮を図る
ことができる。

【図面の簡単な説明】

【図１】本発明に係るプローブテスト装置の一実施例の
模式図である。

【図２】本発明に係るプローブテスト装置に用いられる
フレキシブルプローブカードの一実施例の平面模式図で
ある。

【図３】図２に示すフレキシブルプローブカードの基本
パターンユニットの一実施例の模式図である。

【図４】本発明に係るプローブテスト装置に用いられる
接触手段の一実施例の模式図である。

【図５】本発明に係るプローブテスト方法の一例を示す
フローチャートである。

【符号の説明】

１０ プローブテスト装置 １２ シリコンウエハ １４ 半導体チップ（ＬＳＩチップ） １６ フレキシブルプローブカード １８ プローバ ２０ テストヘッド ２２ テストユニット ２４ 入力信号発生回路 ２６ 判定回路（コンパレータ） ２７ ファンクションテストユニット ２８ ＤＣテストユニット ３０ 制御部 ３２ テスタピン ３４ 接触手段 ３６ 駆動制御手段 ３８ 検出手段 ４０ フレキシブルフィルム ４１ 基本パターンユニット ４２、５８ 開口 ４４ ＴＡＢバンプ ４５、４７、４７ａ リード ４６、４８ 配線層 ４７ｂ、４９、５１、５３ 接点 ５０、５２ 接続配線 ５４ プリント配線基板 ５６ テスタピン接続用パッド ６０ 磁性体 ６２ 電磁石

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−268035（ＪＰ，Ａ) 特開 平４−236440（ＪＰ，Ａ) 特開 平４−266043（ＪＰ，Ａ) 特開 平５−144894（ＪＰ，Ａ) 特開 平５−47864（ＪＰ，Ａ) 特開 平１−128381（ＪＰ，Ａ) 特開 昭60−260861（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性フレキシブルフィルムと、このフレ
   キシブルフィルムに設けられた複数の開口と、これらの
   複数の開口の各々の周辺に設けられる複数のＴＡＢバン
   プと、各々の開口のＴＡＢバンプの一部から重複するこ
   となくそれぞれ所定の方向に前記フレキシブルフィルム
   の周辺まで延長する第１のリードを含む第１配線層と、
   前記各々の開口のＴＡＢバンプの残余に対応して前記第
   １配線層に対し絶縁層を介して設けられ、重複すること
   なくそれぞれ前記第１のリードの方向と所定の角度をな
   す方向に前記フレキシブルフィルムの周辺まで延長する
   第２のリードを含む第２配線層と、前記各々の開口のＴ
   ＡＢバンプの残余と第２のリードとをそれぞれ接続する
   接続手段と、前記開口のＴＡＢバンプに対応して前記フ
   レキシブルフィルムの外周辺部または外部に設けられる
   テスタピン接続用パッドと、各開口の同じ位置のＴＡＢ
   パッドから延長する第１または第２のリードを互い接続
   するとともに対応するテスタピン接続用パッドと接続す
   る接続手段とを有するフレキシブルプローブカードを備
   えたプローブテスト装置。
2. 【請求項２】前記開口は矩形であり、その対角線が一直
   線上に存在するように配置され、第１のリードと第２の
   リードとは略直交するフレキシブルプローブカードであ
   る請求項１に記載のプローブテスト装置。
3. 【請求項３】請求項１または２に記載のプローブテスト
   装置であって、前記フレキシブルプローブカードは、さ
   らに前記ＴＡＢバンプと逆側のフレキシブルフィルムの
   表面の前記開口周辺に積層される磁性体を有し、さらに
   前記磁性体に近接して配置される電磁石とを有し、この
   電磁石への注入電流によって極性を変化させて、前記フ
   レキシブルプローブカードの開口のＴＡＢバンプと、こ
   れに位置合わせされた、ウエハ上の半導体チップの電極
   との電気的接続または非接続を行い、同時測定する前記
   半導体チップの個数を自動制御することを特徴とするプ
   ローブテスト装置。
4. 【請求項４】請求項１または２に記載のプローブテスト
   装置であって、さらに前記フレキシブルカードの複数個
   の開口に対し、それぞれ独立に各々の開口のＴＡＢバン
   プとこれに位置合わせされたウエハ上の半導体チップの
   電極とを接触させる手段を有することを特徴とするプロ
   ーブテスト装置。
5. 【請求項５】請求項３または４に記載のプローブテスト
   装置を用いて、ウエハ上の複数個の半導体チップを同時
   測定するに際し、測定のために前記フレキシブルプロー
   ブカードのＴＡＢバンプとその電極が接触している半導
   体チップの個数を検出し、この被測定半導体チップの個
   数に応じてコンパレータレベルおよびプログラマブルロ
   ードを自動変更し、自動変更された測定条件で複数個の
   半導体チップの同時測定を行うことを特徴をするプロー
   ブテスト方法。
6. 【請求項６】請求項３または４に記載のプローブテスト
   装置を用いて、複数の測定項目についてウエハ上の複数
   個の半導体チップを同時測定するに際し、 複数個の被測定半導体チップの電極を前記フレキシブル
   プローブカードのＴＡＢバンプに接触させ、前記被測定
   半導体チップの個数に応じた測定条件で測定を行う同時
   測定モードで一つの測定項目について測定を行ない、被
   測定半導体チップのすべてが正常であった場合には次の
   測定項目の測定に移行し、 前記一つの測定項目について測定値が正常値でなかった
   場合には、１個の被測定半導体チップのみの電極を前記
   フレキシブルプローブカードのＴＡＢバンプに接触させ
   て、個別測定条件で測定を行う個別測定モードで複数個
   の被測定半導体チップを１個ずつ順次測定を行ない、不
   良半導体チップを同定した後、該不良半導体チップを測
   定対象から外して、正常な半導体チップのみの電極をフ
   レキシブルプローブカードのＴＡＢバンプに接触させ、
   その個数に応じて自動変更された測定条件で次の測定項
   目の同時測定を行うことを繰り返し、全測定項目の測定
   が終了した後、前記フレキシブルプローブカードを移動
   して、次の複数個のプローブテストを行うことを特徴と
   するプローブテスト方法。