KR100720788B1 - 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 - Google Patents

Abstract

본 발명은 인쇄회로 기판(PCB)(5)을 이용해 칩을 테스트하기 위해, 상기 PCB(5)와 상기 칩(1) 사이에 전기 접속이 이루어지고, 상기 PCB(5)에서 다수의 칩이 병렬로 테스트될 수 있는 장치에 관한 것이다.

Description

인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치{DEVICE FOR TESTING CHIPS BY MEANS A PRINTED CIRCUIT BOARD}

도 1 은 본 발명에 따른 장치의 개략적인 단면도이고,

도 2 는 프로브 니들을 개별 칩에 설치하는 제 1 의 방법을 이용하는 종래의 장치이고,

도 3 은 프로브 니들을 프로브 카드에 설치하는 다른 종래의 장치이다.

*도면의 주요부분에 대한 부호의 설명*

1, 2 : 칩 3 : 프로브 니들

4 : 패드 5 : PCB

6 : 프로브 카드 7 : 반도체 웨이퍼

본 발명은 인쇄회로 기판(PCB: Printed Circuit Board)을 이용해 칩, 다시 말해서 칩에 들어 있는 집적 회로를 테스트하기 위해, 프로브 니들이라고도 불리는 존데 니들을 통해 상기 PCB과 상기 칩 사이에 전기 접속이 이루어지는 장치에 관한 것이다.

칩은 바람직하게는 웨이퍼 평면에서 테스트되며, 이는 웨이퍼 평면에서 다수의 칩이 평행하게 처리될 수 있어 상당한 시간 및 비용 절감을 수반하기 때문이다. 특히 작은 치수의 니들을 기초로하고 형성 요인(form factor)를 고려한 고도로 평행한 콘택-제조 방법이 최근에 유망한 방법으로서 간주되고 있다. 이러한 테스트는 기본적으로 2개의 상이한 방법으로 실시될 수 있다.

제 1 방법에서, 다수의 매우 정밀한 프로브 니들이 칩마다 제공되고 상기 프로브 니들은 PCB 상의 패드들 또는 콘택 패드들과 접촉하게 된다.

제 2 방법에서, 상당수의 존데 니들이 존데 또는 프로브 카드에 장착되어 다수 칩의 병렬 테스트에 이용된다.

제 1 및 제 2 방법은 도 2 및 도 3에 각각 도시되어 있다:

도 2에서 칩(1, 2)마다 프로브 니들(3)이 제공되어 PCB(5)의 패드(4)와 접촉하게 된다.

그에 반해 상기 제 2 방법은 실리콘 반도체 웨이퍼(7) 상의 다수의 칩(1)과 접촉하는 상기 프로브 니들(3)이 다수 장착된 프로브 카드(6)를 이용한다.

상기 제 1 의 방법의 경우에 상기 PCB(5)상에서 개별 칩(1, 2)의 병렬 테스트가 가능하며, 이 때 반드시 주의해야 할 점은 상기 프로브 니들(3)이 할당된 각각의 패드(4)에 접하여 신뢰성있게 접촉되게 해야 한다는 점이다. 제 1 방법의 단점은 패드 상에 있는 각각의 프로브 니들의 센터링이 어렵고, 프로브 니들이 각각의 칩에 고정되어 접속되어야 한다는 것이며, 이러한 고정 작업은 프로브 니들이 실질적으로 제거될 수 없기 때문에 공정을 더 어렵게 한다. 결과적으로, 상기 칩을 다시 이용할 때 이를 고려해야 한다. 이외에도 각각의 칩에 대해 전체 세트의 프로브 니들을 구현하는 것은 상당한 비용을 수반한다.

프로브 카드(6)를 이용하는 제 2 의 방법은 각각의 칩에 대한 프로브 니들에 대해 상당한 비용의 문제점을 갖지 않는다: 이 경우 상기 프로브 카드의 프로브 니들은 차례로 여러 세트의 칩 또는 그의 패드와 접촉하게 된다. 그러나 프로브 카드 방법은 전체 반도체 웨이퍼의 칩과의 콘택 제조가 실제적으로 방해된다는 단점이 있으며, 이는 종래 기술에 따르면 수 10,000개의 개별 프로브 니들을 구비한 프로브 카드가 실현될 수 없기 때문이다. 그러나 이러한 구성이 필요할 수도 있는데, 왜냐하면 반도체 웨이퍼가 1000개까지 칩을 가질 수 있고, 상기 개별 칩 마다에 대해 약 60개의 프로브 니들이 필요하므로, 웨이퍼 또는 웨이퍼에 있는 칩들 테스트하는 프로브 카드에 대해 전체 60,000개의 프로브 니들이 필요하기 때문이다. 이와 같이 다수의 프로브 니들을 이용하는 작업은 측방향 및 수직 방향으로, 즉, 반도체 웨이퍼의 평면 및 상기 평면에 수직인 방향으로 고도의 정확성이 요구된다는 것이 증명된다.

본 발명의 목적은 상기 설명된 종래기술의 문제점을 해결하며, 다수의 칩을 자동 정렬하여 병렬 테스트 하는 칩 테스트 장치를 제공하는 것이다.

상기 목적은 앞서 언급한 종류의 장치에서 본 발명에 따라 상기 프로브 니들이 적용분야에 근사하게 구성된 PCB에 직접 제공되어, 상기 PCB에서 다수의 칩을 병렬로 테스트함으로써 달성된다.

이러한 개념으로, 본 발명은 상기 종래 기술과 기본적으로 다르다: 상기 프로브 니들은 상기 제 1 방법에서처럼 상기 칩에 더 이상 제공되지 않으며 상기 제 2 방법에서처럼 상기 프로브 카드에 더 이상 제공되지 않는다. 오히려 상기 프로브 니들은 PCB에 직접 설치되므로, 본 발명에서 가능한 한 상당수의 프로브 니들이 제공된 프로브 카드도 프로브 니들도 상기 개별의 반도체 칩에서 필요하지 않게 된다. 이 때 상기 PCB 자체는 가능한 한 응용에 가깝게 실현되어 있다는 것이며 예를 들어 DIMM-모듈(DIMM = Dual-Inline Memory Module)에서의 메모리 칩의 추후 이용을 모방한다는 것이다.

상기 PCB에 상기 프로브 니들을 직접 설치함으로써 상당수의 개별 칩의 병렬 접촉 및 테스트가 이루어진다. 메모리 칩의 테스트를 위해 DIMM-형 PCB가 이용되는 것이 유리한데, 왜냐하면 그러한 PCB는 적용분야의 조건하에서 상기 메모리 칩을 테스트할 수 있기 때문이다.

특히 유리한 점은 부가적으로 더미-니들이 상기 칩의 기계적인 자체 정렬을 위해 상기 PCB에 설치된다는 것이다. 그런 경우, 상기 더미-니들의 상기 PCB로부터 이격된 자유단은 표시부와 결합할 수 있으며, 상기 표시부는 상기 칩에 연결된 어댑터에 제공된 함몰부 일 수 있다. 이러한 어댑터는 플라스틱으로 이루어지거나 또는 플라스틱 및 금속으로 이루어지며 칩에 고정 연결되어 있다.

본 발명의 중요한 장점으로는 상기의 제 1 의 방법에 따른 종래 기술에 반해 상기 프로브 니들이 더 이상 상기 개별 칩과 연결되어 있지 않다는 것이다. 그 때문에, 전반적으로 훨씬 적은 양의 니들이 필요한데, 왜냐하면 상기 PCB에 설치된 니들이 그 다음의 칩의 테스트를 위해 즉시 이용될 수 있기 때문이다. 제 2 일반적인 방법에 반하여 본 발명에 따른 장치에 있어서 프로브 카드에서처럼 높은 정밀성 조건이 설정될 필요가 없다: 상기 더미 니들을 통해 자동 센터링이 이루어질 수 있으며, 이 때 상기 더미 니들을 통해 상기 칩 또는 어댑터의 패드에서 상기 프로브 니들의 정확한 정렬이 보장된다.

본 발명에 따른 장치를 통해 상기 칩의 실제 적용 분야에서와 유사 조건하에서의 테스트가 이루어질 수 있다. 결과적으로, 결함이 있는 칩이 신뢰성있게 선별될 수 있기 때문에, 테스트 동안 안전 허용치를 없앨 수 있다.

본 발명에 따른 장치의 또다른 장점으로는 종래의 제 1 방법에 비해 PCB 상에서 종종 패드 대신에 필요한 소켓의 정확한 설치가 없어도 된다는 것이다.

하기에서 본 발명은 도면에 의해 상술된다.

도 2와 도 3은 이미 앞서 설명하였다. 상기 도면들에서 서로 대응하는 소자들에는 동일한 도면 부호가 사용된다.

도 1에서 칩에는 어댑터(8)가 제공되어 있으며, 상기 어댑터는 일반적으로 플라스틱으로 이루어지고, 이 플라스틱 안에 금속 통로가 연장되어 있다. 그러나 어댑터(2)는 상황에 따라서는 생략될 수도 있다. 그 후, 센터링이 이루어지기 때문에, 예를 들어 폴리이미드 및/또는 실리콘 이산화물로 이루어지는 칩의 최상층에서 그에 대응하는 센터링 구조가 에칭된다.

또한 도 1에는 예를 들어 에폭시 수지로 이루어지고 일반적으로 도체가 연장되어 있는 PCB(5)가 도시되어 있다. (도면에 도시되지 않은) 상기 도체에서 또는 상기 PCB(5)의 표면에서 고정 지점(9)에 프로브 니들(3)이 설치된다. 도 1에서, 외측 위치에 있고 어댑터(8)의 함몰부(10)에 결합하는 2개의 프로브 니들은 전기적으로 접속되지 않는 더미 니들로서 작용한다. 예를 들어, 이들은 PCB의 표면상에 직접 고정된다.

PCB(5)에 고정 연결된 정렬 보조물(11)은, 어댑터(8)를 갖는 칩(1) 삽입물이 더미 니들(3)(도 1의 외부 니들 위치)이 함몰부(10)로 슬라이드되어 도 1의 내부 니들 위치에 배치된 프로브 니들(3)의 정확히 위에서 어댑터(8)와 칩(1)을 정렬하도록, 허용하며, 이들 내부 프로브 니들(3)은 어댑터(8)상의 해당 콘택 패드(12)와 접촉하게 된다. 대응하는 미도시된 도체가 어댑터(8)를 통해 콘택 패드(12)로부터 칩(1)으로 유도되어, 프로브 니들(3)이 콘택 패드(12)와 접촉하자 마자 칩(1)의 기능이 테스트되며, 상기 접촉은 비도시된 테스터기에 전기적 접속을 제공한다.

함몰부(10) 대신에, 상황에 따라서는 다른 표시부도 제공될 수 있으며, 예를 들어 폴리이미드 및/또는 실리콘 이산화물로 이루어지는 칩 상부층에서 에칭되어 있는 구조가 될 수 있다. 이러한 구성은 어댑터(8)가 소거되고 프로브 니들(3)과 칩(1) 밑면 사이에서 콘택이 이루어지는 경우 장점이 될 수 있다.

도 1에 도시된 형태의 장치는 PCB(5)상에서 서로 나란히 다수가 제공될 수 있어, PCB(5) 상에서 다수의 칩들이 동시에 병렬로 테스트될 수 있다. 적절한 방식으로, 서로 평행하게 놓여있는 칩의 결과를 평가하는 경우에 하나의 테스터기만으로도 병렬 테스트가 충분할 수 있다.

본 발명의 목적에 따라 상당수의 칩을 자체 정렬로 병렬 테스트하는, 칩의 테스트 장치가 제공된다.

Claims (5)

1. 인쇄회로 기판(PCB)(5)을 이용하여 칩(1)들을 테스트하기 위해 상기 PCB(5)와 상기 칩(1) 사이에 전기적 접속이 이루어지고 상기 PCB(5)에서 다수의 칩들을 병렬로 테스트할 수 있는 장치로서,

   상기 전기적 접속은 상기 PCB(5) 위에 직접적으로 설치되는 프로브 니들(3)들에 의해 형성될 수 있으며, 더미 니들(3)들로서 작용하는 프로브 니들들이 상기 칩(1)들의 기계적인 자체 정렬을 위해 상기 PCB(5)상에 부가적으로 설치되는, 테스트 장치.
2. 제 1 항에 있어서,

   상기 더미 니들(3)들은 표시부(marking)들에서 상기 PCB(5)로부터 떨어진 자유 단부들과 결합되는 것을 특징으로 하는 테스트 장치.
3. 제 2 항에 있어서,

   상기 표시부들은 함몰부(10)들인 것을 특징으로 하는 테스트 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 니들(3)들과 상기 칩(1) 사이에 어댑터(8)가 제공되거나, 적절한 구조물이 상기 칩(1)의 표면에 직접 삽입될 수 있는 것을 특징으로 하는 테스트 장치.
5. 제 1 항 내지 제 3 중 어느 한 항에 있어서,

   상기 칩(1)들의 정렬을 위한 정렬 보조물(11)들이 상기 PCB(5)에 제공되는 것을 특징으로 하는 테스트 장치.

Images