KR20010067427A - 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 - Google Patents
인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 Download PDFInfo
- Publication number
- KR20010067427A KR20010067427A KR1020000078300A KR20000078300A KR20010067427A KR 20010067427 A KR20010067427 A KR 20010067427A KR 1020000078300 A KR1020000078300 A KR 1020000078300A KR 20000078300 A KR20000078300 A KR 20000078300A KR 20010067427 A KR20010067427 A KR 20010067427A
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- chip
- chips
- probe
- needle
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 인쇄회로 기판(PCB)(5)을 이용해 칩을 테스트하기 위해, 상기 PCB(5)와 상기 칩(1) 사이에 전기 접속이 이루어지고, 상기 PCB(5)에서 다수의 칩이 병렬로 테스트될 수 있는 장치에 관한 것이다.
Description
본 발명은 인쇄회로 기판(PCB: Printed Circuit Board)을 이용해 칩, 다시 말해서 칩에 들어있는 집적 회로를 테스트하기 위해, 프로브 니들이라고도 불리는 존데 니들을 통해 상기 PCB과 상기 칩 사이에 전기 접속이 이루어지는 장치에 관한 것이다.
칩은 바람직하게는 웨이퍼 평면에서 테스트되는데, 왜냐하면 거기에서 다수의 칩이 병렬적으로 가공될 수 있으며 이 점이 상당한 시간 및 비용 절감을 수반하기 때문이다. 최근에 성공을 약속하는 것처럼 보이는 특히 병렬성이 큰 접촉방법은 크기가 작은 니들에 기초하고 있으며 예를 들어 형상 요소를 고려하고 있다. 그러한 테스트는 기본적으로 2개의 다른 방법에 의해 실시될 수 있다.
그 제 1 의 방법의 경우에서는 다수의 매우 정밀한 프로브 니들이 칩마다 제공되고 상기 프로브 니들은 PCB 상의 패드나 접촉 필로우와 접촉하게 된다.
그 제 2 의 방법의 경우에서는 상기 존데 니들의 상당수가 존데 또는 프로브 카드에 장착되어 다수 칩의 병렬 테스트에 이용된다.
상기 제 1 의 및 제 2 의 방법은 도 2에 또는 도 3에 도시되어 있다:
도 2에서 칩(1, 2) 마다 프로브 니들(3)이 제공되어 PCB(5)의 패드(4)와 접촉하게 된다.
그에 반해 상기 제 2 의 방법에서는 프로브 카드(6)가 이용되고, 상기 프로브 카드는 다수의 프로브 니들(3)을 구비하므로, 상기 프로브 니들은 규소로 이루어진 반도체 웨이퍼(7)의 다수의 칩(1)과 접촉하게 된다.
상기 제 1 의 방법의 경우에 상기 PCB(5)에서 상기 개별 칩(1, 2)의 병렬 테스트가 가능하고, 이 때 반드시 주의해야 할 점은 상기 프로브 니들(3)이 이에 할당된 각각의 패드(4)를 때리고 나서 신뢰성있게 접촉하게 된다는 점이다. 이 때 나타나는 단점으로는 상기 개별 프로브 니들을 상기 패드에 센터링하는 것이 어렵다는 것이며 그 외에도 상기 프로브 니들은 상기 개별 칩과 고정 연결되어야 하며이 점이 별도의 처리 작업을 어렵게 만든다는 것이다: 상기 프로브 니들은 실제로 제거될 수 없으므로 상기 칩을 다시 이용할 때 그것이 고려되어야 한다. 그 외에도 칩마다에 대해 전체 세트의 프로브 니들을 실현하는 것은 상당한 비용을 의미한다.
상기 프로브 카드(6)를 이용하는 상기 제 2 의 방법은 각각의 칩을 위한 프로브 니들에 대한 상당한 노력으로서 방금 언급한 단점을 가지지 않는다: 이 경우 상기 프로브 카드의 프로브 니들은 차례로 여러 세트의 칩 또는 그의 패드와 접촉하게 된다. 그러나 이것이 가지는 단점으로는 전체 반도체 웨이퍼의 칩의 접촉이 실제로 배제된다는 것이며, 이는 종래 기술에 따르면 몇 10,000개의 개별 프로브 니들을 구비한 프로브 카드가 실현될 수없기 때문이다. 그러나 이는 필요할 수도 있는데, 왜냐하면 반도체 웨이퍼가 1000개까지 칩을 가질 수 있으며 상기 개별 칩 마다에 대해 약 60개의 프로브 니들이 필요하므로 전부 상기 프로브 카드가 웨이퍼의 테스트를 위해 또는 상기 웨이퍼 안에 들어 있는 칩의 테스트를 위해 60,000개 프로브 니들을 필요하게 될 것이기 때문이다. 그와 같이 상당수의 프로브 니들을 이용하는 작업은 횡방향으로 그리고 수직 방향으로, 즉 상기 반도체 웨이퍼의 평면에서 그리고 상기 평면에 대해 수직 방향으로 상당히 높은 정밀성을 필요로 하는 점을 강조할 필요는 없다.
위에서 설명한 종래 기술에서 시작한 본 발명의 목적은 상당수의 칩을 자동 조정으로 병렬 테스트하는, 칩의 테스트 장치를 제공하는데 있다.
도 1 은 본 발명에 따른 장치의 개략적인 단면도이고,
도 2 는 프로브 니들을 개별 칩에 설치하는 제 1 의 방법을 이용하는 종래의 장치이고,
도 3 은 프로브 니들을 프로브 카드에 설치하는 다른 종래의 장치이다.
*도면의 주요부분에 대한 부호의 설명*
1, 2 : 칩 3 : 프로브 니들
4 : 패드 5 : PCB
6 : 프로브 카드 7 : 반도체 웨이퍼
상기 목적은 앞서 언급한 종류의 장치에서 본 발명에 의거하여 상기 프로브 니들이 응용에 가깝게 구성된 PCB에 직접 설치되므로 상기 PCB에서 다수의 칩이 병렬로 테스트됨으로써 달성된다.
이러한 컨셉으로 본 발명은 상기 종래 기술과 기본적으로 다르다: 상기 프로브 니들은 상기 제 1 의 방법에서처럼 상기 칩에 더 이상 제공되지 않으며 상기 제 2 의 방법에서처럼 상기 프로브 카드에 더 이상 제공되지 않는다. 오히려 상기 프로브 니들은 PCB에 직접 설치되므로, 본 발명에서 가능한 한 상당수의 프로브 니들이 제공된 프로브 카드도 프로브 니들도 상기 개별의 반도체 칩에서 필요하지 않게 된다. 이 때 상기 PCB 자체는 가능한 한 응용에 가깝게 실현되어 있다는 것이며 예를 들어 DIMM-모듈(DIMM = Dual-Inline Memory Module)에서의 메모리 칩의 추후 이용을 모방한다는 것이다.
상기 PCB에 상기 프로브 니들을 직접 설치함으로써 상당수의 개별 칩의 병렬 접촉 및 테스트가 이루어진다. 메모리 칩의 테스트를 위해 DIMM-유사한 PCB가 이용되는 것이 유리한데, 왜냐하면 그러한 PCB는 응용 조건하에서 상기 메모리 칩을 테스트할 수 있기 때문이다.
특히 유리한 점은 부가적으로 더미-니들이 상기 칩의 기계적인 자동 조정을 위해 상기 PCB에 설치된다는 것이다. 그런 경우, 상기 더미-니들의 상기 PCB에 이격된 자유단은 표시부와 결합할 수 있으며, 상기 표시부는 홈으로서 상기 칩에 연결된 중간 부재 또는 "인터포우저"에 제공되어 있다. 그러한 인터포우저는 플라스틱으로 이루어지거나 플라스틱과 금속으로 이루어지며 칩에 고정 연결되어 있다.
본 발명의 중요한 장점으로는 상기의 제 1 의 방법에 따른 종래 기술에 반해 상기 프로브 니들이 더 이상 상기 개별 칩과 연결되어 있지 않다는 것이다. 그 때문에, 전반적으로 훨씬 적은 양의 니들이 필요한데, 왜냐하면 상기 PCB에 설치된 니들이 그 다음의 칩의 테스트를 위해 즉시 이용될 수 있기 때문이다. 상기의 제 2 의 일반적인 방법에 반하여 본 발명에 따른 장치에 있어서 프로브 카드에서처럼 높은 정밀성 조건이 설정될 필요가 없다: 상기 더미 니들을 통해 자동 센터링이 이루어질 수 있으며, 이 때 상기 더미 니들을 통해 상기 칩 또는 인터포우저의 패드에서 상기 프로브 니들의 정확한 조정이 보장된다.
본 발명에 따른 장치를 통해 상기 칩의 실제 적용 분야에서와 유사 조건하에서의 테스트가 이루어질 수 있다. 그 때문에, 테스트할 때 안전 허용치를 없앨 수도 있는데, 왜냐하면 결결함 있는이 신뢰성있게 선별될 수 있기 때문이다.
본 발명에 따른 장치의 또 다른 장점으로는 상기의 종래의 제 1 의 방법에 반하여 상기 PCB에서 종종 패드 대신에 필요로 하는 소켓의 정확한 설치가 없어도 된다는 것이다.
하기에서 본 발명은 도면에 의해 상술된다.
도 2와 도 3은 이미 앞서 설명하였다. 상기 도면들에서 서로 대응하는 소자들에는 동일한 도면 부호가 사용된다.
도 1에서 칩에는 인터포우저(8)가 제공되어 있으며, 상기 인터포우저는 일반적으로 플라스틱으로 이루어지고, 이 플라스틱 안에 금속 통로가 연장되어 있다.그러나 상기 인터포우저(2)는 상황에 따라서는 생략될 수도 있다. 그 후, 상기 센터링이 이루어지기 때문에, 예를 들어 폴리이미드 및/또는 이산화규소로 이루어지는 칩의 최상층에서 그에 대응하는 센터링 구조가 에칭된다.
그 외에도 도 1에는 예를 들어 에폭시수지로 이루어지고 일반적으로 도체가 연장되어 있는 PCB(5)가 도시되어 있다. (도면에 도시되지 않은) 상기 도체에서 또는 상기 PCB(5)의 표면에서 고정지점(9)에 프로브 니들(3)이 설치된다. 이 때 도 1에서 완전히 외측에 있는 양 프로브 니들은 상기 인터포우저(8)의 홈(10)과 결합하며 전기 접속되어 있지 않은 더미 니들로서 예를 들어 직접 상기 PCB의 표면에 설치되어 있다.
상기 PCB(5)에 고정 연결된 센터링 보조물(11)을 통해 상기 칩(1)이 상기 인터포우저(8)와 함께 들어오므로, (도 1에서 완전히 외측에 있는) 상기 더미-니들(3)은 상기 홈(10) 안으로 미끄러져 들어가고 상기 인터포우저(8)를 구비한 칩(1)을 정확히 말해서 (도 1에서 안쪽에 있는) 상기 프로브 니들(3) 위에 맞추므로, 상기 프로브 니들(3)은 상기 인터포우저(8)에 있는 접촉 패드(12)와 접촉하게 된다. 상기 접촉 패드(12)로부터 그에 대응하는 도체가 상기 인터포우저(8)를 통해 상기 칩(1)으로 이어지므로, 이것의 기능은, 상기 프로브 니들(3)이 상기 접촉 패드(12)와 접촉하고 그 결과 도면에 도시되지 않은 테스터기와의 전기 접속을 이루자마자, 테스트될 수 있다.
상기 홈(10) 대신에 상황에 따라서는 다른 표시부도 제공될 수 있으며, 예를 들어 폴리이미드 및/또는 이산화규소로 이루어지는 칩의 상부 층에서 에칭되어 있는 구조가 될 수 있다. 그런 종류의 구성상의 장점으로는 상기 인터포우저(8)가 없어도 되며 상기 프로브 니들(3)이 직접 상기 칩(1)의 하측에 접촉할 수 있다는 것이다.
상기 PCB(5)에는 도 1에 도시된 것과 같은 장치의 상당수가 나란히 제공되므로, 다수의 칩을 동시에 병렬로 상기 PCB에서 테스트할 수 있다. 상기 병렬 테스트를 위해, 테스터기가 병렬로 배열된 칩의 결과를 적절하게 평가할 수 있으면, 상기 테스트만으로도 충분하다.
본 발명의 목적에 따라 상당수의 칩을 자동 조정으로 병렬 테스트하는, 칩의 테스트 장치가 제공된다.
Claims (5)
- 인쇄회로 기판(PCB)(5)을 이용해 칩을 테스트하기 위해, 상기 PCB(5)와 상기 칩(1) 사이의 전기 접속이 이루어지고 상기 PCB(5)에 다수의 칩이 병렬로 테스트될 수 있는 장치에 있어서,상기 전기 접속이 상기 PCB(5)에 직접 설치되는 프로브 니들(3)을 통해 이루어질 수 있으며 상기 PCB(5)에서 부가적으로 더미 니들(3)로서 작용하는 프로브 니들이 상기 칩(1)의 기계적인 자동 조정을 위해 설치되는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 더미 니들(3)은 상기 PCB(5)에 이격된 그의 자유단을 이용해 표시부에 결합되는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 표시부는 홈(10)인 것을 특징으로 하는 장치.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 니들(3)과 상기 칩(1) 사이에 중간 부재(8)가 제공되거나 적절한 구조가 직접 상기 칩(1)의 표면에 삽입될 수 있는 것을 특징으로 하는 장치.
- 제 1 항 내지 제 3 중 어느 한 항에 있어서,상기 PCB(5)에 상기 칩(1)의 정렬을 위한 조정 보조물(11)이 제공되어 있는 것을 특징으로 하는 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19961791A DE19961791C2 (de) | 1999-12-21 | 1999-12-21 | Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte |
DE19961791.0 | 1999-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010067427A true KR20010067427A (ko) | 2001-07-12 |
KR100720788B1 KR100720788B1 (ko) | 2007-05-22 |
Family
ID=7933661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000078300A KR100720788B1 (ko) | 1999-12-21 | 2000-12-19 | 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6472892B2 (ko) |
EP (1) | EP1111397B1 (ko) |
JP (1) | JP2001215256A (ko) |
KR (1) | KR100720788B1 (ko) |
CN (1) | CN1294422C (ko) |
DE (2) | DE19961791C2 (ko) |
TW (1) | TW574507B (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
US7061126B2 (en) * | 2003-10-07 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Circuit board assembly |
JP4525117B2 (ja) * | 2004-03-12 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | トレイ |
US20070024312A1 (en) * | 2005-07-27 | 2007-02-01 | Atmel Germany Gmbh | Device and method for the testing of integrated semiconductor circuits on wafers |
US8436636B2 (en) | 2006-10-10 | 2013-05-07 | Apple Inc. | Methods and apparatuses for testing circuit boards |
US8362793B2 (en) | 2006-11-07 | 2013-01-29 | Apple Inc. | Circuit boards including removable test point portions and configurable testing platforms |
CN101231322B (zh) * | 2007-02-09 | 2011-01-26 | 段超毅 | 集成电路开路/短路的测试连接方法 |
DE102007015283A1 (de) * | 2007-03-29 | 2008-10-02 | Qimonda Ag | Testvorrichtung für Halbleiterbauelemente |
CN101770967A (zh) * | 2009-01-03 | 2010-07-07 | 上海芯豪微电子有限公司 | 一种共用基底集成电路测试方法、装置和系统 |
US8994393B2 (en) | 2012-09-06 | 2015-03-31 | International Business Machines Corporation | High-frequency cobra probe |
CN104880658B (zh) * | 2013-07-23 | 2018-09-07 | 苏州固锝电子股份有限公司 | 用于加速度传感器的测试装置 |
CN105575836B (zh) * | 2014-10-08 | 2018-06-12 | 慧荣科技股份有限公司 | 测试装置 |
CN105895542A (zh) * | 2016-04-20 | 2016-08-24 | 上海斐讯数据通信技术有限公司 | 芯片的固定装置、固定方法、pcb板及电子设备 |
US11761983B2 (en) * | 2021-09-13 | 2023-09-19 | Globalfoundries Singapore Pte. Ltd. | Probe card integrated with a hall sensor |
CN115542117B (zh) * | 2022-09-21 | 2024-01-30 | 深圳市奥高德科技有限公司 | 一种可分多单元同步测试的pcb测试机 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2505127A1 (fr) * | 1981-04-30 | 1982-11-05 | Moskovic Jacques | Procede de reperage de trous de centrage dans la fabrication des circuits imprimes et machine mettant en oeuvre ce procede |
US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
US5806181A (en) * | 1993-11-16 | 1998-09-15 | Formfactor, Inc. | Contact carriers (tiles) for populating larger substrates with spring contacts |
US6336269B1 (en) * | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
US6064217A (en) * | 1993-12-23 | 2000-05-16 | Epi Technologies, Inc. | Fine pitch contact device employing a compliant conductive polymer bump |
DE4406538A1 (de) * | 1994-02-28 | 1995-08-31 | Mania Gmbh | Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben |
JPH085664A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Chem Co Ltd | 半導体装置用検査板とその製造方法 |
US5751262A (en) * | 1995-01-24 | 1998-05-12 | Micron Display Technology, Inc. | Method and apparatus for testing emissive cathodes |
JPH0915262A (ja) * | 1995-06-28 | 1997-01-17 | Nec Kansai Ltd | プローブカード |
IT1282617B1 (it) * | 1996-02-13 | 1998-03-31 | Circuit Line Spa | Metodo e dispositivo per l'eliminazione dell'errore di centraggio nella fase di test elettrico di circuiti stampati |
WO1998001906A1 (en) * | 1996-07-05 | 1998-01-15 | Formfactor, Inc. | Floating lateral support for ends of elongate interconnection elements |
JP3741222B2 (ja) * | 1997-09-19 | 2006-02-01 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
-
1999
- 1999-12-21 DE DE19961791A patent/DE19961791C2/de not_active Expired - Fee Related
-
2000
- 2000-12-06 EP EP00126789A patent/EP1111397B1/de not_active Expired - Lifetime
- 2000-12-06 DE DE50011433T patent/DE50011433D1/de not_active Expired - Lifetime
- 2000-12-18 JP JP2000384321A patent/JP2001215256A/ja not_active Withdrawn
- 2000-12-19 KR KR1020000078300A patent/KR100720788B1/ko not_active IP Right Cessation
- 2000-12-20 TW TW89127355A patent/TW574507B/zh not_active IP Right Cessation
- 2000-12-21 US US09/745,567 patent/US6472892B2/en not_active Expired - Lifetime
- 2000-12-21 CN CNB001364839A patent/CN1294422C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1316650A (zh) | 2001-10-10 |
EP1111397A3 (de) | 2003-06-25 |
TW574507B (en) | 2004-02-01 |
CN1294422C (zh) | 2007-01-10 |
DE19961791A1 (de) | 2001-07-12 |
KR100720788B1 (ko) | 2007-05-22 |
DE50011433D1 (de) | 2005-12-01 |
EP1111397B1 (de) | 2005-10-26 |
US20010005141A1 (en) | 2001-06-28 |
US6472892B2 (en) | 2002-10-29 |
JP2001215256A (ja) | 2001-08-10 |
EP1111397A2 (de) | 2001-06-27 |
DE19961791C2 (de) | 2002-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129730B2 (en) | Probe card assembly | |
US4780670A (en) | Active probe card for high resolution/low noise wafer level testing | |
US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
KR20010067427A (ko) | 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 | |
US4862076A (en) | Test point adapter for chip carrier sockets | |
KR20090005875A (ko) | 소켓 및 이를 가지는 검사 장치 및 방법 | |
KR20080022454A (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
US20110089966A1 (en) | Apparatus and systems for processing signals between a tester and a plurality of devices under test | |
US6429671B1 (en) | Electrical test probe card having a removable probe head assembly with alignment features and a method for aligning the probe head assembly to the probe card | |
KR101120405B1 (ko) | 프로브 블록 조립체 | |
KR200200534Y1 (ko) | 프로브 카드 | |
US20110156740A1 (en) | Probe card | |
KR20020093380A (ko) | 반도체 검사용 프로브 카드 | |
US6867479B2 (en) | Method for rewiring pads in a wafer-level package | |
KR20090079271A (ko) | 프로브 카드 | |
KR100776985B1 (ko) | 반도체 소자 검사용 프로브 카드 | |
KR102259225B1 (ko) | 프로브 카드 | |
KR200244654Y1 (ko) | 반도체 검사용 프로브 카드 | |
KR100391822B1 (ko) | 컴퓨터 마더 보드를 이용한 반도체 패키지의 테스트 장치 | |
KR200260959Y1 (ko) | 웨이퍼 검사용 프로브 장치 | |
KR101173948B1 (ko) | 탐침 구조물 | |
KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
KR100253278B1 (ko) | 집적회로 테스트용 소켓 | |
US20060158212A1 (en) | System for testing semiconductor devices | |
KR100389909B1 (ko) | 웨이퍼 레벨 테스트에서 프로우브 카드와 테스트 장비간의 연결 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150507 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |