KR102259225B1 - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR102259225B1
KR102259225B1 KR1020200046282A KR20200046282A KR102259225B1 KR 102259225 B1 KR102259225 B1 KR 102259225B1 KR 1020200046282 A KR1020200046282 A KR 1020200046282A KR 20200046282 A KR20200046282 A KR 20200046282A KR 102259225 B1 KR102259225 B1 KR 102259225B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
disposed
circuit pattern
probe card
Prior art date
Application number
KR1020200046282A
Other languages
English (en)
Inventor
임훈
정재윤
김시정
정우창
김기만
김지훈
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020200046282A priority Critical patent/KR102259225B1/ko
Application granted granted Critical
Publication of KR102259225B1 publication Critical patent/KR102259225B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/14—Braking arrangements; Damping arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 실시예는 프로브 카드에 관한 것이다. 일 측면에 따른 프로브 카드는, 제1회로패턴을 포함하는 제1인쇄회로기판; 상기 제1인쇄회로기판과 상방으로 이격되게 배치되며, 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 포함하는 제2인쇄회로기판; 상기 제2인쇄회로기판의 상부에 배치되며, 상기 제2회로패턴과 전기적으로 연결되는 제3회로패턴을 포함하는 제3인쇄회로기판; 및 상기 제1인쇄회로기판과 상기 제2인쇄회로기판의 사이에 배치되며, 상하 방향으로 탄성력을 제공하는 탄성부를 포함한다.

Description

프로브 카드{Probe card}
본 실시예는 프로브 카드에 관한 것이다.
일반적으로 반도체 집적 회로 장치들은 복수의 집적 회로 칩들이 아주 복잡하면서 정교하게 패키징되어 형성된다.
이러한 반도체 집적 회로들에 대한 전기적 특성 검사를 수행하여, 반도체 집적 회로의 불량 여부를 검사하게 되는데, 일반적으로 프로브 카드(probe card)라는 검사 장치가 사용된다. 상기 프로브 카드는 반도체 집적 회로의 웨이퍼와 테스터(tester)를 전기적으로 연결하는 기능을 한다.
프로브 카드는, 테스트 장비로부터 전기적 신호를 받기 위한 인쇄회로기판과, 전기적 신호를 패드에 전달하는 니들과, 다수의 비아홀(via hole)이 형성된 기판을 포함할 수 있다. 반도체 집적 회로에는 다수의 집적 회로 칩들이 배치되므로, 이를 검사하기 위한 니들 및 비아홀 또한 상기 다수의 집적 회로 칩들에 대응되게 배치되어야 한다.
프로브 카드는 복수의 인쇄회로기판을 포함할 수 있다. 상기 복수의 인쇄회로기판은 상하 방향으로 배치되어, 상호 전기적으로 연결될 수 있다. 그러나, 프로브 카드와 회로 칩 간 접촉 시, 물리적 가압력에 의해 인쇄회로기판에 휨 현상이 발생될 수 있다. 휨 현상 발생 시 전기적 쇼트를 비롯한 프로브 카드 내 회로 특성에 문제가 야기되며, 인쇄회로기판이 고가인 점을 고려할 때 경제적 손실이 발생되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 제안된 것으로서, 다수의 인쇄회로기판 상호 간을 탄력적으로 지지하여 내구성이 향상되고, 경제적인 프로브 카드를 제공하는 데 목적이 있다.
본 실시예에 따른 프로브 카드는, 제1회로패턴을 포함하는 제1인쇄회로기판; 상기 제1인쇄회로기판과 상방으로 이격되게 배치되며, 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 포함하는 제2인쇄회로기판; 상기 제2인쇄회로기판의 상부에 배치되며, 상기 제2회로패턴과 전기적으로 연결되는 제3회로패턴을 포함하는 제3인쇄회로기판; 및 상기 제1인쇄회로기판과 상기 제2인쇄회로기판의 사이에 배치되며, 상하 방향으로 탄성력을 제공하는 탄성부를 포함한다.
본 실시예를 통해, 제1인쇄회로기판이 탄성부를 통해 제2인쇄회로기판 및 제3인쇄회로기판을 탄력적으로 지지하게 되므로, 인쇄회로기판의 휨 현상을 방지할 수 있다.
또한, 제2인쇄회로기판 및 제3인쇄회로기판을 모듈화 하여, 프로브 카드 내 일 영역에 고장 발생 시 일부 교체가 가능하게 되므로 경제적인 장점이 있다.
도 1은 본 발명의 제1실시예에 따른 프로브 카드의 단면도.
도 2는 본 발명의 제2실시예에 따른 프로브 카드의 단면도.
도 3은 도 1의 변형 예를 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A,B,C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐 만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐 만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 제1실시예에 따른 프로브 카드의 단면도 이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 프로브 카드는, 다수의 기판을 포함할 수 있다. 상기 다수의 기판은 상하 방향으로 배치될 수 있다. 상기 다수의 기판은 제1인쇄회로기판(110), 제2인쇄회로기판(120) 및 제3인쇄회로기판(130)을 포함할 수 있다.
상기 제3인쇄회로기판(130)은 상기 프로브 카드의 상부에 배치될 수 있다. 상기 제3인쇄회로기판(130)은 상기 제2인쇄회로기판(120) 또는 상기 제1인쇄회로기판(110) 보다 단면적이 작게 형성될 수 있다.
상기 제3인쇄회로기판(130)은 제3회로패턴(134)을 포함할 수 있다. 상기 제3회로패턴(134)은 상기 제3인쇄회로기판(130) 내 배치될 수 있다. 상기 제3인쇄회로기판(130)은 적어도 하나 이상의 비아홀을 포함할 수 있고, 상기 제3회로패턴(134)의 적어도 일부는 상기 비아홀 내 배치될 수 있다.
상기 제3회로패턴(134)은 상기 제3인쇄회로기판(130) 내 배치되며, 상기 제3인쇄회로기판(130)과 평행하게 배치되는 수평부와, 상기 수평부의 상면에 배치되는 제3-1단자(132)와, 상기 수평부의 하면에 배치되는 제3-2단자(136)를 포함할 수 있다. 상기 제3-1단자(132)와 상기 제3-2단자(136)는 상하 방향으로 오버랩되지 않는 영역에 배치될 수 있다.
상기 제3인쇄회로기판(130)의 상면에는 절연막(150)이 배치될 수 있다. 상기 절연막(150)의 상면에는 제4회로패턴(152)이 형성될 수 있다. 상기 절연막(150)은 타 영역보다 하방으로 함몰 형성되는 영역을 가질 수 있고, 상기 제4회로패턴(152)의 적어도 일부는 상기 절연막(150)의 함몰 영역 내 배치될 수 있다. 상기 제4회로패턴(152)은 상기 함몰 영역을 통해 상기 제3-1단자(132)와 전기적으로 연결될 수 있다. 상기 제4회로패턴(152)의 상면에는 상방으로 돌출되어, 웨이퍼(300)의 패드(310)에 접촉되는 접촉부(154)가 배치될 수 있다. 상기 접촉부(154)가 상기 패드(310)에 접촉 시, 상기 프로브 카드와 상기 웨이퍼(300)가 전기적으로 연결될 수 있다.
상기 제2인쇄회로기판(120)은 상기 제3인쇄회로기판(130)의 하부에 배치될 수 있다. 상기 제2인쇄회로기판(120)의 단면적은 상기 제3인쇄회로기판(130)의 단면적 보다 크게 형성될 수 있다. 상기 제2인쇄회로기판(120)과 상기 제3인쇄회로기판(130)은 상하 방향으로 소정거리 이격되게 배치될 수 있다. 상기 제2인쇄회로기판(120)과 상기 제3인쇄회로기판(130) 사이에는 언더필 영역(190)이 형성될 수 있다.
상기 제2인쇄회로기판(120)은 제2회로패턴(125)을 포함할 수 있다. 상기 제2회로패턴(125)은 상기 제2인쇄회로기판(120)의 비아홀 내 배치될 수 있다. 상기 제2회로패턴(125)의 상단에는 제2-1단자(122)가 배치되고, 상기 제2회로패턴(125)의 하단에는 제2-2단자(127)가 배치될 수 있다. 상기 제2-1단자(122)는 상기 제2인쇄회로기판(120)의 상면에 배치되고, 상기 제2-2단자(127)는 상기 제2인쇄회로기판(120)의 하면에 배치될 수 있다. 상기 제2회로패턴(125)은 상하 방향으로 배치되는 복수의 연결부를 포함할 수 있고, 상기 복수의 연결부의 상단과 하단은 상하 방향으로 오버랩되지 않게 배치될 수 있다.
상기 제2인쇄회로기판(120)과 상기 제3인쇄회로기판(130)은 상기 제2-1단자(122)와 상기 제3-2단자(136)의 솔더링(soldering)을 통해 상호 전기적으로 연결될 수 있다. 상기 제3-2단자(136)의 하단에는 접촉부(138)과 추가로 배치될 수 있고, 상기 접촉부(138)와 상기 제2-1단자(122) 사이에는 솔더부(192)가 배치될 수 있다. 상기 솔더부(192)는 상기 언더필 영역(190) 내 배치될 수 있다.
상기 제1인쇄회로기판(110)은 상기 제2인쇄회로기판(120)의 하부에 배치될 수 있다. 상기 제1인쇄회로기판(110)은 상기 제2인쇄회로기판(120)과 상하 방향으로 이격되게 배치될 수 있다. 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120) 간 이격거리는, 상기 제2인쇄회로기판(120)과 상기 제3인쇄회로기판(130) 간 이격거리 보다 길게 형성될 수 있다. 상기 제1인쇄회로기판(110)의 단면적은 상기 제2인쇄회로기판(120)의 단면적 보다 크게 형성될 수 있다.
상기 제1인쇄회로기판(110)은 상기 프로브 카드를 제어하고, 상기 프로브 카드의 구동을 위한 다양한 전기적인 신호를 타 구성과 송, 수신할 수 있다는 점에서 메인 기판으로 이름할 수 있다.
상기 제1인쇄회로기판(110)의 상면에는 제1회로패턴(112)이 배치될 수 있다. 상기 제1회로패턴(112)은 후술할 탄성부(180)를 통해 상기 제2인쇄회로기판(120)의 제2-2단자(127)와 전기적으로 연결될 수 있다.
상기 제1인쇄회로기판(110)와 상기 제2인쇄회로기판(120)은 스크류(170)을 통해 나사 결합될 수 있다. 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)에는 상기 스크류(170)의 상, 하단이 각각 결합되는 제1나사홀과 제2나사홀이 배치될 수 있다. 상기 제2인쇄회로기판(120)의 제2나사홀은 상기 제2인쇄회로기판(120)의 가장자리 영역에 가깝게 배치될 수 있다. 따라서, 상기 스크류(170)의 상부 영역이 상기 제2인쇄회로기판(120)에 나사 결합되고, 상기 스크류(170)의 하부 영역이 상기 제1인쇄회로기판(110)에 나사 결합되어, 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)이 물리적으로 결합될 수 있다. 상기 스크류(170)의 중앙 일부는 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)을 상하 방향으로 이격시키도록 외부에 노출될 수 있다.
상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120) 사이에는 탄성부(180)가 배치될 수 있다. 상기 탄성부(180)는 상하 방향으로 탄성력을 가지며, 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)을 상호 탄력적으로 지지할 수 있다.
상기 탄성부(180)는 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)을 전기적으로 연결시킬 수 있다. 상기 탄성부(180)의 상단은 상기 제2-2단자(127)에 접촉되고, 상기 탄성부(180)의 하단(186)은 상기 제1회로패턴(112)에 접촉될 수 있다.
상기 탄성부(180)는 포고핀을 포함할 수 있다. 상기 포고핀은 몸체(184) 내 스프링(미도시)을 통해 단자(182)가 상하 방향으로 탄성 이동되는 것으로서, 상기 단자(182)가 상기 제2-2단자(127)에 접촉 시, 상기 제1인쇄회로기판(110)은 상기 제2인쇄회로기판(120)을 탄력적으로 지지할 수 있다.
상기 탄성부(180)는 복수로 구비되어 상호 이격되게 배치될 수 있다.
상기와 같은 구성에 따르면, 상기 제1인쇄회로기판(110)이 상기 탄성부(180)를 통해 상기 제2인쇄회로기판(120) 및 상기 제3인쇄회로기판(130)을 탄력적으로 지지하게 되므로, 인쇄회로기판의 휨 현상을 방지할 수 있다. 또한, 상기 제2인쇄회로기판(120) 및 상기 제3인쇄회로기판(130)을 모듈화 하여, 프로브 카드 내 일 영역에 고장 발생 시 일부 교체가 가능하게 되므로 경제적인 장점이 있다.
도 3은 도 1의 변형 예를 도시한 도면이다.
도 3을 참조하면, 상기 제2인쇄회로기판(120)과 상기 제1인쇄회로기판(110)의 사이에는, 미드 플레이트(160)가 배치될 수 있다.
상기 미드 플레이트(160)는 플레이트 형상으로 형성되어 상기 탄성부(180)를 지지할 수 있다. 상기 미드 플레이트(160)에는 상면으로부터 하면을 관통하여 상기 탄성부(180)가 배치되는 관통홀(미도시)이 형성될 수 있다. 상기 탄성부(180)의 상, 하단은 각각 상기 미드 플레이트(160)의 상면과 하면에 배치되어, 상기 제2인쇄회로기판(120) 또는 상기 제1인쇄히로기판(110)에 전기적으로 연결될 수 있다.
상기 미드 플레이트(160)는 일정 두께를 가지며, 상기 탄성부(180)를 지지할 뿐 아니라, 상기 제1인쇄회로기판(110)과 상기 제2인쇄회로기판(120)을 상하 방향으로 이격시킬 수 있다.
도면에서는 상기 미드 플레이트(160)의 두께가 상기 제2인쇄회로기판(120)의 두께 보다 작은 것으로 도시하고 있으나, 이와 달리 상기 미드 플레이트(160)의 두께는 상기 제2인쇄회로기판(120)의 두께 보다 두껍게 형성될 수 있다.
또한, 상기 미드 플레이트(160)의 단면적은 상기 제2인쇄회로기판(120)의 단면적 보다 크고, 상기 제1인쇄회로기판(110)의 단면적 보다 작게 형성될 수 있다.
상기 미드 플레이트(160)의 재질은 수지 또는 레진으로 형성될 수 있다. 일 예로, 상기 미드 플레이트(160)의 재질은 FR-4를 포함할 수 있다.
상기 미드 플레이트(160)가 배치 상기 탄성부(180)가 안정적으로 지지되므로, 상기 제1실시예에 따른 프로브 카드의 스크류(170, 도 1참조)가 생략될 수 있다.
도 2는 본 발명의 제2실시예에 따른 프로브 카드의 단면도이다.
본 실시예는 다른 부분에 있어서는 제1실시예와 동일하고, 다만 제1인쇄회로기판과 제2인쇄회로기판의 결합에 있어 차이가 있다. 따라서, 이하에서는 본 실시예의 특징적인 부분에 대해서만 설명을 하고, 나머지 부분에 있어서는 제1실시예를 원용하기로 한다.
도 2를 참조하면, 본 실시예에 따른 프로브 카드는 다수의 기판을 포함할 수 있다. 상기 다수의 기판은 상하 방향으로 배치될 수 있다. 상기 다수의 기판은 제1인쇄회로기판(410), 제2인쇄회로기판(420) 및 제3인쇄회로기판(130)을 포함할 수 있다.
상기 제3인쇄회로기판(130)은 상기 프로브 카드의 상부에 배치될 수 있다. 상기 제3인쇄회로기판(130)은 상기 제2인쇄회로기판(420) 또는 상기 제1인쇄회로기판(410) 보다 단면적이 작게 형성될 수 있다.
상기 제3인쇄회로기판(130)은 제3회로패턴(134)을 포함할 수 있다. 상기 제3회로패턴(134)은 상기 제3인쇄회로기판(130) 내 배치될 수 있다. 상기 제3인쇄회로기판(130)은 적어도 하나 이상의 비아홀을 포함할 수 있고, 상기 제3회로패턴(134)의 적어도 일부는 상기 비아홀 내 배치될 수 있다.
상기 제3회로패턴(134)은 상기 제3인쇄회로기판(130) 내 배치되며, 상기 제3인쇄회로기판(130)과 평행하게 배치되는 수평부와, 상기 수평부의 상면에 배치되는 제3-1단자(132)와, 상기 수평부의 하면에 배치되는 제3-2단자(136)를 포함할 수 있다. 상기 제3-1단자(132)와 상기 제3-2단자(136)는 상하 방향으로 오버랩되지 않는 영역에 배치될 수 있다.
상기 제3인쇄회로기판(130)의 상면에는 절연막(150)이 배치될 수 있다. 상기 절연막(150)의 상면에는 제4회로패턴(152)이 형성될 수 있다. 상기 절연막(150)은 타 영역보다 하방으로 함몰 형성되는 영역을 가질 수 있고, 상기 제4회로패턴(152)의 적어도 일부는 상기 절연막(150)의 함몰 영역 내 배치될 수 있다. 상기 제4회로패턴(152)은 상기 함몰 영역을 통해 상기 제3-1단자(132)와 전기적으로 연결될 수 있다. 상기 제4회로패턴(152)의 상면에는 상방으로 돌출되어, 웨이퍼(300)의 패드(310)에 접촉되는 접촉부(154)가 배치될 수 있다. 상기 접촉부(154)가 상기 패드(310)에 접촉 시, 상기 프로브 카드와 상기 웨이퍼(300)가 전기적으로 연결될 수 있다.
상기 제2인쇄회로기판(420)은 상기 제3인쇄회로기판(130)의 하부에 배치될 수 있다. 상기 제2인쇄회로기판(420)의 단면적은 상기 제3인쇄회로기판(130)의 단면적 보다 크게 형성될 수 있다. 상기 제2인쇄회로기판(420)과 상기 제3인쇄회로기판(430)은 상하 방향으로 소정거리 이격되게 배치될 수 있다. 상기 제2인쇄회로기판(420)과 상기 제3인쇄회로기판(130) 사이에는 언더필 영역(190)이 형성될 수 있다.
상기 제2인쇄회로기판(420)은 제2회로패턴(426)을 포함할 수 있다. 상기 제2회로패턴(426)은 상기 제2인쇄회로기판(420) 내 배치될 수 있다. 상기 제2회로패턴(426)의 일단에는 제2-1단자(424)가 배치되고, 상기 제2회로패턴(426)의 타단에는 제2-2단자(428)가 배치될 수 있다. 상기 제2-1단자(424)와 상기 제2-2단자(428)는 상기 제2인쇄회로기판(420)의 상면에 배치될 수 있다. 상기 제2-1단자(424)와 상기 제2-2단자(428)의 상면에는 각각 제1접촉부(422)와 제2접촉부(429)가 배치될 수 있다.
상기 제2인쇄회로기판(120)과 상기 제3인쇄회로기판(130)은 상기 제2-1단자(424)와 상기 제3-2단자(136)의 솔더링(soldering)을 통해 상호 전기적으로 연결될 수 있다. 상기 제3-2단자(136)의 하단에는 접촉부(138)과 추가로 배치될 수 있고, 상기 접촉부(138)와 상기 제2-1단자(424) 사이에는 솔더부(192)가 배치될 수 있다. 상기 솔더부(192)는 상기 언더필 영역(190) 내 배치될 수 있다.
상기 제1인쇄회로기판(410)은 상기 제2인쇄회로기판(420)의 하부에 배치될 수 있다. 상기 제1인쇄회로기판(410)은 상기 제2인쇄회로기판(420)과 상하 방향으로 이격되게 배치될 수 있다. 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420) 간 이격거리는, 상기 제2인쇄회로기판(420)과 상기 제3인쇄회로기판(130) 간 이격거리 보다 길게 형성될 수 있다. 상기 제1인쇄회로기판(410)의 단면적은 상기 제2인쇄회로기판(420)의 단면적 보다 크게 형성될 수 있다.
상기 제1인쇄회로기판(110)의 상면에는 제1회로패턴(412)이 배치될 수 있다. 상기 제1회로패턴(412)은 후술할 연결부(500)를 통해 상기 제2인쇄회로기판(420)의 제2-2단자(428)와 전기적으로 연결될 수 있다.
상기 제1인쇄회로기판(410)와 상기 제2인쇄회로기판(420)은 스크류(600)을 통해 나사 결합될 수 있다. 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)에는 상기 스크류(600)의 상, 하단이 각각 결합되는 제1나사홀과 제2나사홀이 배치될 수 있다. 상기 제2인쇄회로기판(420)의 제2나사홀은 상기 제2인쇄회로기판(420)의 가장자리 영역에 가깝게 배치될 수 있다. 따라서, 상기 스크류(600)의 상부 영역이 상기 제2인쇄회로기판(420)에 나사 결합되고, 상기 스크류(600)의 하부 영역이 상기 제1인쇄회로기판(410)에 나사 결합되어, 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)이 물리적으로 결합될 수 있다. 상기 스크류(600)의 중앙 일부는 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)을 상하 방향으로 이격시키도록 외부에 노출될 수 있다.
상기 연결부(500)는 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)을 전기적으로 연결시킬 수 있다. 상기 연결부(500)의 일단은 상기 제2-2단자(428)에 접촉되고, 상기 연결부(500)의 타단은 상기 제1회로패턴(412)에 접촉될 수 있다. 상기 연결부(500)는 연성회로기판(FPCB) 또는 배선을 포함할 수 있다.
상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420) 사이에는 탄성부(610)가 배치될 수 있다. 상기 탄성부(610)는 상하 방향으로 탄성력을 가지며, 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)을 상호 탄력적으로 지지할 수 있다.
상기 탄성부(610)는 상기 스크류(600)의 외면에 배치될 수 있다. 상기 탄성부(610)는 상단이 상기 제2인쇄회로기판(420)의 하면에 접촉되고, 하단이 상기 제1인쇄회로기판(410)의 상면에 접촉될 수 있다.
상기 탄성부(610)는 상기 스크류(600)의 외주면에 나선형으로 배치될 수 있다. 상기 탄성부(610)는 스프링을 포함할 수 있다. 이에 따라, 상기 제1인쇄회로기판(410)과 상기 제2인쇄회로기판(420)을 탄력적으로 지지할 수 있다.
상기 스크류(600) 및 탄성부(610)는 복수로 구비되어 상호 이격되게 배치될 수 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 '포함하다', '구성하다' 또는 '가지다' 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 제1회로패턴을 포함하는 제1인쇄회로기판;
    상기 제1인쇄회로기판과 상방으로 이격되게 배치되며, 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 포함하는 제2인쇄회로기판;
    상기 제2인쇄회로기판의 상부에 배치되며, 상기 제2회로패턴과 전기적으로 연결되는 제3회로패턴을 포함하는 제3인쇄회로기판; 및
    상기 제1인쇄회로기판과 상기 제2인쇄회로기판의 사이에 배치되며, 상하 방향으로 탄성력을 제공하는 탄성부를 포함하고,
    상기 탄성부는 하면이 상기 제1회로패턴에 접촉되고, 상면이 상기 제2회로패턴에 접촉되는 프로브 카드.
  2. 삭제
  3. 제1항에 있어서,
    상기 탄성부는 포고핀을 포함하는 프로브 카드.
  4. 제1항에 있어서,
    상단이 상기 제2인쇄회로기판에 결합되고, 하단이 상기 제1인쇄회로기판에 결합되는 스크류를 포함하는 프로브 카드.
  5. 제4항에 있어서,
    상기 탄성부는 상기 스크류의 외면에 배치되는 스프링을 포함하는 프로브 카드.
  6. 제5항에 있어서,
    상기 스프링의 상단은 상기 제2인쇄회로기판의 하면에 접촉되고, 하단은 상기 제1인쇄회로기판의 상면에 접촉되는 프로브 카드.
  7. 제1항에 있어서,
    일단이 상기 제2회로패턴에 연결되고 타단이 상기 제1회로패턴에 연결되는 연결부를 포함하는 프로브 카드.
  8. 제7항에 있어서,
    상기 연결부는 연성회로기판(FPCB) 또는 배선을 포함하는 프로브 카드.
  9. 제1항에 있어서,
    상기 제3인쇄회로기판의 상면에는 절연막이 배치되고,
    상기 절연막은 상기 제3회로패턴과 전기적으로 연결되는 제4회로패턴을 포함하며,
    상기 제4회로패턴의 상단에는 웨이퍼와 접촉되는 접촉부가 배치되는 프로브 카드.
  10. 제1항에 있어서,
    상기 제1인쇄회로기판의 단면적은 상기 제2인쇄회로기판 또는 상기 제3인쇄회로기판의 단면적 보다 큰 프로브 카드.

  11. 제1회로패턴을 포함하는 제1인쇄회로기판;
    상기 제1인쇄회로기판과 상방으로 이격되게 배치되며, 상기 제1회로패턴과 전기적으로 연결되는 제2회로패턴을 포함하는 제2인쇄회로기판;
    상기 제2인쇄회로기판의 상부에 배치되며, 상기 제2회로패턴과 전기적으로 연결되는 제3회로패턴을 포함하는 제3인쇄회로기판; 및
    상기 제1인쇄회로기판과 상기 제2인쇄회로기판의 사이에 배치되며, 상하 방향으로 탄성력을 제공하는 탄성부를 포함하고,
    상기 탄성부는 포고핀을 포함하는 프로브 카드.
KR1020200046282A 2020-04-16 2020-04-16 프로브 카드 KR102259225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200046282A KR102259225B1 (ko) 2020-04-16 2020-04-16 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200046282A KR102259225B1 (ko) 2020-04-16 2020-04-16 프로브 카드

Publications (1)

Publication Number Publication Date
KR102259225B1 true KR102259225B1 (ko) 2021-06-01

Family

ID=76375718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200046282A KR102259225B1 (ko) 2020-04-16 2020-04-16 프로브 카드

Country Status (1)

Country Link
KR (1) KR102259225B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943276A (ja) * 1995-05-23 1997-02-14 Tokyo Electron Ltd プローブ装置に用いられるプローブカードデバイス
WO2002103775A1 (fr) * 2001-06-18 2002-12-27 Advantest Corporation Systeme de contact sonde pourvu d'un mecanisme de reglage du plan
JP2007520702A (ja) * 2004-01-16 2007-07-26 フォームファクター， インコーポレイテッド 低い機械的曲げ強度の電気的回路基板のためのプローブカード構造
KR20080095557A (ko) * 2007-04-25 2008-10-29 윌테크놀러지(주) 프로브 카드
KR100909348B1 (ko) * 2008-11-21 2009-07-24 김석희 반도체 검사용 니들 모듈 및 프로브 카드
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
KR20120076727A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 프로브 카드 및 이를 갖는 테스트 장치
KR20120112648A (ko) * 2010-08-17 2012-10-11 가부시키가이샤 아드반테스트 접속 장치, 그것을 구비한 반도체 웨이퍼 시험 장치 및 접속 방법
KR20190021101A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0943276A (ja) * 1995-05-23 1997-02-14 Tokyo Electron Ltd プローブ装置に用いられるプローブカードデバイス
WO2002103775A1 (fr) * 2001-06-18 2002-12-27 Advantest Corporation Systeme de contact sonde pourvu d'un mecanisme de reglage du plan
JP2007520702A (ja) * 2004-01-16 2007-07-26 フォームファクター， インコーポレイテッド 低い機械的曲げ強度の電気的回路基板のためのプローブカード構造
KR20080095557A (ko) * 2007-04-25 2008-10-29 윌테크놀러지(주) 프로브 카드
KR100909348B1 (ko) * 2008-11-21 2009-07-24 김석희 반도체 검사용 니들 모듈 및 프로브 카드
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
KR20110084978A (ko) * 2008-12-03 2011-07-26 도쿄엘렉트론가부시키가이샤 프로브 카드
KR20120112648A (ko) * 2010-08-17 2012-10-11 가부시키가이샤 아드반테스트 접속 장치, 그것을 구비한 반도체 웨이퍼 시험 장치 및 접속 방법
KR20120076727A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 프로브 카드 및 이를 갖는 테스트 장치
KR20190021101A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법

Similar Documents

Publication Publication Date Title
US7129730B2 (en) Probe card assembly
US9576865B2 (en) Film for semiconductor package, semiconductor package using film and display device including the same
CN106796252B (zh) 测试插座
US9110098B2 (en) Probe card and testing apparatus
US7898276B2 (en) Probe card with stacked substrate
KR100817083B1 (ko) 프로브 카드
KR20060126773A (ko) 역학적 굽힘 강도가 낮은 전기 배선 기판을 위한 프로브카드 구성
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
KR20080022454A (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
US7131847B2 (en) Test apparatus having intermediate connection board for package
US5559445A (en) Adapter for testing integrated circuits
US20070170935A1 (en) Test module for wafer
KR20010067427A (ko) 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치
KR200200534Y1 (ko) 프로브 카드
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
US20140253165A1 (en) Probe card
KR102259225B1 (ko) 프로브 카드
US6483331B2 (en) Tester for semiconductor device
KR101363367B1 (ko) 인쇄회로기판 검사장치
KR20110093242A (ko) 프로브 블록 조립체
US20110156740A1 (en) Probe card
KR101380280B1 (ko) 검사장치
US7898279B2 (en) Circuit for multi-pads test
US7586320B2 (en) Plunger and chip-testing module applying the same
KR20140078835A (ko) 프로브 카드 조립체

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant