KR100216894B1

KR100216894B1 - Bga 반도체패키지의 전기테스트장치

Info

Publication number: KR100216894B1
Application number: KR1019960041466A
Authority: KR
Inventors: 김영문
Original assignee: 김규현; 아남반도체주식회사
Priority date: 1996-09-21
Filing date: 1996-09-21
Publication date: 1999-10-01
Also published as: KR19980022346A

Abstract

본 발명은 BGA 반도체패키지의 전기테스트장치에 대한 것으로, 더욱 상세하게는 전기테스트용 패드가 인쇄된 인쇄회로기판(PCB)의 회로불량상태를 완제품 형성 전에 사전 점검하기 위한 BGA 반도체패키지의 전기테스트장치에 관한 것이다.

본 발명에서는 BGA 반도체패키지를 구성하는 인쇄회로기판(PCB)에 인쇄된 회로패턴(CP)의 이상유무를 체크할 수 있는 프로우브핀(PP)을 설치한 상·하보드(UB)(LB)로 구성된 테스트장비를 마련하여 완제품 이전에 불량자재를 찾아내어 사전 제거토록 함으로써 시간 및 자재의 낭비를 줄여 제조원가를 절감하고, 나아가 고신뢰성의 BGA 반도체패키지를 제공토록 한 것이다.

Description

BGA 반도체패키지의 전기테스트장치

일반적으로 실장업계에서는 사방 옆면으로 리드(Lead)를 설치할 수 있는 납작한 형상의 반도체패키지인 QFP(Quad Flat Package) 제조기술이 널리 알려져 있다.

그러나, 최근 전자기기의 소형화, 박형화, 다기능화에 따라 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화된 반도체칩이 요구되고 그에 따라 많은 수의 입출력을 갖는 소형의 반도체패키지를 제조하는데 많은 노력을 쏟고 있다. 그렇지만 위의 QFP 기술에 의해서는 반도체패키지의 크기를 증대시키지 않는 한 많은 입출력(I/O수) 단자를 형성하는데에는 무리가 따르지 않을 수 없었다. 그래서, 리드피치(Lead Pitch) 0.3mm 이하의 가공기술을 극복하지 못한 채 연구만을 거듭하던 중 리드 대신 볼(Ball)을 이용하는 BGA 기술이 출현하여 하나의 패키지를 통해 무수히 많은 출력단자를 실장토록 하는데 성공을 거두었다.

여기서, 수년전부터 반도체 시장에 투입되어 많은 화제를 일으켜 오고 있는 BGA 반도체패키지의 기술에 대해 간략히 언급해 보면, 일반적인 BGA 반도체패키지는 도 1에서 도시한 바와 같은 일반 BGA 반도체패키지(일명 "플라스틱 BGA 반도체패키지"라고도 함 : PBGA)로써, 그 구조를 보면 다수의 회로패턴(CP)이 실장된 인쇄회로기판(PCB) 위에 반도체칩(IC)을 붙이고 이 반도체칩(IC)의 본드패드 인쇄회로기판(PCB)의 회로패턴(CP)을 와이어(W)로 본딩한 후, 반도체칩(IC)과 와이어(W) 결선된 상태를 콤파운드수지로 몰드성형하고 인쇄회로기판(PCB) 하면에 솔더볼(SB)을 심어 입출력(I/O) 단자수를 증설할 수 있도록 한 구조를 하고 있다.

그런데, 이 BGA 반도체패키지를 구성하는 인쇄회로기판(PCB)에는 사방으로 무수히 많은 회로패턴이 인쇄된 구조를 하고 있는 바, 이 회로패턴(CP)을 통해 전기신호가 흐르게 되므로 회로패턴의 인쇄배열상태는 매우 중요한 의미를 가지며 동시에 반도체패키지를 완성하기 전에 회로의 연결상태 등을 미리 체크해 보도록 하는 시스템이 요구된다.

그러나, 종래에는 인쇄회로기판(PCB)의 전기테스트를 행함에 있어서, 전도성 고무판을 사용하거나 또는 국내 공개실용신안공보 제1058호에 기재된 공개번호 제96-6345호의 "반도체장치용 테스트소켓"에서 보는 바와 같이 완성된 BGA 반도체패키지의 전기테스트를 행할 수 있는 소켓형의 테스트장비에 의존할 수 밖에 없었다.

상기한 바와 같이 종래의 경우에는 전도성 고무판을 사용하거나 또는 테스트 소켓을 사용하여 완제품의 테스트만을 행하여 불량제품을 체크해 왔기 때문에 BGA 반도체패키지를 구성하는 인쇄회로기판 자체의 회로 이상으로 인한 불량요인을 사전 제거할 수 없어 결국 제품의 불량율을 가중시키는 결과를 초래해 왔었다. 결국, 시간 및 자재의 낭비를 초래하고 나아가 제품의 신뢰성을 저하시키는 주요요인으로 지적되어 왔었다.

이에, 본 발명에서는 BGA 반도체패키지를 구성하는 인쇄회로기판에 인쇄된 회로패턴의 이상유무를 체크할 수 있는 프로우브핀(탄성핀)을 설치한 상·하보드로 구성된 테스트장비를 마련하여 완제품 이전에 불량자재를 찾아내어 사전제거토록 함으로써 시간 및 자재의 낭비를 줄여 제조원가를 절감하고 나아가 고신뢰성의 BGA 반도체패키지를 제공토록 함에 그 목적이 있는 것이다.

도 1은 일반 플라스틱 BGA 반도체패키지 구성도.

도 2는 본 발명에 적용되는 인쇄회로기판의 일부분 구성도,

a는 평면도,

b는 저면도.

도 3은 도 2의 "A" 부분 상세도.

도 4는 본 발명을 구성하는 상보드의 부분도.

도 5는 도 4의 "B" 부분 상세도.

도 6은 본 발명을 구성하는 하보드의 부분도.

도 7은 도 6의 "C" 부분 상세도.

도 8은 본 발명의 사용상태도(측면도).

제 9는 도 8의 "D" 부분 단면도.

* 도면의 주요부분에 대한 부호의 설명

PCB : 인쇄회로기판 CP : 회로패턴

IC : 반도체칩 W : 와이어

SB : 솔더볼 UB : 상보드

LB : 하보드 PP : 프로우브핀

ETP : 전기테스트용 패드 T : 단자

상기와 같은 목적을 달성하기 위한 본 발명의 전기테스트장치는 다음과 같은 구조적인 특징을 제공한다.

반도체패키지를 구성하는 인쇄회로기판(PCB)의 상하면에 접지되어 인쇄회로기판(PCB)의 불량을 체크하는 상보드(UB)와 하보드(LB)로 구성되는데, 상기 상· 하보드(UB)(LB)에는 프로우브핀(PP)이 설치되어 인쇄회로기판(PCB)의 상면에 인쇄된 전기테스트용 패드(ETP)와 하면에 인쇄된 단자(T)와의 접지를 통해 인쇄회로기판(PCB)에 인쇄된 회로패턴(CP)의 이상유무를 체크하게 된다.

따라서, 본 테스트장치를 사용하게 되면 완제품 이전의 자재불량을 사전 제거할 수 있기 때문에 제조원가의 절감효과와 더불어 제품의 신뢰성을 높일 수 있게 되는 것이다.

〈실시예〉

이하, 본 발명을 첨부된 비한정의 예시도면을 통해 보다 상세히 설명하면 다음과 같다.

도 2는 본 발명에 적용되는 인쇄회로기판의 표면 구성을 간략히 도시한 것이고,

도 4는 본 발명을 구성하는 상보드의 하면 구성을 보여주는 부분도이며,

도 6은 본 발명을 구성하는 하보드의 상면 구성을 보여주는 부분도이고,

도 8은 본 발명의 사용상태 측면도를 나타낸 것이며,

도 5, 7, 9는 A ∼ D 부분의 상세도를 표시한 것이다.

도면부호중 종래 기술과 같은 명칭을 갖는 구성요소는 설명의 편의를 위해 동일 부호를 표기하였다.

PCB 는 여러형태의 회로패턴이 다층 인쇄된 인쇄회로기판이고, CP 는 상기 인쇄회로기판(PCB)에 인쇄된 회로패턴이며, IC 는 반도체칩이고, W 는 와이어를 표시하며, SB 는 솔더볼을 나타낸다.

그리고, UB 는 상보드, LB 는 하보드를 표시하고, PP 는 상기 상·하보드(UB)(LB)에 설치된 탄성력을 갖는 프로우브핀(PP)을 표시하며, ETP 는 인쇄회로기판(PCB)의 상면에 인쇄된 전기테스트용 패드이고, T 는 인쇄회로기판(PCB)의 하면에 인쇄된 단자를 가리키는 것으로 이 단자에 솔더볼(SB)이 용착된다.

도시한 바와 같이, 본 발명의 테스트장치는 크게 상보드(UB)와 하보드(LB)로 이루어진다. 이 상·하보드(UB)(LB)는 별도의 배선을 통하여 컴퓨터장치(도시생략)와 연결된다.

상기, 상보드(UB)와 하보드(LB)에는 탄성력을 갖는 프로우브핀(PP)이 일정한 패턴을 이루며 설치되어 있는데, 프로우브핀(PP)은 설치 및 교환이 가능하도록 상·하보드(UB)(LB)에 천공된 홀(h) 속에 삽입 설치되는 구성을 취하고 있다.

상기 상보드(UB)의 하면에는 수개(예 ; 6개)의 사각홈(G)이 형성되어 있는데 이 사각홈(G)은 자재의 전기테스트시 일정두께로 몰드된 콤파운드수지를 수용하는 역할을 하게 된다. 그리고, 이 사각홈(G)의 주위로 일정패턴으로 배열되는 프로우브핀(PP)이 다수개 설치되는데 그 배열패턴을 인쇄회로기판(PCB)의 상면에 인쇄된 전기테스트용 패드(ETP)의 인쇄배열패턴과 동일하게 대응 설치되는 구성을 하고 있다.

즉, 각각의 프로우브(PP)은 전기테스트용 패드(ETP)의 배열상태와 동일하게 지그재그형태로 서로 접촉되지 않도록 미세한 간격을 유지하고 있다.

인쇄회로기판(PCB)의 하면에 접지 설치되는 하보드(LB)이 상면에는 무수히 많은 프로우브핀(PP)이 설치되는데 그 배열상태는 인쇄회로기판(PCB)에 인쇄된 단자(T)의 배열상태와 동일하게 설치된다.

즉, 6개의 BGA 반도체패키지가 제조되는 인쇄회로기판(PCB)을 테스트하기 위하여 하보드(LB)에 형성된 프로우브핀(PP)은 인쇄회로기판(PCB)의 하면에 인쇄된 단자(T)의 패턴구성과 동일하게 6개의 패턴으로 배열 구성되며 하나의 패턴에 설치되는 프로우브핀(PP)의 개수는 인쇄회로기판(PCB)의 하면에 인쇄된 단자(T)의 패턴과 동일하게 대응 구성된다.

이와 같은 구성을 보이는 본 발명의 전기테스트장치의 사용방법에 대해 설명하면, 먼저 전기테스트가 가능하도록 연결되어 있는 상보드(UB)와 하보드(LB)를 분리시켜 도 8과 같은 형태로 테스트할 인쇄회로기판(PCB)의 상·하면에 상·하보드(UB)(LB)를 설치한다. 그러면, 서로 대응되게 설치되어 있는 인쇄회로기판(PCB) 상면의 전기테스트용 패드(ETP)가 상보드(UB)에 배열 설치된 프로우브핀(PP)에 각기 접지되어 연결됨과 동시에 인쇄회로기판(PCB)의 하면에 다수 형성된 단자(T)에는 하보드(LB)에 설치된 프로우브핀(PP)이 각각의 단자(T)에 접지되어 접촉하게 되므로 회로패턴(CP)이 정상이라면 상·하보드(UB)(LB)의 프로우브핀(PP)을 통해서 전기신호가 흐르게 될 것이나 단선이나 쇼트가 생겼을 때에는 그 부분의 신호의 흐름이 없거나 비정상적인 신호의 흐름이 될 것이므로 바로 인쇄회로기판(PCB)의 회로패턴(CP)에 이상이 발생하였음을 인지하게 되는 것이다.

따라서, 이러한 불량자재가 제조공정으로 흘러 들어 불량율을 증가시키고 자재의 낭비를 초래하는 문제점을 말끔히 해결될 수가 있는 것이다.

이와 같이 본 발명에 의하면, BGA 반도체패키지를 완성하기 전에 구성 자재의 불량을 사전 제거할 수 있기 때문에 완성품의 불량율을 최소화할 수 있어 제조원가의 절감효과를 거둘 수 있슴은 물론 나아가 제품의 신뢰성을 제고하고 제품의 고품격화를 실현할 수 있는 등의 일석이조의 효과를 거둘 수 있는 것이다.

이상에서 설명한 것은 본 발명에 의한 BGA 반도체패키지의 전기테스트장치를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims

반도체패키지를 구성하는 인쇄회로기판(PCB)의 상면에 접지 설치되며 그 하면에는 다수의 프로우브핀(PP)을 배열 설치한 상보드(UB)와, 인쇄회로기판(PCB)의 하면에 접지 설치되며 그 상면에 다수의 프로우브핀(PP)을 배열 설치한 하보드(LB)를 포함하여서 이루어짐을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항에 있어서, 상·하보드(UB)(LB)에 탄성력을 갖는 프로우브핀(PP)을 설치해서 인쇄회로기판(PCB)과 상·하보드(UB)(LB)간의 접지성을 좋게 유지토록 함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항 또는 제2항중 어느 한 항에 있어서, 상·하보드(UB)(LB)에 다수의 홀(h)을 천공하여 그 홀(h) 속에 프로우브핀(PP)을 삽입 설치함으로써 프로우브핀(PP)의 교환 설치할 수 있도록 함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항에 있어서, 상보드(UB)의 하면에 수개의 사각홈(G)을 형성하여 자재의 전기테스트시 일정 두께로 몰드된 콤파운드수지가 상기 사각홈(G)에 수용되도록 함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항 또는 제4항중 어느 한 항에 있어서, 상보드(UB)에 형성된 사각홈(G)의 주위에 프로우브핀(PP)을 일정패턴으로 배열 설치함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항 또는 제4항중 어느 한 항에 있어서, 상보드(UB)에 사각홈(G) 주위에 일정패턴으로 배열되는 프로우브핀(PP)을 지그재그형으로 배열 설치함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항에 있어서, 상보드(UB)에 설치되는 다수의 프로우브핀(PP)이, 이 상보드(UB)에 접지되는 인쇄회로기판(PCB)에 인쇄된 다수의 전기테스트용 패드(ETP)와 접지될 수 있도록 동일하게 대응 설치함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.
제1항에 있어서, 하보드(LB)에 설치되는 다수의 프로우브핀(PP)이, 이 하보드(LB)에 접지되는 인쇄회로기판(PCB)에 인쇄된 다수의 단자(T)와 접지될 수 있도록 동일하게 대응 설치함을 특징으로 하는 BGA 반도체패키지의 전기테스트장치.