KR0181100B1 - 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 - Google Patents

서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 Download PDF

Info

Publication number
KR0181100B1
KR0181100B1 KR1019960010483A KR19960010483A KR0181100B1 KR 0181100 B1 KR0181100 B1 KR 0181100B1 KR 1019960010483 A KR1019960010483 A KR 1019960010483A KR 19960010483 A KR19960010483 A KR 19960010483A KR 0181100 B1 KR0181100 B1 KR 0181100B1
Authority
KR
South Korea
Prior art keywords
chip
lead frame
support ring
ring pad
known good
Prior art date
Application number
KR1019960010483A
Other languages
English (en)
Other versions
KR970072367A (ko
Inventor
손해정
정도수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960010483A priority Critical patent/KR0181100B1/ko
Publication of KR970072367A publication Critical patent/KR970072367A/ko
Application granted granted Critical
Publication of KR0181100B1 publication Critical patent/KR0181100B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 리드 프레임의 내부 리드들의 내측에 관통형으로 형성되어 있는 서포트 링 패드(Support Ring Pad)가 반도체 칩을 지지하거나 전원 단자의 일부로 사용됨으로써, 공정의 정밀도가 개선되고 반도체 칩의 특성 평가 향상이 이루어지는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치에 관한 것으로서, 통상적인 반도체 패키지에서 사용하는 리드 프레임을 이용함으로써 제조 단가가 저렴하고 재사용이 가능한 노운 굳 다이를 제조할 수 있고, 칩의 크기보다 큰 관통형의 서포트 링 패드가 형성되어 있어서 금속 세선 연결 작업 및 전기적 특성 평가 시에 칩의 이동을 제어할 수 있으며, 칩의 손상, 금속 세선의 단선(斷線) 및 변형을 억제할 수 있을 뿐만 아니라, 칩이 안착되는 칩 홀더 베이스의 상부면이 평탄하게 형성되어 있으므로 안착되는 칩의 크기에 대한 제약을 받지 않고, 분할된 서포트 링 패드를 전원 단자의 일부로 사용함으로써 효과적인 칩의 특성 평가가 가능한 노운 굳 다이의 제조 장치에 관한 것이다.

Description

서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치
제1도는 본 발명의 일 실시예에 따른 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 조립도.
제2a도는 본 발명의 일 실시예에 따른 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치의 평면도.
제2b도는 제2a도의 A-A' 선 단면도.
제 3도는 본 발명의 다른 실시예에 따른 서포트 링 패드가 분할·형성된 리드 프레임을 이용한 노운 굳 다이의 조립도.
제4a도는 본 발명의 다른 실시예에 따른 서포트 링 패드가 분할·형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치의 평면도.
제4b도는 제4b도의 B-B' 선 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 베어 칩(Bare Chip) 20 : 칩 홀더 베이스(Chip Holder Base)
22 : 칩 홀더 캡(Chip Holder Cap) 30 : 리드 프레임(Lead Frame)
32, 33 : 서포트 링 패드(Support Ring Pad)
34 : 접착 테이프 40 : 금속 세선
50 : 테스트 보드(Test Board) 52 : 접속 핀
본 발명은 서포트 링 패드(Support Ring Pad)가 형성되어 있는 리드 프레임(Lead Frame)을 이용한 노운 굳 다이(Known Good Die)의 제조 장치에 관한 것으로서, 더욱 상세하게는 리드 프레임의 내부 리드들의 내측에 관통형으로 형성되어 있는 서포트 링 패드가 반도체 칩을 지지하거나 전원 단자의 일부로 사용됨으로써, 공정의 정밀도가 개선되고 반도체 칩의 특성 평가 향상이 이루어지는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치에 관한 것이다.
일반적으로 반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다. 상기 테스트는 반도체 칩의 모든 입·출력 단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 평가하는 전기적 테스트(Electrical Test)와, 상기 반도체 칩의 전원 입력 단자를 비롯한 입·출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생 여부를 체크하는 번-인 테스트(Burn-In Test)가 있다. 예를 들어, 디램(DRAM; Dynamic Random Access Memory)의 경우는 통상 번-인 테스트로 결함이 있는 기억 회로, 기억선 및 배선 등을 체크한다. 결과적으로 반도체 칩은 번-인 테스트시 정상 상태에서 사용될 때 어떤 장애를 일으킬 우려가 있는 결함, 예를 들어 게이트 산화막의 절연 파괴 등이 반드시 발생된다. 따라서 번-인 테스트는 출하 전에 미리 결함을 검·출제거함으로써 제품의 신뢰성을 보장하기 위한 것이다.
통상적으로 전기적 테스트 및 번-인 테스트는 반도체 칩이 몰딩부재, 예를 들어 성형수지로 패키징된 상태에서 실시하게 되고, 웨이퍼에서 분리된 베어 칩(Bare Chip; 웨이퍼에서 단일 칩으로 분리된 후 패키징되지 않은 플립 칩 또는 와이어 칩 등으로서 보통의 집적회로를 말한다) 상태로는 테스트 신호 발생 회로와의 전기적 연결이 어려워 전기적 테스트 및 번-인 테스트가 거의 불가능하다. 여기에서, 상기 반도체 패키지의 기본형은 리드 프레임의 다이 패드 상에 테스트를 거치지 않은 반도체 칩이 실장되어 있으며, 상기 칩의 본딩 패드들과 리드 프레임의 본딩 리드들의 일측이 금속 세선으로 연결되어 있고, 상기 칩 및 금속 세선을 보호하는 반도체 패키지의 몸체가 형성되어 있다. 상기 반도체 패키지 몸체 외부로는 상기 리드들의 타측인 외부 리드들이 돌출되어 있으며, 상기 외부 리드들이 삽입될 수 있는 소켓 구멍을 구비한 테스트 소켓에 상기 반도체 패키지의 외부 리드들을 삽입한 후, 상기 테스트 소켓을 번-인 테스트 기판에 장착하여 번-인 테스트를 실시한다.
그러나 상기와 같은 반도체 패키지는 외형 규격의 증가 등으로 인하여 고밀도 실장에 한계가 있어 최근에는 패키지를 이용하지 않고 다수개의 베어 칩을 절연 세라믹 기판 상에 직접 실장하는 플립 칩(Flip Chip) 본딩을 이용한 멀티 칩(Multi Chip) 제조기술이 개발되어, 고속, 대용량 및 소형이면서 고(高)집적도를 구현할 수 있는 반도체 조립방법이 제안되어 있다. 이들 중 대표적인 방법이 멀티 칩 모듈(Multi Chip Module)이다. 그러나, 상기 멀티 칩 모듈은 다음과 같은 기술적, 경제적 제약으로 한계를 맞고 있다. 즉, 종래의 단일 반도체 칩 패키징 기술에 비하여 다수개의 칩이 내장되는 멀티 칩 모듈은 집적 규모는 커졌지만 신뢰성이 검증되지 않은 칩을 다수개 실장함으로 인해 생산 수율이 현저히 낮아지고 생산비용이 매우 증대되는 문제점이 있다.
노운 굳 다이(Known Good Die; 모든 테스트를 마친 무결함의 베어 칩을 노운 굳 다이라 한다)를 사용함으로써 이와 같은 문제를 해결할 수 있지만 현시점에서 노운 굳 다이의 가격이 매우 높아 멀티 칩 모듈의 활성화에 결정적 장애 요인으로 작용하고 있다. 이와 같이 멀티 칩 모듈에 적용되는 노운 굳 다이의 중요성에 대한 인식이 높아가고 있음에도 불구하고, 저가(低價)의 노운 굳 다이를 대량 생산하는 데는 상당한 난점이 있다. 즉, 웨이퍼에서 분리된 단일 베어 칩은 외부 리드가 없으므로 상기 반도체 패키지 테스트에 적용되는 테스트 소켓을 이용할 수 없어, 베어 칩 상태에서 인쇄 회로 기판(Printed Circuit Board) 상에 설치되기 이전에 전기적 테스트 및 번-인 테스트를 할 수 없는 문제점이 있다.
이러한 문제점을 해결하기 위한 기술로서, 핫 척 프로브(Hot Chuck Probe) 방법, 탭(TAB; Tape Automated Bonding) 방법, 플립 칩 테스트 소켓 어댑터(Flip Chip Test Socket Adaptor)를 사용하는 방법, 웨이퍼 레벨 테스트(Wafer Level Test) 방법 및 테스트 하우징(Test Housing)에 의한 제조방법 등 다양한 방법이 개발되고 있다. 이들 방법들은 나름대로의 장점이 있으나 노운 굳 다이의 대량 생산을 위한 단가의 절감 측면에서 모두 문제점을 갖고 있다.
이러한 방법들을 개략적으로 살펴보면 다음과 같다.
먼저, 핫 척 프로브 방법은 웨이퍼 상태의 베어 칩의 본딩 패드들과 접촉될 수 있는 단자들을 구비한 핫 척 프로브를 칩의 본딩 패드에 접촉시킨 후 테스트를 실시하는 방법으로서, 웨이퍼 상태에서 별도의 추가 공정이 불필요하며 웨이퍼 상태로 수요자에게 공급할 수 있는 이점이 있으나, 테스트에 많은 시간이 소요되며 다른 종류의 반도체 칩에는 별도의 핫 척 프로브를 제작하여야 하므로 제조 단가가 상승하는 문제점이 있다.
탭 방법은 절연 필름 상에 금속 박막 리드들이 형성되어 있는 테이프 캐리어의 리드들의 일측상에 웨이퍼에서 분리된 반도체 칩을 범프를 게재시켜 실장한 후, 상기 리드들의 타측을 테스트 단자들과 연결하여 테스트를 실시하는 방법이다.
플립 칩 테스트 소켓 어댑터를 사용하는 방법은 칩의 본딩 패드마다 솔더 범프를 형성한 베어 칩 상태에서 이를 전용 어댑터에 삽입하여 테스트를 실시한다. 상기 테스트 소켓 어댑터는 삽입될 반도체 칩의 솔더 범프와 대응 접속되는 캔틸레버 빔(Cantilever beam)들이 형성된 기판을 구비한다. 상기 기판은 케이스 내에 수납되며, 상기 케이스의 밖으로 돌출되어 있는 입·출력 단자들이 번-인 테스트 기판 상에 삽입되어 번-인 테스트가 실시된다.
상기 탭 방법 및 플립 칩 테스트 소켓 어댑터를 사용하는 방법은 이미 보편화되어 있는 탭 기술을 사용할 수 있으며, 패키징 이전의 베어 칩 상태에서 테스트를 가능하게 하는 장점이 있다. 그러나 단일 반도체 칩의 본딩 패드 상에 범프를 형성하는 공정은 고(高)집적화에 따른 본딩 패드간의 미세 피치(Pitch)화(化)로 높은 정밀도를 요하는 고가의 장비가 필요하게 되며, 테스트시 개별 반도체 칩을 다루어야 하기 때문에 칩 핸들링이 어렵고, 소량의 칩이 테스트되므로 통상의 반도체 패키지에 비하여 단가가 매우 높은 문제점이 있다. 또한 탭 방법에 따른 테이프 캐리어는 한번 사용 후 재사용이 불가능하며, 상기 테스트 소켓 어댑터를 사용하는 방법은 테스트 소켓의 구조가 복잡하여 제조가 매우 어려운 문제점이 있다.
웨이퍼 레벨 테스트는 웨이퍼 상의 모든 칩에 접촉 단자를 연결시킨 후 일괄적으로 테스트를 실시하는 가장 이상적인 방법이지만, 모든 칩의 본딩 패드들과 대응되는 접촉단자의 제작이 현실적으로 불가능하며 동일 기판에 따른 노이즈 발생 등의 문제점이 있다.
따라서 본 발명의 목적은 제조 단가가 저렴하고 재사용이 가능한 노운 굳 다이의 제조 장치를 제공하는데 있다.
본 발명의 또다른 목적은 칩 이동을 제어함으로써 금속 세선 연결 공정의 정밀도가 향상되는 노운 굳 다이의 제조 장치를 제공하는데 있다.
본 발명의 또다른 목적은 칩의 크기에 제약을 받지 않는 노운 굳 다이의 제조 장치를 제공하는데 있다.
본 발명의 또다른 목적은 효과적인 칩의 특성 평가가 가능한 노운 굳 다이의 제조 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 칩 홀더 베이스와; 상기 칩 홀더 베이스의 상부면에 안착되어 있는 리드 프레임과; 상기 칩 홀더 베이스의 상부면 중앙부에 안착되어 있으며, 복수개의 본딩 패드들을 갖는 칩과; 상기 리드 프레임의 내부 리드들과 상기 칩의 본딩 패드들을 전기적으로 연결하기 위한 금속 세선과; 상기 리드 프레임의 외부 리드들 위에 이격·형성되어 있으며, 상기 리드 프레임의 외부 리드들과의 전기적 연결을 위한 접속 핀과, 외부의 테스트 장치에 접속되는 탭과, 그 접속 핀과 팁을 전기적 연결하기 위한 회로 패턴들을 가지는 테스트 보드와; 상기 테스트 보드와 상기 칩의 상부면 위에 이격·형성되어 있으며, 상기 칩 홀더 베이스와 한 쌍을 이루고 있고, 상기 테스트 보드와 칩을 가압·고정하기 위한 칩 홀더 캡과; 상기 한 쌍을 이루는 칩 홀더 베이스와 칩 홀더 캡을 고정하는 홀더 클램프를 포함하고, 상기 칩 홀더 베이스 상부면 상의 상기 칩과 상기 리드 프레임의 내부 리드들 사이에 서포트 링 패드가 안착·형성되어 있는 것을 특징으로 하는 리드 프레임을 이용한 노운 굳 다이 제조 장치를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제1도는 본 발명의 일 실시예에 의한서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 조립도이고, 제2a도는 본 발명의 일 실시예에 의한 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치의 평면도이며, 제2b도는 제2a도의 A-A' 선 단면도이다. 제1도는 테스트 보드 및 칩 홀더 캡이 조립되지 않은 상태이고, 제2a도는 테스트를 위한 조립이 완료된 상태이나 이해를 돕기 위해 상부의 칩 홀더 캡을 제거한 상태를 보여주고 있다.
제1도와 제2a도 및 제2b도를 참조하면, 칩 홀더 베이스(20)의 평탄한 상부면에 서포트 링 패드(32)를 갖는 리드 프레임(30)이 안착되며, 상기 리드 프레임(30)의 리드들은 폴리이미드 테이프와 같은 절연 테이프(34)에 의해 부착·고정되고 전기적으로 분리되어 있다. 이하, 설명의 편의상 절연 테이프(34)로 부착된 내측의 리드들을 내부 리드(36), 외측의 리드들을 외부 리드(38)라 하기로 한다. 상기 서포트 링 패드(32)는 후술되는 베어 칩(10)의 크기보다 큰 관통형으로서 상기 내부 리드들(36)의 내측에 형성되어 있다. 또한, 웨이퍼 상태에서 개별 칩으로 분리된 베어 칩(10)이 상기 칩 홀더 베이스(20)의 상부면 중앙부에 안착되어 있으며, 이 때 상기 서포트 링 패드(32)가 상기 베어 칩(10)의 측면을 지지하고 있다. 여기서, 상기 베어 칩(10)의 본딩 패드들은 그들에 각기 대응되는 리드 프레임(30)의 내부 리드들(36)과 금속 세선(40)에 의해 전기적으로 연결되어 있다.
그리고 테스트 보드(50)는 상기 리드 프레임(30)의 외부 리드들(38) 위에 이격·형성되어 있으며, 상기 리드 프레임(30)의 외부 리드들(38)과 각각 접속 핀(52), 예를 들어 포고 핀(Pogo Pin) 또는 도전 범프로 전기적 연결을 이루며, 탭(54; Tab)을 통하여 외부의 테스트 장치(도시되지 않음)에 접속된다. 상기 테스트 보드(50)에는 상기 접속 핀(52)과 상기 탭(54)을 전기적으로 연결하는 회로 패턴들이 형성되어 있으나 도시되어 있지 않으며, 위치 정렬을 위한 관통 구멍(56)이 형성되어 있다. 상기 테스트 보드(50)와 상기 베어 칩(10)의 상부면 위에는 칩 홀더 캡(22)이 형성되어 있으며, 홀더 클램프(24)에 의해 상기 칩 홀더 베이스(20)와 한 쌍을 이루어 고정되어 있다. 상기 홀더 클램프(24)에는 스프링과 같은 탄성체가 내재되어 있어서 착탈이 용이하도록 되어 있다. 상기 테스트 보드(50)의 상부면은 상기 칩 홀더 캡(22)의 하부면에 직접적으로 접촉되어 가압·고정되며, 상기 베어 칩(10)은 상기 칩 홀더 캡(22)의 하부면 중앙부에 형성된 가압부(26)에 의해 가압·고정된다. 그 이유는 상기 베어 칩(10)의 본딩 패드들과 상기 내부 리드들(36) 간의 전기적 연결 부분인 상기 금속 세선(40)과 상기 칩 홀더 캡(22)의 하부면이 접촉되지 않도록 하기 위함이다.
따라서 상기 베어 칩(10)에 대한 전기적 특성 평가는 상기 테스트 보드(50)의 탭(54)을 통하여 상기 베어 칩(10)에 전원이 공급되면 '베어 칩(10) 본딩 패드 금속 세선(40)→리드프레임(30)→접속 핀(52)→테스트 보드(50)의 회로 패턴→탭(54)'을 경유하여 외부의 테스트 장치에서 테스트를 수행하게 된다. 그리고 테스트를 완료한 후 칩 홀더 캡(22)과 테스트 보드(50) 및 금속 세선(40)을 제거한 다음 칩(10)을 꺼내면 노운 굳 다이를 확보하게 된다.
이하, 또 다른 실시예를 도면을 참조하여 보다 상세하게 설명하고자 한다.
제3도는 본 발명의 다른 실시예에 의한 서포트 링 패드가 분할·형성된 리드 프레임을 이용한 노운 굳 다이의 조립도이고, 제4a도는 본 발명의 다른 실시예에 의한 서포트 링 패드가 분할·형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치의 평면도이며, 제4b도는 제4a도의 B-B' 선 단면도이다. 전술한 실시예와 마찬가지로 제3도는 테스트 보드 및 칩 홀더 캡이 조립되지 않은 상태이고, 제4a도는 테스트를 위한 조립이 완료된 상태이나 이해를 돕기 위해 상부의 칩 홀더 캡을 제거한 상태를 보여 주고 있다.
제3도와 제4a도 및 제4b도를 참조하면, 다음에 설명되는 서포트 링 패드(33)의 구조 및 기능을 제외하고는 전술한 실시예와 동일한 구조 및 기능을 가지고 있다. 전술한 실시예와의 차이점은 다음과 같다. 리드 프레임(30)에 형성되어 있는 서포트 링 패드(33)가 적어도 두 개 이상으로 분할되어 있으며, 상기 분할된 서포트 링 패드(33)는 베어 칩(10)의 특정한 본딩 패드들, 예를 들어 전원 단자들과 전기적으로 연결되어 있다. Vss 및 Vcc 등 반도체 소자의 전원 단자는 노이즈(Noise) 억제 및 고속화를 목적으로 데이터 입·출력과 어드레스(Address) 기능 등을 분기·지원하는 추세이며, 이에 따라 반도체 소자는 다수개의 Vss, Vcc 등을 보유한다. 따라서 상기 서포트 링 패드(33)를 분할하여 상기 베어 칩(10)의 전원 단자와 금속 세선 연결을 실시함으로써 효과적인 특성 평가가 가능하다.
따라서 본 발명에 의한 구조에 따르면, 통상적인 반도체 패키지에서 사용하는 리드 프레임을 이용함으로써 제조 단가가 저렴하고 재사용이 가능한 노운 굳 다이를 제조할 수 있는 이점(利點)이 있으며, 칩의 크기보다 큰 관통형의 서포트 링 패드가 형성되어 있어서 금속 세선 연결 작업 및 전기적 특성 평가 시에 칩의 이동을 제어할 수 있으며, 칩의 손상, 금속 세선의 단선(斷線) 및 변형을 억제할 수 있는 이점이 있다.
또한 칩이 안착되는 칩 홀더 베이스의 상부면이 평탄하게 형성되어 있기 때문에 안착되는 칩의 크기에 대한 제약이 감소하는 이점이 있으며, 분할된 서포트 링 패드를 전원 단자의 일부로 사용함으로써 효과적인 칩의 특성 평가가 가능하다는 이점이 있다.

Claims (15)

  1. 칩 홀더 베이스와; 상기 칩 홀더 베이스의 상부면에 안착되어 있는 리드 프레임과; 상기 칩 홀더 베이스의 상부면 중앙부에 안착되어 있으며, 복수개의 본딩 패드들을 갖는 칩과; 상기 리드 프레임의 내부 리드들에 상기 칩의 본딩 패드들을 전기적으로 연결하기 위한 금속 세선과; 상기 리드 프레임의 외부 리드들 위에 이격·형성되어 있으며, 상기 리드 프레임의 외부 리드들에 전기적 연결을 위한 접속 핀과, 외부의 테스트 장치에 접속되는 탭과, 그 접속 핀에 탭을 전기적 연결하기 위한 회로패턴들을 가지는 테스트 보드와; 상기 테스트 보드와 상기 칩의 상부면 위에 이격·형성되어 있으며, 상기 칩 홀더 베이스와 한 쌍을 이루고 있고, 상기 테스트 보드와 칩을 가압·고정하기 위한 칩 홀더 캡과; 상기 한 쌍을 이루는 칩 홀더 베이스와 칩 홀더 캡을 고정하는 홀더 클램프를 포함하고, 상기 칩 홀더 베이스상부면 상의 상기 칩과 상기 리드 프레임의 내부 리드들 사이에 서포트 링 패드가 안착·형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  2. 제 1 항에 있어서, 상기 칩의 본딩 패드들에 금속 세선으로 전기적 연결되는 상기 리드 프레임의 내부 리드들과, 상기 테스트 보드의 접속 핀에 전기적 연결되는 상기 리드 프레임의 외부 리드들이 도전재로 도금되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  3. 제 1 항에 있어서, 상기 리드 프레임의 리드들과 상기 서포트 링 패드가 절연 테이프에 의해 부착·고정되고 전기적으로 분리되는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  4. 제 1 항에 있어서, 상기 칩이 안착되는 상기 칩 홀더 베이스의 상부면이 평탄하게 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  5. 제 1 항에 있어서, 상기 칩 홀더 캡이 절연재의 가압부를 포함하고 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  6. 제 1 항에 있어서, 상기 테스트 보드의 접속 핀이 포고 핀으로 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  7. 제 1 항에 있어서, 상기 테스트 보드의 접속 핀이 도전 범프로 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  8. 칩 홀더 베이스와; 상기 칩 홀더 베이스의 상부면에 안착되어 있는 리드 프레임과; 상기 칩 홀더 베이스의 상부면 중앙부에 안착되어 있으며, 복수개의 본딩 패드들을 갖는 칩과; 상기 리드 프레임의 내부 리드들에 상기 칩의 본딩 패드들을 전기적으로 연결하기 위한 금속 세선과; 상기 리드 프레임의 외부 리드들 위에 이격·형성되어 있으며, 상기 리드 프레임의 외부 리드들에 전기적 연결을 위한 접속 핀과, 외부의 테스트 장치에 접속되는 탭과, 그 접속 핀에 탭을 전기적 연결하기 위한 회로패턴들을 가지는 테스트 보드와; 상기 테스트 보드와 상기 칩의 상부면 위에 이격·형성되어 있으며, 상기 칩 홀더 베이스와 한 쌍을 이루고 있고, 상기 테스트 보드와 칩을 가압·고정하기 위한 칩 홀더 캡과; 상기 한 쌍을 이루는 칩 홀더 베이스와 칩 홀더 캡을 고정하는 홀더 클램프를 포함하고, 상기 칩 홀더 베이스 상부면 상의 상기 칩과 상기 리드 프레임의 내부 리드들 사이에 적어도 두 개 이상으로 분할된 서포트 링 패드가 안착·형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  9. 제8항에 있어서, 상기 분할된 서포트 링 패드는 상기 칩의 특정한 본딩 패드들에 전기적 연결되는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  10. 제8항에 있어서, 상기 칩의 본딩 패드들에 금속 세선으로 전기적 연결되는 상기 리드 프레임의 내부 리드들과, 상기 테스트 보드의 접속 핀에 전기적 연결되는 상기 리드 프레임의 외부 리드들이 도전재로 도금되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  11. 제8항에 있어서, 상기 리드 프레임의 리드들과 상기 서포트 링 패드가 절연 테이프에 의해 부착·고정되고 전기적으로 분리되는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조 장치.
  12. 제8항에 있어서, 상기 칩이 안착되는 상기 칩 홀더 베이스의 상부면이 평탄하게 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  13. 제8항에 있어서, 상기 칩 홀더 캡이 절연재의 가압부를 포함하고 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  14. 제8항에 있어서, 상기 테스트 보드의 접속 핀이 포고 핀으로 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
  15. 제8항에 있어서, 상기 테스트 보드의 접속 핀이 도전 범프로 형성되어 있는 것을 특징으로 하는 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이의 제조 장치.
KR1019960010483A 1996-04-08 1996-04-08 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 KR0181100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010483A KR0181100B1 (ko) 1996-04-08 1996-04-08 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010483A KR0181100B1 (ko) 1996-04-08 1996-04-08 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치

Publications (2)

Publication Number Publication Date
KR970072367A KR970072367A (ko) 1997-11-07
KR0181100B1 true KR0181100B1 (ko) 1999-03-20

Family

ID=19455255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010483A KR0181100B1 (ko) 1996-04-08 1996-04-08 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치

Country Status (1)

Country Link
KR (1) KR0181100B1 (ko)

Also Published As

Publication number Publication date
KR970072367A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR100370308B1 (ko) 반도체웨이퍼의탐침검사방법
US7362113B2 (en) Universal wafer carrier for wafer level die burn-in
US5539324A (en) Universal wafer carrier for wafer level die burn-in
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
KR100268414B1 (ko) 반도체 장치를 테스트하기 위한 프로브 카드
JP2846813B2 (ja) バーンインソケット及びこれを使ったバーンインテスト方法
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR0169819B1 (ko) 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR0179094B1 (ko) 노운 굿 다이 검사용 장치
KR100936500B1 (ko) 프로브 블록
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
KR0151827B1 (ko) 리드프레임을 이용한 노운 굳 다이 제조방법
KR0125970B1 (ko) 노운 굳 다이 어레이용 테스트 소켓
KR950014752B1 (ko) 인쇄회로보드를 이용한 노운 굳 다이 제조방법
KR0163870B1 (ko) 리드가 분리된 노운 굳 다이 검사용 리드프레임
KR0181102B1 (ko) 핀과 본딩 패드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR19980025882A (ko) 노운 굿 다이의 제조 방법
KR100216894B1 (ko) Bga 반도체패키지의 전기테스트장치
JP2932999B2 (ja) 半導体チップ
KR100576654B1 (ko) 웨이퍼 레벨 칩 스케일형 반도체 패키지
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee