JP2846813B2 - バーンインソケット及びこれを使ったバーンインテスト方法 - Google Patents
バーンインソケット及びこれを使ったバーンインテスト方法Info
- Publication number
- JP2846813B2 JP2846813B2 JP6100399A JP10039994A JP2846813B2 JP 2846813 B2 JP2846813 B2 JP 2846813B2 JP 6100399 A JP6100399 A JP 6100399A JP 10039994 A JP10039994 A JP 10039994A JP 2846813 B2 JP2846813 B2 JP 2846813B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- socket
- chip
- test
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
- H05K7/103—Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by sliding, e.g. DIP carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Description
【０００１】
【産業上の利用分野】この発明は、バーンインソケット
（Burn-in Socket）及びこれを使ったバーンインテスト
方法に関し、さらに詳しくは、通常の半導体アセンブリ
工程を適用して、多様な種類のパッケージされない裸チ
ップをバーンインテストすることができるバーンインソ
ケット及びこれを使ったバーンインテスト方法に関す
る。
（Burn-in Socket）及びこれを使ったバーンインテスト
方法に関し、さらに詳しくは、通常の半導体アセンブリ
工程を適用して、多様な種類のパッケージされない裸チ
ップをバーンインテストすることができるバーンインソ
ケット及びこれを使ったバーンインテスト方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造過程で集積回路チップ
（以下、ＩＣチップという）は、通常の作動条件より高
い温度及び電圧に過負荷を加えてその寿命及び不良の可
否を事前に発見するためのバーンインテストを実施され
ることが必須である。
（以下、ＩＣチップという）は、通常の作動条件より高
い温度及び電圧に過負荷を加えてその寿命及び不良の可
否を事前に発見するためのバーンインテストを実施され
ることが必須である。
【０００３】ところで、ウェーハから分けられた普通の
ＩＣチップの状態では、テストパターン発生回路と電気
的信号との連結が難しいため、モールディングコンパウ
ンドでパッケージングされたＩＣチップの状態で、上記
テストが実施されることになる。
ＩＣチップの状態では、テストパターン発生回路と電気
的信号との連結が難しいため、モールディングコンパウ
ンドでパッケージングされたＩＣチップの状態で、上記
テストが実施されることになる。
【０００４】図６は、従来のバーンインテストを実行す
るために用いられるバーンインソケット（専用のテスト
ソケットアダプタ）の斜視図である。
るために用いられるバーンインソケット（専用のテスト
ソケットアダプタ）の斜視図である。
【０００５】この図に示すごとく、従来のバーンインソ
ケット１３は、ＩＣチップがパッケージングされた半導
体パッケージ１０のリードピン１２が挿入されて電気的
に接続されるソケット穴１４と、これらソケット穴１４
と電気的に接続され比較的固い金属材質よりなるソケッ
トピン１６と、これらソケットピン１６が装着されてア
センブリ１０を物理的に支持する支持体１５とから構成
される。
ケット１３は、ＩＣチップがパッケージングされた半導
体パッケージ１０のリードピン１２が挿入されて電気的
に接続されるソケット穴１４と、これらソケット穴１４
と電気的に接続され比較的固い金属材質よりなるソケッ
トピン１６と、これらソケットピン１６が装着されてア
センブリ１０を物理的に支持する支持体１５とから構成
される。
【０００６】半導体パッケージ１０は、上述したような
バーンインソケット１３を使ってバーンインテストが実
施される。すなわち、半導体パッケージ１０は、リード
ピン１２がソケット穴１４に挿入されてバーンインソケ
ット１５に装着され、このように半導体パッケージ１０
が装着された前記バーンインソケット１５は、図示され
ないバーンインボードに装着される。
バーンインソケット１３を使ってバーンインテストが実
施される。すなわち、半導体パッケージ１０は、リード
ピン１２がソケット穴１４に挿入されてバーンインソケ
ット１５に装着され、このように半導体パッケージ１０
が装着された前記バーンインソケット１５は、図示され
ないバーンインボードに装着される。
【０００７】この状態で、半導体パッケージ１０のＩＣ
チップには、正常の状態より高温・高電圧下でテスト信
号が入力される。そして、どのＩＣチップで欠陥が発生
するかの可否をチェックする。結果的に、正常の状態で
使用されるとき、ある障害を発生する憂慮があるＩＣチ
ップにおいては、バーンインテストの時、そのような欠
陥（ゲート酸化膜の絶縁膜破壊など）が必ず発生され
る。
チップには、正常の状態より高温・高電圧下でテスト信
号が入力される。そして、どのＩＣチップで欠陥が発生
するかの可否をチェックする。結果的に、正常の状態で
使用されるとき、ある障害を発生する憂慮があるＩＣチ
ップにおいては、バーンインテストの時、そのような欠
陥（ゲート酸化膜の絶縁膜破壊など）が必ず発生され
る。
【０００８】したがって、バーンインテストを実施する
間に欠陥が発生されたＩＣチップは、検出され、このよ
うなＩＣチップは不良品として処理される。このよう
に、不良のＩＣチップを出荷前に予め除去することによ
り、製品の信頼性を保障する。
間に欠陥が発生されたＩＣチップは、検出され、このよ
うなＩＣチップは不良品として処理される。このよう
に、不良のＩＣチップを出荷前に予め除去することによ
り、製品の信頼性を保障する。
【０００９】このような、従来のバーンインソケットを
用いたバーンインテスト方法は、一種類の半導体パッケ
ージだけをテストすることができ、パッケージされない
裸チップの状態では測定が不可能な問題点がある。
用いたバーンインテスト方法は、一種類の半導体パッケ
ージだけをテストすることができ、パッケージされない
裸チップの状態では測定が不可能な問題点がある。
【００１０】ところで近年、マルチチップモジュール
（Multi chip module 以下、ＭＣＭという）が提案され
ている。すなわち、単一チップのパッケージを用いるの
でなく、多数個の裸チップを熱的にセラミックボード上
に実装するもので、フリップチップを用いたマルチチッ
プの技術により、高速，高容量及び小型でありながら大
規模の集積を成すことができる集積方法に関するもので
ある。
（Multi chip module 以下、ＭＣＭという）が提案され
ている。すなわち、単一チップのパッケージを用いるの
でなく、多数個の裸チップを熱的にセラミックボード上
に実装するもので、フリップチップを用いたマルチチッ
プの技術により、高速，高容量及び小型でありながら大
規模の集積を成すことができる集積方法に関するもので
ある。
【００１１】このような多数個のＩＣチップが内装され
るＭＣＭにおいては、従来の単一チップパッケージの技
術に比べて、集積規模は増加されるが、生産収率は顕著
に減少し、生産コストが大幅に増加するなど、技術的・
経済的に大きな制限も受けている。
るＭＣＭにおいては、従来の単一チップパッケージの技
術に比べて、集積規模は増加されるが、生産収率は顕著
に減少し、生産コストが大幅に増加するなど、技術的・
経済的に大きな制限も受けている。
【００１２】一方、生産収率の顕著な減少と直接関連さ
れて、前記ＭＣＭの最も難しい問題点は、オンテストが
完了されて、従来のパッケージ技術における程度の信頼
性が確保されたパッケージされないＩＣチップ、いわゆ
るＫＧＤの十分な確保である。ＫＧＤは、すべてのテス
トを終わった無欠陥の裸チップを言う。
れて、前記ＭＣＭの最も難しい問題点は、オンテストが
完了されて、従来のパッケージ技術における程度の信頼
性が確保されたパッケージされないＩＣチップ、いわゆ
るＫＧＤの十分な確保である。ＫＧＤは、すべてのテス
トを終わった無欠陥の裸チップを言う。
【００１３】前記ＫＧＤに対するさらに詳細な概念は、
Microelectronics and Computer technology Corporati
onのPotential project report October,1992 によく表
れている。このように、ＭＣＭに適用されるＫＧＤの重
要性に対する認識が高まっているにもかかわらず、低価
格でＫＧＤを生産することには相当の難点がある。
Microelectronics and Computer technology Corporati
onのPotential project report October,1992 によく表
れている。このように、ＭＣＭに適用されるＫＧＤの重
要性に対する認識が高まっているにもかかわらず、低価
格でＫＧＤを生産することには相当の難点がある。
【００１４】すなわち、ウェーハで分けられた単一裸チ
ップは、通常、ワイヤで電極パッドと連結された外部リ
ードがないため、そのままでは、図６に示すような従来
のバーンインソケット１３を用いてバーンインテストを
することができない。
ップは、通常、ワイヤで電極パッドと連結された外部リ
ードがないため、そのままでは、図６に示すような従来
のバーンインソケット１３を用いてバーンインテストを
することができない。
【００１５】このような問題点を解決するための技術
が、例えば米国特許第5,006,792 号公報に開示されてい
る。すなわち、この公報には、図７及び図８に示すよう
に、ＩＣチップ２２の電極パッド（ボンディングパッ
ド）毎にろうバンプ２４を形成し、裸チップの状態でバ
ーンインテストを可能にするようにしたフリップチップ
テストソケットアダプタ（バーンインソケット）が開示
されている。
が、例えば米国特許第5,006,792 号公報に開示されてい
る。すなわち、この公報には、図７及び図８に示すよう
に、ＩＣチップ２２の電極パッド（ボンディングパッ
ド）毎にろうバンプ２４を形成し、裸チップの状態でバ
ーンインテストを可能にするようにしたフリップチップ
テストソケットアダプタ（バーンインソケット）が開示
されている。
【００１６】このバーンインソケットは、図８に示すよ
うに、挿入されるＩＣチップ２２のろうバンプ２４と対
応して接続されるカンチレバービーム２６が形成された
基板２８を備える。この基板２８はケース２０内に収納
されている。また、ＩＣチップ２２の大きさ及び形状に
応じてろうバンプ２４をカンチレバービーム２６上に整
列させてＩＣチップ２２をバーンインソケット内で安定
に支持するように、ガイドバー２５が、基板２８の上部
に装着されている。
うに、挿入されるＩＣチップ２２のろうバンプ２４と対
応して接続されるカンチレバービーム２６が形成された
基板２８を備える。この基板２８はケース２０内に収納
されている。また、ＩＣチップ２２の大きさ及び形状に
応じてろうバンプ２４をカンチレバービーム２６上に整
列させてＩＣチップ２２をバーンインソケット内で安定
に支持するように、ガイドバー２５が、基板２８の上部
に装着されている。
【００１７】また、ケース２０を貫通して外部と連結さ
れる多数個のリード２３が前記カンチレバービーム２６
と電気的に連結されている。そして、前記ケース２０の
上部に覆い２９が装着されるが、この覆い２９の底面に
は、弾性板３０が取り付けられており、ＩＣチップ２２
の後面に所定の圧力を加えてＩＣチップ２２をカンチレ
バービーム２６に良好に接触させる役割をする。未説明
の図面符号２７は、ケース２０外へ突出された固い材質
のリードである。
れる多数個のリード２３が前記カンチレバービーム２６
と電気的に連結されている。そして、前記ケース２０の
上部に覆い２９が装着されるが、この覆い２９の底面に
は、弾性板３０が取り付けられており、ＩＣチップ２２
の後面に所定の圧力を加えてＩＣチップ２２をカンチレ
バービーム２６に良好に接触させる役割をする。未説明
の図面符号２７は、ケース２０外へ突出された固い材質
のリードである。
【００１８】上記構成のバーンインソケットは、バーン
インボードに装着されてバーンインテストが実施され
る。このような、テストソケットを使ったＩＣチップの
テスト方法は、パッケージング以前の裸チップの状態に
おけるテストを可能にする。
インボードに装着されてバーンインテストが実施され
る。このような、テストソケットを使ったＩＣチップの
テスト方法は、パッケージング以前の裸チップの状態に
おけるテストを可能にする。
【００１９】しかし、上記従来の技術においては、ウェ
ーハから分けられた単一のＩＣチップ２２の各電極パッ
ド上に金属突起であるバンプ２４を形成しなければなら
ず、このバンプ形成工程の際、高集積化によって微細ピ
ッチ化されている電極パッド間に対応して、高精度を有
する高価な装置が必要になるという問題がある。
ーハから分けられた単一のＩＣチップ２２の各電極パッ
ド上に金属突起であるバンプ２４を形成しなければなら
ず、このバンプ形成工程の際、高集積化によって微細ピ
ッチ化されている電極パッド間に対応して、高精度を有
する高価な装置が必要になるという問題がある。
【００２０】このように現在の状況では、電極パッド上
にバンプを形成し、専用テストソケットを使用して小量
生産される外なく、この場合、ＫＧＤのコストがパッケ
ージ化されたＩＣチップよりかなり高価にならざるをえ
ず、通常、裸ＩＣチップ２２のバーンインテストは困難
な状況にある。
にバンプを形成し、専用テストソケットを使用して小量
生産される外なく、この場合、ＫＧＤのコストがパッケ
ージ化されたＩＣチップよりかなり高価にならざるをえ
ず、通常、裸ＩＣチップ２２のバーンインテストは困難
な状況にある。
【００２１】さらに上記従来の技術によるバーンインソ
ケットにおいては、テストしようとするＩＣチップの種
類及びバンプの位置によってカンチレバービーム２６を
交替しなければならず、また、金属材質により構成され
るカンチレバービームは変形し易く、バーンインソケッ
トの寿命が短くならざるを得ないなどの問題点があっ
た。
ケットにおいては、テストしようとするＩＣチップの種
類及びバンプの位置によってカンチレバービーム２６を
交替しなければならず、また、金属材質により構成され
るカンチレバービームは変形し易く、バーンインソケッ
トの寿命が短くならざるを得ないなどの問題点があっ
た。
【００２２】さらにまた、上記従来の技術によるバーン
インソケットにおいては、ＩＣチップ２２の電極パッド
上に形成されたバンプ２４とカンチレバービーム２６と
の電気的接触が良好になされるために、ＩＣチップ２２
の背面に弾性板３０及び覆い２９で加圧するので、ＩＣ
チップ２２の電極パッドが損傷される恐れがあるという
問題点があった。
インソケットにおいては、ＩＣチップ２２の電極パッド
上に形成されたバンプ２４とカンチレバービーム２６と
の電気的接触が良好になされるために、ＩＣチップ２２
の背面に弾性板３０及び覆い２９で加圧するので、ＩＣ
チップ２２の電極パッドが損傷される恐れがあるという
問題点があった。
【００２３】
【発明が解決しようとする課題】従って、この発明の目
的は、ウェーハから分けられた通常のＩＣチップを用い
ながらバンプを形成する必要なくバーンインテストが可
能なバーンインソケット及びこれを使ったバーンインテ
スト方法を提供することにある。
的は、ウェーハから分けられた通常のＩＣチップを用い
ながらバンプを形成する必要なくバーンインテストが可
能なバーンインソケット及びこれを使ったバーンインテ
スト方法を提供することにある。
【００２４】この発明の他の目的は、多様な種類のＩＣ
チップをバーンインテストすることができるバーンイン
ソケット及びこれを使ったバーンインテスト方法を提供
することにある。
チップをバーンインテストすることができるバーンイン
ソケット及びこれを使ったバーンインテスト方法を提供
することにある。
【００２５】この発明の又他の目的は、ＩＣチップの表
面に損傷を与えず正確にバーンインテストを実施するこ
とができるバーンインソケット及びこれを使ったバーン
インテスト方法を提供することにある。
面に損傷を与えず正確にバーンインテストを実施するこ
とができるバーンインソケット及びこれを使ったバーン
インテスト方法を提供することにある。
【００２６】この発明の又他の目的は、高い頻度で反復
使用が可能なバーンインソケット及びこれを使ったバー
ンインテスト方法を提供することにある。
使用が可能なバーンインソケット及びこれを使ったバー
ンインテスト方法を提供することにある。
【００２７】この発明の又他の目的は、既存のＩＣアセ
ンブリに使われる装備としてバーンインテストを可能に
するバーンインソケット及びこれを使ったバーンインテ
スト方法を提供することにある。
ンブリに使われる装備としてバーンインテストを可能に
するバーンインソケット及びこれを使ったバーンインテ
スト方法を提供することにある。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係るバーンインソケットは、バーンイン
テストが施される半導体チップが配置される収納溝を持
つソケット体と、前記ソケット体の収納溝の周囲に形成
された階段形状の段差部と、前記段差部上であってソケ
ット体内である箇所に取り付けられる複数個の内部リー
ドと、前記複数個の内部リードのそれぞれ対応される一
端に対して一端が接続され他端がソケット体の外部へ突
出される複数個の外部リードと、前記収納溝の上に取り
付けられて半導体チップを支持する支持部材と、を備え
ることを特徴とする。
に、この発明に係るバーンインソケットは、バーンイン
テストが施される半導体チップが配置される収納溝を持
つソケット体と、前記ソケット体の収納溝の周囲に形成
された階段形状の段差部と、前記段差部上であってソケ
ット体内である箇所に取り付けられる複数個の内部リー
ドと、前記複数個の内部リードのそれぞれ対応される一
端に対して一端が接続され他端がソケット体の外部へ突
出される複数個の外部リードと、前記収納溝の上に取り
付けられて半導体チップを支持する支持部材と、を備え
ることを特徴とする。
【００２９】このような構成において、前記支持部材
は、弾性部材で収納溝に配置されたＩＣチップの側壁を
加圧して安着させる役割をすることができ、望ましく
は、鉄鋼材にテフロン（Teflon）がコーティングされた
板形状のスプリングから成る。また、前記ソケット体
は、セラミック又はプラスチックで作られることができ
る。
は、弾性部材で収納溝に配置されたＩＣチップの側壁を
加圧して安着させる役割をすることができ、望ましく
は、鉄鋼材にテフロン（Teflon）がコーティングされた
板形状のスプリングから成る。また、前記ソケット体
は、セラミック又はプラスチックで作られることができ
る。
【００３０】また、別のこの発明は、半導体チップが配
置される収納溝の周囲に取り付けられる複数個の内部リ
ードと、前記複数個の内部リードの一端に一端が接続さ
れるとともに他端がソケット体の外部へ突出される複数
個の外部リードと、前記収納溝の対向壁面に取り付けら
れる支持部材と、を備えるバーンインソケットを用いて
裸チップ状態の半導体チップをバーンインテストする方
法において、前記収納溝にテストしようとする半導体チ
ップを配置する段階と、配置された半導体チップの電極
パッドとこれに対応される前記内部リードとの間をワイ
ヤボンディングする段階と、前記段階の結果的状態で前
記バーンインソケットをバーンインボードに装着し、前
記半導体チップに正常状態より高温・高電圧下でテスト
信号を入力して欠陥発生の可否をチェックする段階と、
前記ワイヤボンディングする段階で作ったボンディング
ワイヤを切断する段階と、この切断されたボンディング
ワイヤをバーンインソケット上で除去した後、前記半導
体チップをバーンインソケットから分離させる段階と、
を含むことを特徴とする。
置される収納溝の周囲に取り付けられる複数個の内部リ
ードと、前記複数個の内部リードの一端に一端が接続さ
れるとともに他端がソケット体の外部へ突出される複数
個の外部リードと、前記収納溝の対向壁面に取り付けら
れる支持部材と、を備えるバーンインソケットを用いて
裸チップ状態の半導体チップをバーンインテストする方
法において、前記収納溝にテストしようとする半導体チ
ップを配置する段階と、配置された半導体チップの電極
パッドとこれに対応される前記内部リードとの間をワイ
ヤボンディングする段階と、前記段階の結果的状態で前
記バーンインソケットをバーンインボードに装着し、前
記半導体チップに正常状態より高温・高電圧下でテスト
信号を入力して欠陥発生の可否をチェックする段階と、
前記ワイヤボンディングする段階で作ったボンディング
ワイヤを切断する段階と、この切断されたボンディング
ワイヤをバーンインソケット上で除去した後、前記半導
体チップをバーンインソケットから分離させる段階と、
を含むことを特徴とする。
【００３１】この方法において、前記ワイヤボンディン
グには、熱圧搾方式または超音波方式を用いることがで
き、また前記ボンディングワイヤに対しては、切断手段
を使って前記ボンディングワイヤのボール部分及び内部
リードのワイヤウェッジ部分を同時に切断するようにす
ることができる。そして、ボンディングワイヤを切断す
る段階においては、切断手段の高さを調節して切断がな
され、残っているワイヤボールの大きさを調節してバン
プを形成することができる。
グには、熱圧搾方式または超音波方式を用いることがで
き、また前記ボンディングワイヤに対しては、切断手段
を使って前記ボンディングワイヤのボール部分及び内部
リードのワイヤウェッジ部分を同時に切断するようにす
ることができる。そして、ボンディングワイヤを切断す
る段階においては、切断手段の高さを調節して切断がな
され、残っているワイヤボールの大きさを調節してバン
プを形成することができる。
【００３２】
【実施例】以下、添付した図面を参照してこの発明によ
るバーンインソケット及びこれを使ったバーンインテス
ト方法に対する望ましい実施例を詳細に説明する。
るバーンインソケット及びこれを使ったバーンインテス
ト方法に対する望ましい実施例を詳細に説明する。
【００３３】図１は、この発明の一実施例を示すバーン
インソケットの斜視図である。この発明によるバーンイ
ンソケットは、バーンインテストに用いられるＩＣチッ
プが配置される四角形の収納溝３３を持つソケット体３
０を備える。
インソケットの斜視図である。この発明によるバーンイ
ンソケットは、バーンインテストに用いられるＩＣチッ
プが配置される四角形の収納溝３３を持つソケット体３
０を備える。
【００３４】前記ソケット体３０は、セラミック又はプ
ラスチックなどの材料で作ることができる。このソケッ
ト体３０に形成されている収納溝（ソケット溝）３３の
対向壁面には、被テスト体として配置されるＩＣチップ
の側壁を加圧して安着させる支持部材、例えば弾性部材
３４が取り付けられている。
ラスチックなどの材料で作ることができる。このソケッ
ト体３０に形成されている収納溝（ソケット溝）３３の
対向壁面には、被テスト体として配置されるＩＣチップ
の側壁を加圧して安着させる支持部材、例えば弾性部材
３４が取り付けられている。
【００３５】また、収納溝３３の周囲には、ソケット体
３０の上面より低い段差を有する階段形状の段差部３５
が形成されている。このとき、段差部３５の上面及びソ
ケット体３０の内部にあたる箇所には、内部リード３２
が取り付けられている。
３０の上面より低い段差を有する階段形状の段差部３５
が形成されている。このとき、段差部３５の上面及びソ
ケット体３０の内部にあたる箇所には、内部リード３２
が取り付けられている。
【００３６】また、この発明によるバーンインソケット
は外部リード３１を備え、この外部リード３１の一端は
前記内部リード３２の一端に接続され、他端がソケット
体３０の外部へ突出されている。
は外部リード３１を備え、この外部リード３１の一端は
前記内部リード３２の一端に接続され、他端がソケット
体３０の外部へ突出されている。
【００３７】図２は、ソケット体３０に内設されるとと
もに段差部３５上に形成されている内部リード３２の構
成を詳細に表す、図１で円内に囲まれた部分の拡大平面
図である。
もに段差部３５上に形成されている内部リード３２の構
成を詳細に表す、図１で円内に囲まれた部分の拡大平面
図である。
【００３８】図２に示すように、内部リード３２は、バ
ーンインテストの時、ワイヤボンディングされるボンデ
ィングパッドの役割をする。これに関しては後述する。
ーンインテストの時、ワイヤボンディングされるボンデ
ィングパッドの役割をする。これに関しては後述する。
【００３９】図１で示した弾性部材３４の拡大斜視図で
ある図３に示すように、弾性部材３４は、鉄鋼材３６に
テフロン３７がコーティングされた板型のスプリングか
ら成る。ここで、前記鉄鋼材３６とテフロン３７の二重
構造は、バーンインソケット内にＩＣチップを安着させ
るとき、ＩＣチップが損傷されることを防止するための
ものである。
ある図３に示すように、弾性部材３４は、鉄鋼材３６に
テフロン３７がコーティングされた板型のスプリングか
ら成る。ここで、前記鉄鋼材３６とテフロン３７の二重
構造は、バーンインソケット内にＩＣチップを安着させ
るとき、ＩＣチップが損傷されることを防止するための
ものである。
【００４０】以下に、上述のように構成されるバーンイ
ンソケットを用いたバーンインテスト方法について、図
４（ａ）乃至図４（ｃ）、及び図５（ａ），図５（ｂ）
を用いて、詳細に説明する。
ンソケットを用いたバーンインテスト方法について、図
４（ａ）乃至図４（ｃ）、及び図５（ａ），図５（ｂ）
を用いて、詳細に説明する。
【００４１】図４（ａ）に示したごとく、図１に示した
この発明によるバーインケットを準備し、被テスト体で
あるＩＣチップ４０を弾性部材３４が設けられた収納溝
３３内に配置する。配置されたＩＣチップ４０は、前記
弾性部材３４により両側面が加圧されて安着される。未
説明の図面符号４１は、ＩＣチップの電極パッドであ
る。
この発明によるバーインケットを準備し、被テスト体で
あるＩＣチップ４０を弾性部材３４が設けられた収納溝
３３内に配置する。配置されたＩＣチップ４０は、前記
弾性部材３４により両側面が加圧されて安着される。未
説明の図面符号４１は、ＩＣチップの電極パッドであ
る。
【００４２】次に、図４（ｂ）に示すように、ＩＣチッ
プ４０の電極パッド４１とこれらに対応して段差部３５
上に取り付けられた内部リード３２の一端部とを金Ａｕ
を使った熱圧搾の方法でワイヤボンディングする。
プ４０の電極パッド４１とこれらに対応して段差部３５
上に取り付けられた内部リード３２の一端部とを金Ａｕ
を使った熱圧搾の方法でワイヤボンディングする。
【００４３】前記ワイヤボンディングの時、ボンディン
グワイヤ４５の材料としては、特別に限定されるもので
なく、超音波方式のワイヤボンディングが可能なアルミ
ニウムＡｌなど、通常ＩＣチップ４０のアルミニウム電
極パッドとのボンディングが可能などんな材料も可能で
ある。
グワイヤ４５の材料としては、特別に限定されるもので
なく、超音波方式のワイヤボンディングが可能なアルミ
ニウムＡｌなど、通常ＩＣチップ４０のアルミニウム電
極パッドとのボンディングが可能などんな材料も可能で
ある。
【００４４】前記ワイヤボンディングは、通常の半導体
アセンブリ工程で進行し、ＩＣチップ４０の電極パッド
４１と電極テストパターン発生回路との信号連結を可能
にするためのもので、バーンインテストなどの各種テス
トを可能にするための作業に過ぎないので、後述するよ
うに、後にこれは除去される。
アセンブリ工程で進行し、ＩＣチップ４０の電極パッド
４１と電極テストパターン発生回路との信号連結を可能
にするためのもので、バーンインテストなどの各種テス
トを可能にするための作業に過ぎないので、後述するよ
うに、後にこれは除去される。
【００４５】内部リード３２がテスト用の電極端子の役
割をするため、従来の微細バンプ形成によるテストソケ
ット設計の場合よりテストソケットの設計が容易にな
る。
割をするため、従来の微細バンプ形成によるテストソケ
ット設計の場合よりテストソケットの設計が容易にな
る。
【００４６】ワイヤボンディングが完了すると、この状
態でバーンインテスト用のボード上に装着されてバーン
インテストを実施することになる。このとき、バーンイ
ンテストとともに１００％テスト（ＤＣ／機能／ＡＣテ
ストなど）を実施する。テストを実施する間に欠陥が発
生されたＩＣチップは、検出され、このようなＩＣチッ
プは不良品として処理される。
態でバーンインテスト用のボード上に装着されてバーン
インテストを実施することになる。このとき、バーンイ
ンテストとともに１００％テスト（ＤＣ／機能／ＡＣテ
ストなど）を実施する。テストを実施する間に欠陥が発
生されたＩＣチップは、検出され、このようなＩＣチッ
プは不良品として処理される。
【００４７】この方法によるバーンインテスト方法の終
わりの段階として、バーンインテストが完了した後、ボ
ンディングワイヤ４５を切断する工程を実施する。ボン
ディングワイヤ４５は、バーンインテストの時、テスト
電極端子を提供するためのもので、直接的に必要な構成
でないので、除去することになる。
わりの段階として、バーンインテストが完了した後、ボ
ンディングワイヤ４５を切断する工程を実施する。ボン
ディングワイヤ４５は、バーンインテストの時、テスト
電極端子を提供するためのもので、直接的に必要な構成
でないので、除去することになる。
【００４８】ボンディングワイヤの切断工程は、図４
（ｃ）に示すごとく、のみ形状に先端部に鋭い刃を備え
た切断手段４８を使って、前記ボンディングワイヤ４５
のボール部分５０と内部リード３２のワイヤウェッジ部
分４７を同時に切断する。
（ｃ）に示すごとく、のみ形状に先端部に鋭い刃を備え
た切断手段４８を使って、前記ボンディングワイヤ４５
のボール部分５０と内部リード３２のワイヤウェッジ部
分４７を同時に切断する。
【００４９】前記切断手段４８は、タングステンカーバ
イドブレードにダイヤモンドコーティングをしたもので
ある。また、切断手段４８は、図示しないアームに固定
され、上下・左右、すなわち３次元に移動して切断を行
うことができる。
イドブレードにダイヤモンドコーティングをしたもので
ある。また、切断手段４８は、図示しないアームに固定
され、上下・左右、すなわち３次元に移動して切断を行
うことができる。
【００５０】前記ボンディングワイヤ４５の切断過程を
さらに詳細に説明する。前記切断手段４８は、ワイヤボ
ンディングされたＩＣチップ４０が配置されたソケット
体３０の一方の側の表面に近接するように移動された
後、左側あるいは右側へ動き、前記ボンディングワイヤ
４５のボール部分５０と内部リード３２とのワイヤウェ
ッジ部分４７を同時に切断する。
さらに詳細に説明する。前記切断手段４８は、ワイヤボ
ンディングされたＩＣチップ４０が配置されたソケット
体３０の一方の側の表面に近接するように移動された
後、左側あるいは右側へ動き、前記ボンディングワイヤ
４５のボール部分５０と内部リード３２とのワイヤウェ
ッジ部分４７を同時に切断する。
【００５１】ボンディングワイヤ４５の切断後にＩＣチ
ップ４０の電極パッド４１上には、切断されたボール部
分５０が残る。この切断されたボール部分５０は、その
表面の形状が平坦であり、バンプとして用いられること
ができる。バンプの形成可否及びその高さは、切断手段
４８の下降高さを調節することにより、容易に調整可能
となる。切断されたワイヤをエアブローで除去した後、
ＩＣチップ４０をソケット体３０から分離して図５
（ｂ）に示すごときチップキャリヤ５５に移送する。
ップ４０の電極パッド４１上には、切断されたボール部
分５０が残る。この切断されたボール部分５０は、その
表面の形状が平坦であり、バンプとして用いられること
ができる。バンプの形成可否及びその高さは、切断手段
４８の下降高さを調節することにより、容易に調整可能
となる。切断されたワイヤをエアブローで除去した後、
ＩＣチップ４０をソケット体３０から分離して図５
（ｂ）に示すごときチップキャリヤ５５に移送する。
【００５２】図５（ａ）は、この発明によるバーンイン
テスト方法によるテストを終了して最終的に形成された
無欠陥のＩＣチップ４０、すなわちＫＧＤを示すもので
ある。
テスト方法によるテストを終了して最終的に形成された
無欠陥のＩＣチップ４０、すなわちＫＧＤを示すもので
ある。
【００５３】ＫＧＤ、すなわちＩＣチップ４０の電極パ
ッド４１の上部には、ワイヤボンディング及びボンディ
ングワイヤ切断後に生じたボール部分、すなわちバンプ
５０が形成されている。既に言及されたごとく、このよ
うなバンプ５０は、利用の目的によりその高さｈを調節
することができる。これはボンディングワイヤ切断の
時、切断手段４８の高さを調節することにより可能であ
る。
ッド４１の上部には、ワイヤボンディング及びボンディ
ングワイヤ切断後に生じたボール部分、すなわちバンプ
５０が形成されている。既に言及されたごとく、このよ
うなバンプ５０は、利用の目的によりその高さｈを調節
することができる。これはボンディングワイヤ切断の
時、切断手段４８の高さを調節することにより可能であ
る。
【００５４】前記バンプ５０の高さｈは、５〜２５μｍ
程度に形成することができる。また、バンプ５０の上面
が平坦であるため、必要とあらば、使用しようとするパ
ッケージやモジュールに搭載され、そのバンプ５０上に
その他のワイヤボンディングを反復して行うことが可能
である。
程度に形成することができる。また、バンプ５０の上面
が平坦であるため、必要とあらば、使用しようとするパ
ッケージやモジュールに搭載され、そのバンプ５０上に
その他のワイヤボンディングを反復して行うことが可能
である。
【００５５】以上説明したようなこの発明によるバーン
インソケット及びこれを使ったバーンインテスト方法に
よれば、ウェーハから分けられた通常のＩＣチップ４０
の電極パッド４１と内部リード３２とを、通常のワイヤ
ボンディングにより結線してバーンインテストをするよ
うになっている。したがって、従来のＩＣチップに対す
るバンプ形成の工程が不要になるとともに、バンプと電
気的に接触されるように微細なカンチレバービームを形
成する必要がなくなるなど、従来に比べてバーンインソ
ケットの製作が非常に容易になる。
インソケット及びこれを使ったバーンインテスト方法に
よれば、ウェーハから分けられた通常のＩＣチップ４０
の電極パッド４１と内部リード３２とを、通常のワイヤ
ボンディングにより結線してバーンインテストをするよ
うになっている。したがって、従来のＩＣチップに対す
るバンプ形成の工程が不要になるとともに、バンプと電
気的に接触されるように微細なカンチレバービームを形
成する必要がなくなるなど、従来に比べてバーンインソ
ケットの製作が非常に容易になる。
【００５６】また、ＩＣチップが他の種類に切り替わ
り、バンプなどの位置及びチップの大きさなどが切り替
わっても、段差部３５上の内部リード３２と電極パッド
４１とがワイヤボンディングにより連結されるので、ど
んな形態の半導体チップをもバーンインテストすること
が可能になる。
り、バンプなどの位置及びチップの大きさなどが切り替
わっても、段差部３５上の内部リード３２と電極パッド
４１とがワイヤボンディングにより連結されるので、ど
んな形態の半導体チップをもバーンインテストすること
が可能になる。
【００５７】また、この発明によるバーンインソケット
及びこれを使ったバーンインテスト方法によれば、弾性
ないし伸縮性がある支持部材によりＩＣチップを安定に
装着してＩＣチップの表面の損傷を防止しながら、大き
さが異なる多くの種類のＩＣチップをバーンインテスト
することができ、また、一つのバーンインソケットで多
数回にわたってバーンインテストを遂行することができ
る。
及びこれを使ったバーンインテスト方法によれば、弾性
ないし伸縮性がある支持部材によりＩＣチップを安定に
装着してＩＣチップの表面の損傷を防止しながら、大き
さが異なる多くの種類のＩＣチップをバーンインテスト
することができ、また、一つのバーンインソケットで多
数回にわたってバーンインテストを遂行することができ
る。
【００５８】また、上述したようにＫＧＤのコストを革
新的に低くすることができるため、現在スーパコンピュ
ーターに使われているＭＣＭやＡＳＩＣモジュールが安
価で実現可能となり、それらＭＣＭとかＡＳＩＣモジュ
ールの適用範囲をパーソナルコンピューターにまでも適
用が可能になる。
新的に低くすることができるため、現在スーパコンピュ
ーターに使われているＭＣＭやＡＳＩＣモジュールが安
価で実現可能となり、それらＭＣＭとかＡＳＩＣモジュ
ールの適用範囲をパーソナルコンピューターにまでも適
用が可能になる。
【００５９】なお、この発明は、上記実施例に限定され
るものではなく、その技術的思想から外れない範囲内で
多様な製造変更が可能であることは言うまでもない。
るものではなく、その技術的思想から外れない範囲内で
多様な製造変更が可能であることは言うまでもない。
【００６０】
【発明の効果】以上、説明したように、この発明による
バーンインソケット及びこれを使ったバーンインテスト
方法の効果を要約すると次の通りである。 ウェーハから分けられた通常のＩＣチップを用いな
がらバンプを形成する必要なくバーンインテストが可能
となり、安価なＫＧＤを生産することができる。 既存のＩＣアセンブリに使われる装備がこの発明に
そのまま使用でき、積層パッケージの製造に必要な特別
な装備の追加がなくでも、多様な形態のパッケージング
されない裸チップをバーンインテストできる。 ＩＣチップの表面に損傷を与えず正確にバーンイン
テストを実施することができる。 テストしようとするＩＣチップの種類，大きさ及び
バンプの位置に対応した部材の交替を要せず、また、Ｉ
Ｃチップの種類，大きさ及びバンプの位置を多少カバー
するような部材を使用してそのような部材の変形に起因
するような短い寿命を引き起こすことがなく、高い頻度
で反復使用が可能で長い寿命のバーンインソケットを提
供できる。
バーンインソケット及びこれを使ったバーンインテスト
方法の効果を要約すると次の通りである。 ウェーハから分けられた通常のＩＣチップを用いな
がらバンプを形成する必要なくバーンインテストが可能
となり、安価なＫＧＤを生産することができる。 既存のＩＣアセンブリに使われる装備がこの発明に
そのまま使用でき、積層パッケージの製造に必要な特別
な装備の追加がなくでも、多様な形態のパッケージング
されない裸チップをバーンインテストできる。 ＩＣチップの表面に損傷を与えず正確にバーンイン
テストを実施することができる。 テストしようとするＩＣチップの種類，大きさ及び
バンプの位置に対応した部材の交替を要せず、また、Ｉ
Ｃチップの種類，大きさ及びバンプの位置を多少カバー
するような部材を使用してそのような部材の変形に起因
するような短い寿命を引き起こすことがなく、高い頻度
で反復使用が可能で長い寿命のバーンインソケットを提
供できる。
【図１】この発明によるバーンインソケットの斜視図で
ある。
ある。
【図２】図１の円内で示した部分に対する要部拡大平面
図である。
図である。
【図３】図２の円内で示した部分に対する要部拡大斜視
図である。
図である。
【図４】図４（ａ）〜（ｃ）は、図１で示したバーンイ
ンソケットを使ったバーンインテスト方法を説明するた
めの断面図である。
ンソケットを使ったバーンインテスト方法を説明するた
めの断面図である。
【図５】図５（ａ）は、この発明によるバーンインテス
ト方法によるテストを終了して最終的に形成されたＩＣ
チップを示す断面図であり、図５（ｂ）は、ＩＣチップ
を移送するために用いられるチップキャリヤを示す斜視
図である。
ト方法によるテストを終了して最終的に形成されたＩＣ
チップを示す断面図であり、図５（ｂ）は、ＩＣチップ
を移送するために用いられるチップキャリヤを示す斜視
図である。
【図６】従来のバーンインテストを実行するためのバー
ンインソケットの斜視図である。
ンインソケットの斜視図である。
【図７】従来のフリップチップを示す斜視図である。
【図８】図７で示したフリップチップのバーンインテス
トを実施するために使われるテストソケットアダプタの
断面図である。
トを実施するために使われるテストソケットアダプタの
断面図である。
３０ ソケット体 ３１ 外部リード ３２ 内部リード ３３ 収納溝 ３４ 弾性部材（支持部材） ３５ 段差部 ３６ 鉄鋼材 ３７ テフロン ４０ ＩＣチップ ４１ 電極パッド ４５ ボンディングワイヤ ４７ ワイヤウェッジ部分 ４８ 切断手段 ５０ ボール部分（バンプ）
Claims (7)
- 【請求項１】 バーンインテストが施される半導体チッ
プが配置される収納溝を持つソケット体と、 前記ソケット体の収納溝の周囲に形成された階段形状の
段差部と、 前記段差部上であってソケット体内である箇所に取り付
けられる複数個の内部リードと、 前記複数個の内部リードのそれぞれ対応される一端に対
して一端が接続され、他端がソケット体の外部へ突出さ
れる複数個の外部リードと、前記収納溝に配置されるＩＣチップの側壁を加圧して安
着させるために、前記収納溝に取り付けられ、弾性部材
で形成された支持部材と を備えることを特徴とするバー
ンインソケット。 - 【請求項２】 前記支持部材は、鉄鋼材にテフロン（Te
flon）がコーティングされた板形状のスプリングから成
ることを特徴とする請求項１記載のバーンインソケッ
ト。 - 【請求項３】 前記ソケット体は、セラミック又はプラ
スチックで作られることを特徴とする請求項１記載のバ
ーンインソケット。 - 【請求項４】 半導体チップが配置される収納溝の周囲
に取り付けられる複数個の内部リードと、前記複数個の
内部リードの一端に一端が接続されるとともに他端がソ
ケット体の外部へ突出される複数個の外部リードと、前
記収納溝の対向壁面に取り付けられる支持部材と、を備
えるバーンインソケットを用いて裸チップ状態の半導体
チップをバーンインテストする方法において、 前記収納溝にテストしようとする半導体チップを配置す
る段階と、配置された半導体チップの電極パッドとこれ
に対応される前記内部リードとの間をワイヤボンディン
グする段階と、 前記段階の結果的状態で前記バーンインソケットをバー
ンインボードに装着し、前記半導体チップに正常状態よ
り高温・高電圧下でテスト信号を入力して欠陥発生の可
否をチェックする段階と、 前記ワイヤボンディングする段階で作ったボンディング
ワイヤを切断する段階と、 この切断されたボンディングワイヤをバーンインソケッ
ト上で除去した後、前記半導体チップをバーンインソケ
ットから分離させる段階と、を含むことを特徴とするバ
ーンインテスト方法。 - 【請求項５】 前記ワイヤボンディングには、熱圧搾方
式または超音波方式が用いられることを特徴とする請求
項４記載のバーンインテスト方法。 - 【請求項６】 前記ボンディングワイヤに対しては、切
断手段を使って前記ボンディングワイヤのボール部分及
び内部リードのワイヤウェッジ部分が同時に切断される
ことを特徴とする請求項４記載のバーンインテスト方
法。 - 【請求項７】 前記ボンディングワイヤを切断する段階
においては、切断手段の高さを調節して切断がなされ、
残っているワイヤボールの大きさを調節してバンプを形
成することを特徴とする請求項４記載のバーンインテス
ト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008257A KR960011257B1 (ko) | 1993-05-14 | 1993-05-14 | 번인 소켓 및 이를 사용한 번인 테스트 방법 |
| KR1993-8257 | 1993-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130920A JPH07130920A (ja) | 1995-05-19 |
| JP2846813B2 true JP2846813B2 (ja) | 1999-01-13 |
Family
ID=19355382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6100399A Expired - Fee Related JP2846813B2 (ja) | 1993-05-14 | 1994-05-16 | バーンインソケット及びこれを使ったバーンインテスト方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5568057A (ja) |
| JP (1) | JP2846813B2 (ja) |
| KR (1) | KR960011257B1 (ja) |
| FR (1) | FR2705522B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2293095A (en) | 1994-04-18 | 1995-11-10 | Micron Technology, Inc. | Method and apparatus for automatically positioning electronic die within component packages |
| US5808474A (en) * | 1994-11-30 | 1998-09-15 | Lsi Logic Corporation | Test socket for testing integrated circuit packages |
| US5874319A (en) * | 1996-05-21 | 1999-02-23 | Honeywell Inc. | Vacuum die bond for known good die assembly |
| US5954832A (en) * | 1997-03-14 | 1999-09-21 | International Business Machines Corporation | Method and system for performing non-standard insitu burn-in testings |
| US6353326B2 (en) | 1998-08-28 | 2002-03-05 | Micron Technology, Inc. | Test carrier with molded interconnect for testing semiconductor components |
| US6560735B1 (en) * | 1999-08-03 | 2003-05-06 | Agere Systems Inc | Methods and apparatus for testing integrated circuits |
| EP1074844A3 (en) * | 1999-08-03 | 2003-08-06 | Lucent Technologies Inc. | Testing integrated circuits |
| US7189092B2 (en) * | 2004-07-14 | 2007-03-13 | Antares Contech, Inc. | Modular semiconductor package testing contactor system |
| US7602201B2 (en) * | 2007-06-22 | 2009-10-13 | Qualitau, Inc. | High temperature ceramic socket configured to test packaged semiconductor devices |
| TWM367467U (en) * | 2009-04-13 | 2009-10-21 | Hon Hai Prec Ind Co Ltd | Electrical connector |
| US9832876B2 (en) * | 2014-12-18 | 2017-11-28 | Intel Corporation | CPU package substrates with removable memory mechanical interfaces |
| CN112578149B (zh) * | 2019-09-30 | 2022-12-27 | 苏州联讯仪器有限公司 | 芯片可靠性测试用老化设备 |
| CN113533928A (zh) * | 2020-04-16 | 2021-10-22 | 第一检测有限公司 | 系统级测试设备及系统级测试系统 |
| CN115561611A (zh) | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 一种芯片测试用固定装置及固定方法、测试设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180976A (en) * | 1987-04-17 | 1993-01-19 | Everett/Charles Contact Products, Inc. | Integrated circuit carrier having built-in circuit verification |
| US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
| JP2727352B2 (ja) * | 1989-04-17 | 1998-03-11 | 株式会社 新川 | リード付き半導体素子の製造方法 |
| US5088190A (en) * | 1990-08-30 | 1992-02-18 | Texas Instruments Incorporated | Method of forming an apparatus for burn in testing of integrated circuit chip |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US5342807A (en) * | 1991-06-04 | 1994-08-30 | Micron Technology, Inc. | Soft bond for semiconductor dies |
| US5215472A (en) * | 1991-08-22 | 1993-06-01 | Augat Inc. | High density grid array socket |
-
1993
- 1993-05-14 KR KR1019930008257A patent/KR960011257B1/ko not_active IP Right Cessation
-
1994
- 1994-05-13 FR FR9405898A patent/FR2705522B1/fr not_active Expired - Fee Related
- 1994-05-16 JP JP6100399A patent/JP2846813B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-12 US US08/542,023 patent/US5568057A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011257B1 (ko) | 1996-08-21 |
| FR2705522A1 (fr) | 1994-11-25 |
| US5568057A (en) | 1996-10-22 |
| JPH07130920A (ja) | 1995-05-19 |
| FR2705522B1 (fr) | 1996-04-05 |
| KR940027116A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000793B1 (ko) | 노운 굳 다이 어레이 및 그 제조방법 | |
| JP3014338B2 (ja) | パッケージングされない半導体チップのテスト装置 | |
| JP2960649B2 (ja) | Ｋｇｄアレイ用テストアセンブリ | |
| US6984996B2 (en) | Wafer probing that conditions devices for flip-chip bonding | |
| US7112985B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
| US5408190A (en) | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die | |
| JP3694546B2 (ja) | 半導体ウェハをプローブする方法 | |
| JP2846813B2 (ja) | バーンインソケット及びこれを使ったバーンインテスト方法 | |
| EP0577333A1 (en) | Temporary connections for fast electrical access to electronic devices | |
| JP2004138405A (ja) | 半導体装置測定用プローブ | |
| JPH0777556A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| US5677203A (en) | Method for providing known good bare semiconductor die | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| US20070285115A1 (en) | Universal wafer carrier for wafer level die burn-in | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP3522426B2 (ja) | プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ | |
| JP2004138391A (ja) | 半導体装置の製造方法 | |
| US6255208B1 (en) | Selective wafer-level testing and burn-in | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| KR100460471B1 (ko) | 웨이퍼 레벨 번-인 공정 및 시험 | |
| KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 | |
| KR0125970B1 (ko) | 노운 굳 다이 어레이용 테스트 소켓 | |
| KR950014752B1 (ko) | 인쇄회로보드를 이용한 노운 굳 다이 제조방법 | |
| JP2932999B2 (ja) | 半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |