JP3014338B2 - パッケージングされない半導体チップのテスト装置 - Google Patents
パッケージングされない半導体チップのテスト装置Info
- Publication number
- JP3014338B2 JP3014338B2 JP9115798A JP11579897A JP3014338B2 JP 3014338 B2 JP3014338 B2 JP 3014338B2 JP 9115798 A JP9115798 A JP 9115798A JP 11579897 A JP11579897 A JP 11579897A JP 3014338 B2 JP3014338 B2 JP 3014338B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- lead frame
- lead
- bare chip
- bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子をテス
トするための装置であって、より詳細には、パッケージ
ングされないベアチップに対して電気的テスト及びバー
ンインテストを実行するのに使用される半導体チップの
テスト装置に関する。
トするための装置であって、より詳細には、パッケージ
ングされないベアチップに対して電気的テスト及びバー
ンインテストを実行するのに使用される半導体チップの
テスト装置に関する。
【０００２】
【従来の技術】近年、半導体産業は、新たな局面に入っ
ている。単一の半導体チップをパッケージングする代わ
りに、複数の半導体チップを１つの回路基板に実装する
マルチチップモジュールが提案されている。マルチチッ
プモジュールは、高速化、大容量化及び高集積化を可能
にする。かかる利点にも関わらず、マルチチップモジュ
ールは、幾つかの問題点を有する。従来の単一チップパ
ッケージに比べて、マルチチップモジュールは、改善さ
れた集積率を有するが、歩留まりが著しく減少する。こ
のような低歩留まりは、材料及び労働力の不要な浪費を
引き起こす。従って、マルチチップモジュールの製造の
際には、通常のパッケージ段階のテストを経た後、信頼
性が検証されたパッケージングされない半導体チップ、
つまり、ノーウングッドダイ（Known Good Die;ＫＧ
Ｄ）の使用が要求される。マルチチップモジュールの成
功的な開発は、ＫＧＤの利用度による。
ている。単一の半導体チップをパッケージングする代わ
りに、複数の半導体チップを１つの回路基板に実装する
マルチチップモジュールが提案されている。マルチチッ
プモジュールは、高速化、大容量化及び高集積化を可能
にする。かかる利点にも関わらず、マルチチップモジュ
ールは、幾つかの問題点を有する。従来の単一チップパ
ッケージに比べて、マルチチップモジュールは、改善さ
れた集積率を有するが、歩留まりが著しく減少する。こ
のような低歩留まりは、材料及び労働力の不要な浪費を
引き起こす。従って、マルチチップモジュールの製造の
際には、通常のパッケージ段階のテストを経た後、信頼
性が検証されたパッケージングされない半導体チップ、
つまり、ノーウングッドダイ（Known Good Die;ＫＧ
Ｄ）の使用が要求される。マルチチップモジュールの成
功的な開発は、ＫＧＤの利用度による。
【０００３】前記半導体チップは、一般的に信頼性を確
保するため、いろいろのテストを経る。それらのうち、
すべての入出力端子をテスト装置の信号発生回路に連結
して電気的特性を検査する電気的テストと、ベアチップ
を高温及び高電圧の酷い条件に露出させてベアチップの
寿命を検査するバーンインテストとがある。これらのテ
ストを経て欠陥のあるチップを予め検出することがで
き、組立が完了された後に発生し得る潜在的不良を除去
することができる。
保するため、いろいろのテストを経る。それらのうち、
すべての入出力端子をテスト装置の信号発生回路に連結
して電気的特性を検査する電気的テストと、ベアチップ
を高温及び高電圧の酷い条件に露出させてベアチップの
寿命を検査するバーンインテストとがある。これらのテ
ストを経て欠陥のあるチップを予め検出することがで
き、組立が完了された後に発生し得る潜在的不良を除去
することができる。
【０００４】しかし、パッケージングされないベアチッ
プをテスト信号発生回路に連結することは、容易でな
い。従って、テストは、一般的に半導体チップをパッケ
ージングすることにより、チップに連結された外部リー
ドにて行われる。この外部リードは、テストソケットに
挿入され、更にテストソケットは、テストボードに搭載
されてテストが行われる。しかし、このようなテストに
よると、潜在的な不良を有しているチップもパッケージ
ングしてテストするので、製造費用の浪費を引き起こ
し、テストできるチップの数量にも限界がある。
プをテスト信号発生回路に連結することは、容易でな
い。従って、テストは、一般的に半導体チップをパッケ
ージングすることにより、チップに連結された外部リー
ドにて行われる。この外部リードは、テストソケットに
挿入され、更にテストソケットは、テストボードに搭載
されてテストが行われる。しかし、このようなテストに
よると、潜在的な不良を有しているチップもパッケージ
ングしてテストするので、製造費用の浪費を引き起こ
し、テストできるチップの数量にも限界がある。
【０００５】かかる問題点を解決するための一方法が、
ＵＳＰ第5,006,792号に開示されている。上記ＵＳＰ第
5,006,792号には、ベアチップのボンデイングパッドに
ソルダバンプが形成されているチップをバーンインテス
トすることができるフリップチップテストソケットアダ
プタが開示されている。ボンディングパッドにソルダバ
ンプを有するフリップチップがテストソケットアダプタ
に挿入されることにより、バーンインテストが行われ
る。このテストソケットアダプタには、カンチレバービ
ームが形成されており、ケースに挿入される基板を含
む。このテストソケットアダプタを用いたテスト技術
は、パッケージングされない前に、ベアチップをテスト
することができるという利点がある。
ＵＳＰ第5,006,792号に開示されている。上記ＵＳＰ第
5,006,792号には、ベアチップのボンデイングパッドに
ソルダバンプが形成されているチップをバーンインテス
トすることができるフリップチップテストソケットアダ
プタが開示されている。ボンディングパッドにソルダバ
ンプを有するフリップチップがテストソケットアダプタ
に挿入されることにより、バーンインテストが行われ
る。このテストソケットアダプタには、カンチレバービ
ームが形成されており、ケースに挿入される基板を含
む。このテストソケットアダプタを用いたテスト技術
は、パッケージングされない前に、ベアチップをテスト
することができるという利点がある。
【０００６】しかるに、このようなテストソケットアダ
プタは、ベアチップのボンディングパッドが微細ピッチ
を有するので、ボンディングパッド上に形成されたソル
ダバンプと接続するためには、精密なテスト装置が必要
である。また、テストソケットによっては、ベアチップ
の信頼性を確認するため、一度に１つのチップしかテス
トできない。従って、ＫＧＤの製造費用が上昇し、これ
により大量生産において不利である。また、ベアチップ
は、個別的にテストが行われるので、その取扱いが容易
でない。さらに、テストソケットアダプタは、テストし
ようとするベアチップの類型、特にボンディングパッド
の配列等が変わる度に、ソケットアダプタの構造も変わ
るべきである。
プタは、ベアチップのボンディングパッドが微細ピッチ
を有するので、ボンディングパッド上に形成されたソル
ダバンプと接続するためには、精密なテスト装置が必要
である。また、テストソケットによっては、ベアチップ
の信頼性を確認するため、一度に１つのチップしかテス
トできない。従って、ＫＧＤの製造費用が上昇し、これ
により大量生産において不利である。また、ベアチップ
は、個別的にテストが行われるので、その取扱いが容易
でない。さらに、テストソケットアダプタは、テストし
ようとするベアチップの類型、特にボンディングパッド
の配列等が変わる度に、ソケットアダプタの構造も変わ
るべきである。
【０００７】一方、ＵＳＰ第5,479,105号には、他のベ
アチップテスト装置が開示されている。このテスト装置
は、ベアチップをダイパッドに実装したリードフレーム
を含む。前記ダイパッドは、タイバーにより支持され、
リードは接着テープにより支持される。また、ベアチッ
プは、ワイヤによりリードに接続される。前記リードフ
レームは、上部ソケットと下部ソケットとを含むテスト
ソケット内に位置する。前記下部ソケットは、スロット
溝を有する。ヒンジにより下部ソケットに連結された上
部ソケットは、スロットホールとリードフレームのリー
ドに接触するテストプローブとを含む。リードフレーム
は、ピンにより上部ソケットと下部ソケットとの間に固
定される。前記ピンは、スロットホール及びリードフレ
ームの縁部に位置したガイドホールを貫通してスロット
溝内に挿入される。リードフレームの一方の側面は、ク
ランプにより上部ソケット下部ソケットとの間に噛まれ
る。テストソケットは、接続端子が形成されたプラグ部
を有するが、このプラグ部は、ソケットのエッジに位置
するため、容易にテストボードに嵌め込むことができ
る。
アチップテスト装置が開示されている。このテスト装置
は、ベアチップをダイパッドに実装したリードフレーム
を含む。前記ダイパッドは、タイバーにより支持され、
リードは接着テープにより支持される。また、ベアチッ
プは、ワイヤによりリードに接続される。前記リードフ
レームは、上部ソケットと下部ソケットとを含むテスト
ソケット内に位置する。前記下部ソケットは、スロット
溝を有する。ヒンジにより下部ソケットに連結された上
部ソケットは、スロットホールとリードフレームのリー
ドに接触するテストプローブとを含む。リードフレーム
は、ピンにより上部ソケットと下部ソケットとの間に固
定される。前記ピンは、スロットホール及びリードフレ
ームの縁部に位置したガイドホールを貫通してスロット
溝内に挿入される。リードフレームの一方の側面は、ク
ランプにより上部ソケット下部ソケットとの間に噛まれ
る。テストソケットは、接続端子が形成されたプラグ部
を有するが、このプラグ部は、ソケットのエッジに位置
するため、容易にテストボードに嵌め込むことができ
る。
【０００８】
【発明が解決しようとする課題】このテスト技術が先に
述べた技術の問題点を克服するとしても、依然として幾
つかの問題点を有する。第一に、テストソケットのプラ
グ部がテストボードに垂直に嵌め込まれなければならな
いため、ベアチップとリードとがワイヤにより連結され
たリードフレームが直立状態にあることである。従っ
て、ワイヤは不安定な状態にあり、これにより断線不良
を引き起こすおそれが多い。第二に、テストソケットが
閉じる度に、スロットホールとガイドホール及びスロッ
ト溝にピンが挿入されなければならないことである。こ
れは、生産性の低下を招く。
述べた技術の問題点を克服するとしても、依然として幾
つかの問題点を有する。第一に、テストソケットのプラ
グ部がテストボードに垂直に嵌め込まれなければならな
いため、ベアチップとリードとがワイヤにより連結され
たリードフレームが直立状態にあることである。従っ
て、ワイヤは不安定な状態にあり、これにより断線不良
を引き起こすおそれが多い。第二に、テストソケットが
閉じる度に、スロットホールとガイドホール及びスロッ
ト溝にピンが挿入されなければならないことである。こ
れは、生産性の低下を招く。
【０００９】従って、本発明の目的は、製造費用が節減
できる半導体チップのテスト装置を提供することにあ
る。
できる半導体チップのテスト装置を提供することにあ
る。
【００１０】本発明の他の目的は、チップの個数及びボ
ンディングパッドの配置に関係なく多様な種類のベアチ
ップをテストすることができる半導体チップのテスト装
置を提供することにある。
ンディングパッドの配置に関係なく多様な種類のベアチ
ップをテストすることができる半導体チップのテスト装
置を提供することにある。
【００１１】本発明のさらに他の目的は、安定的にベア
チップをテストすることができる半導体チップのテスト
装置を提供することにある。
チップをテストすることができる半導体チップのテスト
装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、請求項１記載の第１の発明は、各々のリードが他の
リードと電気的に分離され、非導電性接着テープにより
物理的に支持される複数のリードを含み、１つ以上の半
導体チップがワイヤにより前記リードに連結されるリー
ドフレームと、前記リードフレームを支持し、前記リー
ドフレームのリードが露出されるように形成された複数
のウィンドゥを有する支持板と、前記支持板のウィンド
ゥを介して前記リードフレームのリードに電気的に接触
される複数のテストプローブと前記テストプローブをテ
スト信号発生回路に連結するための複数のケーブルとを
各々含む１つ以上の基板と、前記基板を収容する上部開
口と前記基板が前記上部開口内に挿入され実装されるよ
うに前記上部開口より小さいサイズを有し、前記ケーブ
ルを取り出す下部開口とを含むベースと、前記リードフ
レームのリードが前記基板のテストプローブと接触され
るように前記リードフレームを加圧し、前記ワイヤを保
護するために形成された１つ以上のキャビティを含む加
圧板とを含むことを要旨とする。従って、製造費用が節
減できる。また、チップの個数及びボンディングパッド
の配置に関係なく多様な種類のベアチップをテストする
ことができる。
め、請求項１記載の第１の発明は、各々のリードが他の
リードと電気的に分離され、非導電性接着テープにより
物理的に支持される複数のリードを含み、１つ以上の半
導体チップがワイヤにより前記リードに連結されるリー
ドフレームと、前記リードフレームを支持し、前記リー
ドフレームのリードが露出されるように形成された複数
のウィンドゥを有する支持板と、前記支持板のウィンド
ゥを介して前記リードフレームのリードに電気的に接触
される複数のテストプローブと前記テストプローブをテ
スト信号発生回路に連結するための複数のケーブルとを
各々含む１つ以上の基板と、前記基板を収容する上部開
口と前記基板が前記上部開口内に挿入され実装されるよ
うに前記上部開口より小さいサイズを有し、前記ケーブ
ルを取り出す下部開口とを含むベースと、前記リードフ
レームのリードが前記基板のテストプローブと接触され
るように前記リードフレームを加圧し、前記ワイヤを保
護するために形成された１つ以上のキャビティを含む加
圧板とを含むことを要旨とする。従って、製造費用が節
減できる。また、チップの個数及びボンディングパッド
の配置に関係なく多様な種類のベアチップをテストする
ことができる。
【００１３】請求項２記載の第２の発明は、前記半導体
チップのテスト装置は、前記加圧板に締結され、前記加
圧板を上下動する駆動手段をさらに含むことを要旨とす
る。従って、リードフレームのローディング又はアンロ
ーディングを容易にできる。
チップのテスト装置は、前記加圧板に締結され、前記加
圧板を上下動する駆動手段をさらに含むことを要旨とす
る。従って、リードフレームのローディング又はアンロ
ーディングを容易にできる。
【００１４】請求項３記載の第３の発明は、前記ベース
は、１つ以上のガイド部材を含み、前記加圧板まで垂直
に延びる前記ガイド部材は、１つ以上の傾斜スリットを
含み、前記加圧板が前記ガイド部材の前記傾斜スリット
を介して前記駆動手段と締結されることにより、前記加
圧板の斜め上下動が可能であることを要旨とする。従っ
て、リードフレームのローディング又はアンローディン
グを容易にできる。
は、１つ以上のガイド部材を含み、前記加圧板まで垂直
に延びる前記ガイド部材は、１つ以上の傾斜スリットを
含み、前記加圧板が前記ガイド部材の前記傾斜スリット
を介して前記駆動手段と締結されることにより、前記加
圧板の斜め上下動が可能であることを要旨とする。従っ
て、リードフレームのローディング又はアンローディン
グを容易にできる。
【００１５】請求項４記載の第４の発明は、前記半導体
チップのテスト装置は、前記ベースの前記上部開口の外
側に形成された１つ以上のガイドピンをさらに含み、前
記リードフレームは、前記ガイドピンを挿入するガイド
ホールを含むことを要旨とする。従って、リードフレー
ムが正確な位置に整列される。
チップのテスト装置は、前記ベースの前記上部開口の外
側に形成された１つ以上のガイドピンをさらに含み、前
記リードフレームは、前記ガイドピンを挿入するガイド
ホールを含むことを要旨とする。従って、リードフレー
ムが正確な位置に整列される。
【００１６】請求項５記載の第５の発明は、前記加圧板
は、前記ガイドピンが挿入される凹部を含むことを要旨
とする。従って、ガイドホール及び貫通孔を貫通するガ
イドピン４６を挿入できる。
は、前記ガイドピンが挿入される凹部を含むことを要旨
とする。従って、ガイドホール及び貫通孔を貫通するガ
イドピン４６を挿入できる。
【００１７】請求項６記載の第６の発明は、前記支持板
は、前記ガイドピンが挿入される貫通孔を含むことを要
旨とする。従って、リードフレームを支持できる。
は、前記ガイドピンが挿入される貫通孔を含むことを要
旨とする。従って、リードフレームを支持できる。
【００１８】請求項７記載の第７の発明は、前記ベース
の前記ガイドピンと、前記支持板の前記貫通孔と、前記
リードフレームの前記ガイドホール及び前記加圧板の前
記凹部は、整列されていることを要旨とする。従って、
本発明によるテストが安定的に行われる。
の前記ガイドピンと、前記支持板の前記貫通孔と、前記
リードフレームの前記ガイドホール及び前記加圧板の前
記凹部は、整列されていることを要旨とする。従って、
本発明によるテストが安定的に行われる。
【００１９】請求項８記載の第８の発明は、前記リード
フレームは、１つ以上のリード群を含み、前記各々のリ
ード群は、各々前記リードに連結された１つの半導体チ
ップに属することを要旨とする。従って、ワイヤにより
機械的且つ電気的にリードと連結できる。
フレームは、１つ以上のリード群を含み、前記各々のリ
ード群は、各々前記リードに連結された１つの半導体チ
ップに属することを要旨とする。従って、ワイヤにより
機械的且つ電気的にリードと連結できる。
【００２０】請求項９記載の第９の発明は、前記各々の
リード群は、他のリード群と分離されることを要旨とす
る。従って、ワイヤにより機械的且つ電気的にリードと
連結できる。
リード群は、他のリード群と分離されることを要旨とす
る。従って、ワイヤにより機械的且つ電気的にリードと
連結できる。
【００２１】請求項１０記載の第１０の発明は、前記各
々のリード群は、各々前記半導体チップが実装されるパ
ッドを含むことを要旨とする。従って、ワイヤにより機
械的且つ電気的にリードと連結できる。
々のリード群は、各々前記半導体チップが実装されるパ
ッドを含むことを要旨とする。従って、ワイヤにより機
械的且つ電気的にリードと連結できる。
【００２２】請求項１１記載の第１１の発明は、前記基
板は、前記テストプローブを挿入するための複数のプロ
ーブホールを有する固定層を含むことを要旨とする。従
って、テストの際に生ずる熱による変形を防止できる。
板は、前記テストプローブを挿入するための複数のプロ
ーブホールを有する固定層を含むことを要旨とする。従
って、テストの際に生ずる熱による変形を防止できる。
【００２３】請求項１２記載の第１２の発明は、前記テ
ストプローブは、ポゴピン又は曲げリードであることを
要旨とする。従って、信号伝達経路が短縮されて電気的
性能が向上できる。
ストプローブは、ポゴピン又は曲げリードであることを
要旨とする。従って、信号伝達経路が短縮されて電気的
性能が向上できる。
【００２４】請求項１３記載の第１３の発明は、前記ベ
ースは、前記支持板と前記ベースとを弾力的に結合する
ためのスプリングを含むことを要旨とする。従って、支
持板とベースとを弾力的に結合できる。
ースは、前記支持板と前記ベースとを弾力的に結合する
ためのスプリングを含むことを要旨とする。従って、支
持板とベースとを弾力的に結合できる。
【００２５】
【発明の実施の形態】以下、添付図面を参照として本発
明の実施の形態をより詳細に説明する。
明の実施の形態をより詳細に説明する。
【００２６】なお、図面において、同一の参照符号は、
同一の構成要素を示す。
同一の構成要素を示す。
【００２７】図１は、本発明による半導体チップテスト
装置１００の主要構成要素間の関係を示す分解斜視図で
あり、図２は、図１のテスト装置１００に使用されるリ
ードフレーム１０を示す拡大斜視図である。
装置１００の主要構成要素間の関係を示す分解斜視図で
あり、図２は、図１のテスト装置１００に使用されるリ
ードフレーム１０を示す拡大斜視図である。
【００２８】図１を参照すると、本発明のテスト装置１
００は、テストしようとする半導体チップ１を少なくと
も１つ以上含むリードフレーム１０を含む。このリード
フレーム１０は、図２に示したように、複数のリード１
２と電気的に非導電性の接着テープ１８とを含む。１つ
のチップに属する各リード群１２は、リードフレーム１
０だけでなく、他のリード群と電気的に分離されてお
り、接着テープ１８により物理的に支持されている。半
導体チップ１、すなわちパッケージングされないベアチ
ップは、リード１２により取り囲まれ、ワイヤ１４によ
り電気的に連結される。ガイドホール１６は、リードフ
レーム１０が正確な位置に整列されるようにする。
００は、テストしようとする半導体チップ１を少なくと
も１つ以上含むリードフレーム１０を含む。このリード
フレーム１０は、図２に示したように、複数のリード１
２と電気的に非導電性の接着テープ１８とを含む。１つ
のチップに属する各リード群１２は、リードフレーム１
０だけでなく、他のリード群と電気的に分離されてお
り、接着テープ１８により物理的に支持されている。半
導体チップ１、すなわちパッケージングされないベアチ
ップは、リード１２により取り囲まれ、ワイヤ１４によ
り電気的に連結される。ガイドホール１６は、リードフ
レーム１０が正確な位置に整列されるようにする。
【００２９】図２に図示したリードフレーム１０には、
半導体チップが実装されるパッドが含まれていないが、
ＵＳＰ第5,548,884号公報に開示されたように、パッド
を含むこともできる。チップ実装パッドが存在しない場
合、チップは、ワイヤにより機械的且つ電気的にリード
と連結されることができる。
半導体チップが実装されるパッドが含まれていないが、
ＵＳＰ第5,548,884号公報に開示されたように、パッド
を含むこともできる。チップ実装パッドが存在しない場
合、チップは、ワイヤにより機械的且つ電気的にリード
と連結されることができる。
【００３０】前記リードフレーム１０は、支持板２０上
に重合され、支持板２０には、リードフレーム１０を支
持するため、リードフレーム１０のガイドホール１６に
対応する貫通孔２６が形成されている。前記リードフレ
ーム１０のリード１２は、支持板２０に形成されたウィ
ンドゥ２２を介して露出され、これにより支持板２０の
下部に位置する基板３０と連結される。
に重合され、支持板２０には、リードフレーム１０を支
持するため、リードフレーム１０のガイドホール１６に
対応する貫通孔２６が形成されている。前記リードフレ
ーム１０のリード１２は、支持板２０に形成されたウィ
ンドゥ２２を介して露出され、これにより支持板２０の
下部に位置する基板３０と連結される。
【００３１】前記基板３０は、複数のテストプローブ３
３を含む。このテストプローブ３３は、支持板２０のウ
ィンドゥ２２を介して露出されたリードフレーム１０の
リード１２と接触されるものであって、基板３０から図
中上側に突出されている。各々のテストプローブ３３
は、基板３０の図中下側に伸びているケーブル３４と連
結される。また、複数のケーブル３４は、テスト信号発
生回路（図示せず）に連結されることにより、電気的信
号の伝達経路として機能する。テストプローブ３３とし
ては、伸縮性のあるポゴピン(pogo pin)や弾力性のある
曲げリードを使用することができる。本実施の形態で
は、ポゴピンを使用したが、後述の図８及び図９に示す
ように、曲げリードも使用可能である。
３を含む。このテストプローブ３３は、支持板２０のウ
ィンドゥ２２を介して露出されたリードフレーム１０の
リード１２と接触されるものであって、基板３０から図
中上側に突出されている。各々のテストプローブ３３
は、基板３０の図中下側に伸びているケーブル３４と連
結される。また、複数のケーブル３４は、テスト信号発
生回路（図示せず）に連結されることにより、電気的信
号の伝達経路として機能する。テストプローブ３３とし
ては、伸縮性のあるポゴピン(pogo pin)や弾力性のある
曲げリードを使用することができる。本実施の形態で
は、ポゴピンを使用したが、後述の図８及び図９に示す
ように、曲げリードも使用可能である。
【００３２】前記基板３０の上部には、テストプローブ
３３を保護するための固定層３２を形成することができ
る。この場合、テストプローブ３３は、固定層３２のプ
ローブホール内に挿入される。前記固定層３２は、テス
トの際に生ずる熱による変形を防止するため、ポリイミ
ドのような材質よりなる。
３３を保護するための固定層３２を形成することができ
る。この場合、テストプローブ３３は、固定層３２のプ
ローブホール内に挿入される。前記固定層３２は、テス
トの際に生ずる熱による変形を防止するため、ポリイミ
ドのような材質よりなる。
【００３３】また、基板３０は、ベース４０の開口に挿
入される。前記開口は、上部開口４２と下部開口４４と
に区分けされる。各々の上部開口４２は、下部開口４４
より大きいため、各々の基板３０は、下部開口４４に隣
接する上面４３上に搭載されることができる。前記基板
３０が上部開口４２内に挿入されると基板３０のケーブ
ル３４は、下部開口４４を介して外部に取り出される。
入される。前記開口は、上部開口４２と下部開口４４と
に区分けされる。各々の上部開口４２は、下部開口４４
より大きいため、各々の基板３０は、下部開口４４に隣
接する上面４３上に搭載されることができる。前記基板
３０が上部開口４２内に挿入されると基板３０のケーブ
ル３４は、下部開口４４を介して外部に取り出される。
【００３４】前記ベース４０の上部開口４２の図中外側
には、ガイドピン４６又はスプリング４８が形成されて
いる。前記ガイドピン４６は、前記支持板２０の貫通孔
２６及びリードフレーム１０のガイドホール１６に同時
に挿入される。前記スプリング４８は、支持板２０をベ
ース４０に弾力的に連結し、支持板３０が上下動できる
ようにする。支持板２０には、スプリング４８を締結す
るための孔２８が形成されている。また、基板３０をベ
ース４０の上部開口４２内に搭載するため、締結手段４
５及び締結孔３５を、各々ベース４０及び基板３０に形
成することができる。前記ベース４０は、テストの際に
発生する熱による影響を防止するため、熱膨張係数が低
い繊維ガラスのような材質よりなる。
には、ガイドピン４６又はスプリング４８が形成されて
いる。前記ガイドピン４６は、前記支持板２０の貫通孔
２６及びリードフレーム１０のガイドホール１６に同時
に挿入される。前記スプリング４８は、支持板２０をベ
ース４０に弾力的に連結し、支持板３０が上下動できる
ようにする。支持板２０には、スプリング４８を締結す
るための孔２８が形成されている。また、基板３０をベ
ース４０の上部開口４２内に搭載するため、締結手段４
５及び締結孔３５を、各々ベース４０及び基板３０に形
成することができる。前記ベース４０は、テストの際に
発生する熱による影響を防止するため、熱膨張係数が低
い繊維ガラスのような材質よりなる。
【００３５】一方、リードフレーム１０の図中上部に
は、リードフレーム１０を加圧するための加圧板５０が
位置する。前記加圧板５０の図中下部面には、図３乃至
図４（Ｂ）に示すように、キャビティ５２及び凹部５６
が形成されている。前記キャビティ５２は、リードフレ
ーム１０が加圧板５０により圧力を受ける時、半導体チ
ップ１とリード１２とを連結するワイヤ１４を保護する
ために形成されるものである。前記凹部５６は、ガイド
ホール１６及び貫通孔２６を貫通するガイドピン４６を
挿入するものである。前記加圧板５０は、非導電性物質
よりなる。
は、リードフレーム１０を加圧するための加圧板５０が
位置する。前記加圧板５０の図中下部面には、図３乃至
図４（Ｂ）に示すように、キャビティ５２及び凹部５６
が形成されている。前記キャビティ５２は、リードフレ
ーム１０が加圧板５０により圧力を受ける時、半導体チ
ップ１とリード１２とを連結するワイヤ１４を保護する
ために形成されるものである。前記凹部５６は、ガイド
ホール１６及び貫通孔２６を貫通するガイドピン４６を
挿入するものである。前記加圧板５０は、非導電性物質
よりなる。
【００３６】図３に図示した凹部５６を含んで、ベース
４０のガイドピン４６と、支持板２０の貫通孔２６及び
リードフレーム１０のガイドホール１６は、全部整列さ
れる。また、図１に図示したテスト装置の主要構成要
素、すなわちベース４０、基板３０、支持板２０、リー
ドフレーム１０及び加圧板５０は、全て水平に配置され
て重合される。特に、ベアチップ１（半導体チップ）及
びリードフレーム１０のリード１２が、水平に配置され
てワイヤボンディングされるので、本発明によるテスト
は、安定的に行われる。
４０のガイドピン４６と、支持板２０の貫通孔２６及び
リードフレーム１０のガイドホール１６は、全部整列さ
れる。また、図１に図示したテスト装置の主要構成要
素、すなわちベース４０、基板３０、支持板２０、リー
ドフレーム１０及び加圧板５０は、全て水平に配置され
て重合される。特に、ベアチップ１（半導体チップ）及
びリードフレーム１０のリード１２が、水平に配置され
てワイヤボンディングされるので、本発明によるテスト
は、安定的に行われる。
【００３７】図３は、本発明によるテスト装置１００の
全体形状を概略的に示す断面図であり、図４（Ａ）及び
図４（Ｂ）は、図３に図示したテスト装置１００を用い
てベアチップ１をテストする段階を説明するための拡大
断面図である。
全体形状を概略的に示す断面図であり、図４（Ａ）及び
図４（Ｂ）は、図３に図示したテスト装置１００を用い
てベアチップ１をテストする段階を説明するための拡大
断面図である。
【００３８】図１に図示したテスト装置１００の主要構
成要素は、図３に示すように結合される。図３を参照す
ると、テスト装置１００は、加圧板５０を駆動するため
の駆動手段６０をさらに含む。この駆動手段６０は、加
圧板５０に締結される。図３の参照符号６２、６４、６
６は、駆動手段６０に係る構成要素である。これらにつ
いての詳細は、後述する。
成要素は、図３に示すように結合される。図３を参照す
ると、テスト装置１００は、加圧板５０を駆動するため
の駆動手段６０をさらに含む。この駆動手段６０は、加
圧板５０に締結される。図３の参照符号６２、６４、６
６は、駆動手段６０に係る構成要素である。これらにつ
いての詳細は、後述する。
【００３９】図３乃至図４（Ｂ）に示したように、固定
層３２、ポゴピンのようなテストプローブ３３、ケーブ
ル３４を含む基板３０は、ベース４０の上部開口４２に
挿入される。支持板２０上に載置されたリードフレーム
１０は、基板３０と加圧板５０との間に位置する。前記
支持板２０は、スプリング４８により伸縮的に支持さ
れ、加圧板５０は、移動可能に支持される。なお、加圧
板５０についての詳細は、後述する。
層３２、ポゴピンのようなテストプローブ３３、ケーブ
ル３４を含む基板３０は、ベース４０の上部開口４２に
挿入される。支持板２０上に載置されたリードフレーム
１０は、基板３０と加圧板５０との間に位置する。前記
支持板２０は、スプリング４８により伸縮的に支持さ
れ、加圧板５０は、移動可能に支持される。なお、加圧
板５０についての詳細は、後述する。
【００４０】前記ベアチップ１及びリード１２は、支持
板２０のウィンドゥ２２を介して露出され、ウィンドゥ
２２は基板３０の固定層３２より大きいため、テストプ
ローブ３３はリードフレーム１０が下降するとき、ウィ
ンドゥ２２の内部でリード１２と接触することができ
る。前記加圧板５０のキャビティ５２は、加圧板５０の
リードフレーム１０への加圧時においてベアチップ１と
ワイヤ１４及び接着テープ１８が影響を受けないように
充分なサイズを有する。また、ベアチップ１から発生す
る熱を効率的に放出するため、図示しないが、基板３０
及び固定層３２に開口部を形成することもできる。前記
ベース４０のガイドピン４６は、上述したように、支持
板２０及びリードフレーム１０を貫通して、加圧板５０
の凹部５６に挿入される。
板２０のウィンドゥ２２を介して露出され、ウィンドゥ
２２は基板３０の固定層３２より大きいため、テストプ
ローブ３３はリードフレーム１０が下降するとき、ウィ
ンドゥ２２の内部でリード１２と接触することができ
る。前記加圧板５０のキャビティ５２は、加圧板５０の
リードフレーム１０への加圧時においてベアチップ１と
ワイヤ１４及び接着テープ１８が影響を受けないように
充分なサイズを有する。また、ベアチップ１から発生す
る熱を効率的に放出するため、図示しないが、基板３０
及び固定層３２に開口部を形成することもできる。前記
ベース４０のガイドピン４６は、上述したように、支持
板２０及びリードフレーム１０を貫通して、加圧板５０
の凹部５６に挿入される。
【００４１】前記駆動手段６０が作動すると、加圧板５
０が図中下側に移動してリードフレーム１０を加圧する
ことになる。従って、支持板２０上のリードフレーム１
０がスプリング４８により図中下側に移動し、基板３０
のテストプローブ３３と接触することにより、テストが
行われる。テスト後、駆動手段６０は、図中上方向に作
動し、加圧板５０が元の位置に戻る。また、リードフレ
ーム１０は、支持板２０に連結されたスプリング４８に
より元の位置に戻る。
０が図中下側に移動してリードフレーム１０を加圧する
ことになる。従って、支持板２０上のリードフレーム１
０がスプリング４８により図中下側に移動し、基板３０
のテストプローブ３３と接触することにより、テストが
行われる。テスト後、駆動手段６０は、図中上方向に作
動し、加圧板５０が元の位置に戻る。また、リードフレ
ーム１０は、支持板２０に連結されたスプリング４８に
より元の位置に戻る。
【００４２】図５は、本発明によるテスト装置の基板３
０の下部面を示す平面図である。図５に示したように、
基板３０は、複数のプローブホール３３ａと、ケーブル
ホール３４ａと、ベースに基板３０を締結するための締
結孔３５とを含む。前記ケーブルホール３４ａは、プロ
ーブホール３３ａに対応して形成され、ケーブルホール
３４ａには、信号入出力線が挿入される。参照符号３７
は、テストプローブとケーブルとを連結する線を示す。
０の下部面を示す平面図である。図５に示したように、
基板３０は、複数のプローブホール３３ａと、ケーブル
ホール３４ａと、ベースに基板３０を締結するための締
結孔３５とを含む。前記ケーブルホール３４ａは、プロ
ーブホール３３ａに対応して形成され、ケーブルホール
３４ａには、信号入出力線が挿入される。参照符号３７
は、テストプローブとケーブルとを連結する線を示す。
【００４３】図６及び図７は、本発明によるテスト装置
の加圧板５０の作動を説明するための斜視図である。図
６及び図７を参照すると、駆動手段６０は、例えば、シ
リンダにより作動されるロッドのようなものである。ガ
イド部材６６は、加圧板５０まで垂直に延長され、傾斜
スリット６８を有する。前記加圧板５０は、締結手段６
２、６４により傾斜スリット６８を介して駆動手段６０
に締結される。従って、駆動手段６０が図中垂直方向に
上下移動すると、加圧板５０は、スリット６８の傾斜角
に沿って斜めに上下移動する。これにより、リードフレ
ーム１０のローディング又はアンローディングを容易に
する。
の加圧板５０の作動を説明するための斜視図である。図
６及び図７を参照すると、駆動手段６０は、例えば、シ
リンダにより作動されるロッドのようなものである。ガ
イド部材６６は、加圧板５０まで垂直に延長され、傾斜
スリット６８を有する。前記加圧板５０は、締結手段６
２、６４により傾斜スリット６８を介して駆動手段６０
に締結される。従って、駆動手段６０が図中垂直方向に
上下移動すると、加圧板５０は、スリット６８の傾斜角
に沿って斜めに上下移動する。これにより、リードフレ
ーム１０のローディング又はアンローディングを容易に
する。
【００４４】以下、本発明の他の実施の形態について、
詳細に説明する。
詳細に説明する。
【００４５】図８は、本発明によるべアチップテスト装
置２００の他の実施の形態であって、主要構成要素間の
関係を示す部分切欠分解斜視図である。また、図９は、
図８のテスト装置２００の主要部分を概略的に示す断面
図である。他の実施の形態及び前記実施の形態におい
て、共通要素については同一の参照符号を使用した。従
って、これらの共通要素についての詳細な説明は省略
し、主に２実施の形態間の相違点について説明する。
置２００の他の実施の形態であって、主要構成要素間の
関係を示す部分切欠分解斜視図である。また、図９は、
図８のテスト装置２００の主要部分を概略的に示す断面
図である。他の実施の形態及び前記実施の形態におい
て、共通要素については同一の参照符号を使用した。従
って、これらの共通要素についての詳細な説明は省略
し、主に２実施の形態間の相違点について説明する。
【００４６】図８及び図９を参照すると、１つのベアチ
ップ１を含むリードフレーム１１０が支持板２０上に載
置される。ベース５０の開口の数は、テストされるベア
チップ１の数より多い。従って、ベアチップ１は、個別
的なリードフレーム１１０を用いて個別的にテストされ
ることができる。また、弾性の曲げリード１３３は、他
の実施の形態の特徴である。他の実施の形態では、前記
実施の形態のポゴピンの代わりに、テストプローブとし
て曲げリード１３３を使用する。この場合、前記実施の
形態での固定層は形成されない。前記曲げリード１３３
は、弾性力を有するので、その長さを最小化することが
できる。従って、信号伝達経路が短縮され、これにより
電気的性能が向上する。
ップ１を含むリードフレーム１１０が支持板２０上に載
置される。ベース５０の開口の数は、テストされるベア
チップ１の数より多い。従って、ベアチップ１は、個別
的なリードフレーム１１０を用いて個別的にテストされ
ることができる。また、弾性の曲げリード１３３は、他
の実施の形態の特徴である。他の実施の形態では、前記
実施の形態のポゴピンの代わりに、テストプローブとし
て曲げリード１３３を使用する。この場合、前記実施の
形態での固定層は形成されない。前記曲げリード１３３
は、弾性力を有するので、その長さを最小化することが
できる。従って、信号伝達経路が短縮され、これにより
電気的性能が向上する。
【００４７】以上、本発明の好ましい実施の形態につい
て開示した。特定用語を使用したが、これは、ただ一般
的かつ叙述的な意味で使用されたものであり、本発明の
範囲を限定するものではない。また、本発明は、その精
神又は主要な特徴から逸脱することなく、他の種々の形
態で実施することができる。
て開示した。特定用語を使用したが、これは、ただ一般
的かつ叙述的な意味で使用されたものであり、本発明の
範囲を限定するものではない。また、本発明は、その精
神又は主要な特徴から逸脱することなく、他の種々の形
態で実施することができる。
【００４８】
【発明の効果】以上説明したように、第１の発明の半導
体チップのテスト装置は、各々のリードが他のリードと
電気的に分離され、非導電性接着テープにより物理的に
支持される複数のリードを含み、１つ以上の半導体チッ
プがワイヤにより前記リードに連結されるリードフレー
ムと、前記リードフレームを支持し、前記リードフレー
ムのリードが露出されるように形成された複数のウィン
ドゥを有する支持板と、前記支持板のウィンドゥを介し
て前記リードフレームのリードに電気的に接触される複
数のテストプローブと前記テストプローブをテスト信号
発生回路に連結するための複数のケーブルとを各々含む
１つ以上の基板と、前記基板を収容する上部開口と前記
基板が前記上部開口内に挿入され実装されるように前記
上部開口より小さいサイズを有し、前記ケーブルを取り
出す下部開口とを含むベースと、前記リードフレームの
リードが前記基板のテストプローブと接触されるように
前記リードフレームを加圧し、前記ワイヤを保護するた
めに形成された１つ以上のキャビティを含む加圧板とを
含むので、製造費用を節減することができ、チップの個
数及びボンディングパッドの配置に関係なく多様な種類
のベアチップをテストすることができ、安定的にベアチ
ップをテストすることができる。
体チップのテスト装置は、各々のリードが他のリードと
電気的に分離され、非導電性接着テープにより物理的に
支持される複数のリードを含み、１つ以上の半導体チッ
プがワイヤにより前記リードに連結されるリードフレー
ムと、前記リードフレームを支持し、前記リードフレー
ムのリードが露出されるように形成された複数のウィン
ドゥを有する支持板と、前記支持板のウィンドゥを介し
て前記リードフレームのリードに電気的に接触される複
数のテストプローブと前記テストプローブをテスト信号
発生回路に連結するための複数のケーブルとを各々含む
１つ以上の基板と、前記基板を収容する上部開口と前記
基板が前記上部開口内に挿入され実装されるように前記
上部開口より小さいサイズを有し、前記ケーブルを取り
出す下部開口とを含むベースと、前記リードフレームの
リードが前記基板のテストプローブと接触されるように
前記リードフレームを加圧し、前記ワイヤを保護するた
めに形成された１つ以上のキャビティを含む加圧板とを
含むので、製造費用を節減することができ、チップの個
数及びボンディングパッドの配置に関係なく多様な種類
のベアチップをテストすることができ、安定的にベアチ
ップをテストすることができる。
【００４９】第２の発明は、前記半導体チップのテスト
装置は、前記加圧板に締結され、前記加圧板を上下動す
る駆動手段をさらに含むので、リードフレームのローデ
ィング又はアンローディングを容易にできる。
装置は、前記加圧板に締結され、前記加圧板を上下動す
る駆動手段をさらに含むので、リードフレームのローデ
ィング又はアンローディングを容易にできる。
【００５０】第３の発明は、前記ベースは、１つ以上の
ガイド部材を含み、前記加圧板まで垂直に延びる前記ガ
イド部材は、１つ以上の傾斜スリットを含み、前記加圧
板が前記ガイド部材の前記傾斜スリットを介して前記駆
動手段と締結されることにより、前記加圧板の斜め上下
動が可能であるので、リードフレームのローディング又
はアンローディングを容易にできる。
ガイド部材を含み、前記加圧板まで垂直に延びる前記ガ
イド部材は、１つ以上の傾斜スリットを含み、前記加圧
板が前記ガイド部材の前記傾斜スリットを介して前記駆
動手段と締結されることにより、前記加圧板の斜め上下
動が可能であるので、リードフレームのローディング又
はアンローディングを容易にできる。
【００５１】第４の発明は、前記半導体チップのテスト
装置は、前記ベースの前記上部開口の外側に形成された
１つ以上のガイドピンをさらに含み、前記リードフレー
ムは、前記ガイドピンを挿入するガイドホールを含むの
で、リードフレームが正確な位置に整列される。
装置は、前記ベースの前記上部開口の外側に形成された
１つ以上のガイドピンをさらに含み、前記リードフレー
ムは、前記ガイドピンを挿入するガイドホールを含むの
で、リードフレームが正確な位置に整列される。
【００５２】第５の発明は、前記加圧板は、前記ガイド
ピンが挿入される凹部を含むので、ガイドホール及び貫
通孔を貫通するガイドピンを挿入できる。
ピンが挿入される凹部を含むので、ガイドホール及び貫
通孔を貫通するガイドピンを挿入できる。
【００５３】第６の発明は、前記支持板は、前記ガイド
ピンが挿入される貫通孔を含むので、リードフレームを
支持できる。
ピンが挿入される貫通孔を含むので、リードフレームを
支持できる。
【００５４】第７の発明は、前記ベースの前記ガイドピ
ンと、前記支持板の前記貫通孔と、前記リードフレーム
の前記ガイドホール及び前記加圧板の前記凹部は、整列
されているので、本発明によるテストが安定的に行われ
る。
ンと、前記支持板の前記貫通孔と、前記リードフレーム
の前記ガイドホール及び前記加圧板の前記凹部は、整列
されているので、本発明によるテストが安定的に行われ
る。
【００５５】第８の発明は、前記リードフレームは、１
つ以上のリード群を含み、前記各々のリード群は、各々
前記リードに連結された１つの半導体チップに属するの
で、ワイヤにより機械的且つ電気的にリードと連結でき
る。
つ以上のリード群を含み、前記各々のリード群は、各々
前記リードに連結された１つの半導体チップに属するの
で、ワイヤにより機械的且つ電気的にリードと連結でき
る。
【００５６】第９の発明は、前記各々のリード群は、他
のリード群と分離されるので、ワイヤにより機械的且つ
電気的にリードと連結できる。
のリード群と分離されるので、ワイヤにより機械的且つ
電気的にリードと連結できる。
【００５７】第１０の発明は、前記各々のリード群は、
各々前記半導体チップが実装されるパッドを含むので、
ワイヤにより機械的且つ電気的にリードと連結できる。
各々前記半導体チップが実装されるパッドを含むので、
ワイヤにより機械的且つ電気的にリードと連結できる。
【００５８】第１１の発明は、前記基板は、前記テスト
プローブを挿入するための複数のプローブホールを有す
る固定層を含むので、テストの際に生ずる熱による変形
を防止できる。
プローブを挿入するための複数のプローブホールを有す
る固定層を含むので、テストの際に生ずる熱による変形
を防止できる。
【００５９】第１２の発明は、前記テストプローブは、
ポゴピン又は曲げリードであるので、信号伝達経路が短
縮されて電気的性能が向上できる。
ポゴピン又は曲げリードであるので、信号伝達経路が短
縮されて電気的性能が向上できる。
【００６０】第１３の発明は、前記ベースは、前記支持
板と前記ベースとを弾力的に結合するためのスプリング
を含むので、支持板とベースとを弾力的に結合できる。
板と前記ベースとを弾力的に結合するためのスプリング
を含むので、支持板とベースとを弾力的に結合できる。
【図１】本発明による半導体チップのテスト装置の主要
構成要素間の関係を示す分解斜視図である。
構成要素間の関係を示す分解斜視図である。
【図２】図１のテスト装置に使用されるリードフレーム
を示す拡大斜視図である。
を示す拡大斜視図である。
【図３】本発明によるテスト装置の全体形状を概略的に
示す断面図である。
示す断面図である。
【図４】図３に図示したテスト装置を用いてベアチップ
をテストする段階を説明するための拡大断面図である。
をテストする段階を説明するための拡大断面図である。
【図５】本発明によるテスト装置の基板の下部面を示す
平面図である。
平面図である。
【図６】本発明によるテスト装置の加圧板の作動を説明
するための斜視図である。
するための斜視図である。
【図７】本発明によるテスト装置の加圧板の作動を説明
するための斜視図である。
するための斜視図である。
【図８】本発明による半導体チップのテスト装置の他の
実施の形態であって、主要構成要素間の関係を示す部分
切欠分解斜視図である。
実施の形態であって、主要構成要素間の関係を示す部分
切欠分解斜視図である。
【図９】図８のテスト装置の主要部分を概略的に示す断
面図である。
面図である。
１ 半導体チップ １０ リードフレーム １２ リード １６ ガイドホール ２０ 支持板 ２２ ウィンドゥ ２６ 貫通孔 ２８ 孔 ３０ 基板 ３３ テストプローブ ３４ ケーブル ３５ 締結孔 ４０ ベース ４２ 上部開口 ４３ 上面 ４４ 下部開口 ４５ 締結手段 ４６ ガイドピン ４８ スプリング ５０ 加圧板 ５２ キャビティ ５６ 凹部 ６０ 駆動手段 ６６ ガイド部材 ６８ 傾斜スリット １００ 半導体チップテスト装置 １３３ 曲げリード
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 H01L 21/66
Claims (13)
- 【請求項１】 各々のリードが他のリードと電気的に分
離され、非導電性接着テープにより物理的に支持される
複数のリードを含み、１以上のパッケージされないベア
チップがワイヤにより前記リードに連結されて前記ベア
チップがワイヤのみにより物理的に支持されるリードフ
レームと、 前記リードフレームを支持し、前記リードフレームのリ
ードが露出されるように形成された複数のウィンドウを
有する支持板と、 前記支持板のウィンドウを介して前記リードフレームの
リードに電気的に接触される複数のテストプロープと前
記テストプロープをテスト信号発生回路に連結するため
の複数のケーブルとを各々含む１つ以上の基板と、 前記基板を収容する上部開口と前記基板が前記上部開口
内に挿入され実装されるように前記上部開口より小さい
サイズを有し、前記ケーブルを取り出す下部開口とを含
むベースと、 前記リードフレームのリードが前記基板のテストプロー
プと接触されるように前記リードフレームを加圧し、前
記ワイヤを保護するために形成された１つ以上のキャビ
ティを含む加圧板とを含むパッケージされないベアチッ
プのテスト装置であって、 前記キャビティは、前記加圧板のリードフレームへの加
圧時において、前記チップと前記ワイヤと前記接着テー
プとが影響を受けない程のサイズに形成されることを特
徴とするパッケージされないベアチップのテスト装置。 - 【請求項２】 前記パッケージされないベアチップのテ
スト装置は、前記加圧板に締結され、前記加圧板を上下
動する駆動手段をさらに含むことを特徴とする請求項１
記載のパッケージされないベアチップのテスト装置。 - 【請求項３】 前記ベースは、１つ以上のガイド部材を
含み、前記加圧板まで垂直に延びる前記ガイド部材は、
１つ以上の傾斜スリットを含み、前記加圧板が前記ガイ
ド部材の前記傾斜スリットを介して前記駆動手段と締結
されることにより、前記加圧板の斜め上下動が可能であ
ることを特徴とする請求項１記載のパッケージされない
ベアチップのテスト装置。 - 【請求項４】 前記パッケージされないベアチップのテ
スト装置は、前記ベースの前記上部開口の外側に形成さ
れた１つ以上のガイドピンをさらに含み、前記リードフ
レームは、前記ガイドピンを挿入するガイドホールを含
むことを特徴とする請求項１記載のパッケージされない
ベアチップのテスト装置。 - 【請求項５】 前記加圧板は、前記ガイドピンが挿入さ
れる凹部を含むことを特徴とする請求項１記載のパッケ
ージされないベアチップのテスト装置。 - 【請求項６】 前記支持板は、前記ガイドピンが挿入さ
れる貫通孔を含むことを特徴とする請求項１記載のパッ
ケージされないベアチップのテスト装置。 - 【請求項７】 前記ベースの前記ガイドピンと、前記支
持板の前記貫通孔と、前記リードフレームの前記ガイド
ホール及び前記加圧板の前記凹部は、整列されているこ
とを特徴とする請求項４から６のいずれかに記載のパッ
ケージされないベアチップのテスト装置。 - 【請求項８】 前記リードフレームは、１つ以上のリー
ド群を含み、前記各々のリード群は、各々前記リードに
連結された１つの半導体チップに属することを特徴とす
る請求項１記載のパッケージされないベアチップのテス
ト装置。 - 【請求項９】 前記各々のリード群は、他のリード群と
分離されることを特徴とする請求項８記載のパッケージ
されないベアチップのテスト装置。 - 【請求項１０】 前記各々のリード群は、各々前記半導
体チップが実装されるパッドを含むことを特徴とする請
求項８記載のパッケージされないベアチップのテスト装
置。 - 【請求項１１】 前記基板は、前記テストプローブを挿
入するための複数のプローブホールを有する固定層を含
むことを特徴とする請求項１記載のパッケージされない
ベアチップのテスト装置。 - 【請求項１２】 前記テストプローブは、ポゴピン又は
曲げリードであることを特徴とする請求項１記載のパッ
ケージされないベアチップのテスト装置。 - 【請求項１３】 前記ベースは、前記支持板と前記ベー
スとを弾力的に結合するためのスプリングを含むことを
特徴とする請求項１記載のパッケージされないベアチッ
プのテスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015463A KR0175268B1 (ko) | 1996-05-10 | 1996-05-10 | 수평 하향식 접속 방식의 베어 칩 테스트 장치 |
| KR1996-15463 | 1996-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090350A JPH1090350A (ja) | 1998-04-10 |
| JP3014338B2 true JP3014338B2 (ja) | 2000-02-28 |
Family
ID=19458327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9115798A Expired - Fee Related JP3014338B2 (ja) | 1996-05-10 | 1997-05-06 | パッケージングされない半導体チップのテスト装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5990692A (ja) |
| JP (1) | JP3014338B2 (ja) |
| KR (1) | KR0175268B1 (ja) |
| CN (1) | CN1103495C (ja) |
| DE (1) | DE19718870B4 (ja) |
| TW (1) | TW455977B (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437586B1 (en) * | 1997-11-03 | 2002-08-20 | Micron Technology, Inc. | Load board socket adapter and interface method |
| US6392427B1 (en) | 1998-12-21 | 2002-05-21 | Kaitech Engineering, Inc. | Testing electronic devices |
| US6164984A (en) * | 1999-04-01 | 2000-12-26 | Schreiner Etiketten Und Selbstkelbetechnik Gmbh & Co. | Electrical connecting element |
| US6560735B1 (en) * | 1999-08-03 | 2003-05-06 | Agere Systems Inc | Methods and apparatus for testing integrated circuits |
| US6242933B1 (en) * | 1999-10-04 | 2001-06-05 | St Assembly Test Services | Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing |
| EP1160579A1 (en) * | 2000-05-30 | 2001-12-05 | EMA Equipment Pte Ltd. | Containment device for burn-in boards, for testing integrated circuits and the like |
| JP4716066B2 (ja) * | 2001-02-09 | 2011-07-06 | 日本電気株式会社 | ピッチ送り機構 |
| US20020199159A1 (en) * | 2001-06-22 | 2002-12-26 | Vinson Dong | Naked chip motherboard module |
| US6783316B2 (en) * | 2001-06-26 | 2004-08-31 | Asm Assembly Automation Limited | Apparatus and method for testing semiconductor devices |
| US6677770B2 (en) * | 2001-07-17 | 2004-01-13 | Infineon Technologies | Programmable test socket |
| US6960923B2 (en) * | 2001-12-19 | 2005-11-01 | Formfactor, Inc. | Probe card covering system and method |
| CN100339981C (zh) * | 2002-08-26 | 2007-09-26 | 日月光半导体制造股份有限公司 | 具有凹凸侧边的封装基板 |
| CN100388446C (zh) * | 2004-06-02 | 2008-05-14 | 鸿骐昶驎科技股份有限公司 | 用于芯片基板封装的具粘着定位技术的系统及方法 |
| US7371459B2 (en) | 2004-09-03 | 2008-05-13 | Tyco Electronics Corporation | Electrical devices having an oxygen barrier coating |
| US7626404B2 (en) * | 2004-09-03 | 2009-12-01 | Celadon Systems, Inc. | Replaceable probe apparatus for probing semiconductor wafer |
| CN1328779C (zh) * | 2004-09-21 | 2007-07-25 | 威盛电子股份有限公司 | 芯片测试夹具及其上盖 |
| CN100397962C (zh) * | 2004-10-26 | 2008-06-25 | 赵建铭 | 半导体元件的封装体及其封装方法 |
| US7656173B1 (en) * | 2006-04-27 | 2010-02-02 | Utac Thai Limited | Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in |
| US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8492906B2 (en) | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
| US8487451B2 (en) | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
| US8310060B1 (en) * | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
| US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| JP4458077B2 (ja) * | 2006-08-21 | 2010-04-28 | ヤマハ株式会社 | 検査用チップソケット |
| US8125077B2 (en) | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
| US8013437B1 (en) | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
| KR100822281B1 (ko) * | 2006-11-29 | 2008-04-16 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러용 캐리어모듈 |
| US9082607B1 (en) | 2006-12-14 | 2015-07-14 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
| US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| CN101452030B (zh) * | 2007-11-28 | 2012-07-04 | 京元电子股份有限公司 | 插座基板上具有开关元件的测试装置 |
| US7857646B2 (en) * | 2008-05-02 | 2010-12-28 | Micron Technology, Inc. | Electrical testing apparatus having masked sockets and associated systems and methods |
| US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| JP2009294187A (ja) | 2008-06-09 | 2009-12-17 | Fujitsu Microelectronics Ltd | 電子部品の試験装置用部品及び試験方法 |
| JP5073599B2 (ja) * | 2008-07-08 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法 |
| US9947605B2 (en) | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
| JP2010151794A (ja) * | 2008-11-27 | 2010-07-08 | Panasonic Corp | 電子部品試験装置 |
| US8334764B1 (en) | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
| US8569877B2 (en) * | 2009-03-12 | 2013-10-29 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
| US9449900B2 (en) * | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
| US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8368189B2 (en) | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8575732B2 (en) | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
| US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
| KR100989673B1 (ko) | 2010-04-23 | 2010-10-26 | 지에프텍 주식회사 | 표면 실장형 집적회로 패키지용 테스트 소켓 |
| CN101975921A (zh) * | 2010-09-29 | 2011-02-16 | 上海天臣威讯信息技术有限公司 | 芯片测试板及测试方法、dfn封装器件测试板及测试方法 |
| CN102565652A (zh) * | 2010-12-30 | 2012-07-11 | 展晶科技(深圳)有限公司 | 发光二极管封装结构检测装置及检测方法 |
| JP5702701B2 (ja) * | 2011-04-20 | 2015-04-15 | 株式会社アドバンテスト | 試験用キャリア |
| CN103326231B (zh) * | 2012-03-20 | 2015-06-24 | 山东浪潮华光光电子股份有限公司 | 一种半导体激光器老化方法及固定夹具 |
| CN102650676A (zh) * | 2012-05-02 | 2012-08-29 | 威力盟电子(苏州)有限公司 | Led测试装置以及led测试方法 |
| CN102654558A (zh) * | 2012-05-03 | 2012-09-05 | 威力盟电子(苏州)有限公司 | Led测试装置 |
| US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
| US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
| US9397031B2 (en) | 2012-06-11 | 2016-07-19 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
| EP2677326A1 (de) * | 2012-06-18 | 2013-12-25 | Multitest elektronische Systeme GmbH | Vorrichtung zum Prüfen von elektronischen Bauteilelementen |
| US9395404B2 (en) | 2012-12-14 | 2016-07-19 | Infineon Technologies Ag | Method for testing semiconductor chips or semiconductor chip modules |
| TWM461699U (zh) * | 2013-02-06 | 2013-09-11 | Jim Technology Co Ltd | 含氧感知器之訊號修訂裝置 |
| CN103453924A (zh) * | 2013-09-18 | 2013-12-18 | 镇江艾科半导体有限公司 | 半导体芯片测试底板 |
| US10242953B1 (en) | 2015-05-27 | 2019-03-26 | Utac Headquarters PTE. Ltd | Semiconductor package with plated metal shielding and a method thereof |
| US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
| CN104464583B (zh) * | 2014-12-09 | 2018-05-25 | 合肥鑫晟光电科技有限公司 | 一种点灯检测装置以及方法 |
| US10032645B1 (en) | 2015-11-10 | 2018-07-24 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
| US10338131B2 (en) * | 2015-11-24 | 2019-07-02 | Texas Instruments Incorporated | System and method for high voltage stress testing plurality of parallel units |
| CN105489544B (zh) * | 2016-01-12 | 2018-05-29 | 惠州Tcl移动通信有限公司 | 打胶集成电路再利用的方法及其所需的植锡夹具 |
| DE102016001425B4 (de) * | 2016-02-10 | 2019-08-14 | Tdk-Micronas Gmbh | Testmatrixadaptervorrichtung |
| CN107300668A (zh) * | 2016-04-14 | 2017-10-27 | 深圳市三联光智能设备股份有限公司 | 贴片轻触开关测试机构和贴片轻触开关编带机 |
| US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
| CN107369632A (zh) * | 2017-07-12 | 2017-11-21 | 欧阳慧琳 | 一种未封装功率器件芯片的可靠性测试方法和系统 |
| CN107589279B (zh) * | 2017-08-11 | 2020-01-14 | 中国人民解放军63686部队 | 小间距接线座的测试转接器 |
| CN111103444A (zh) * | 2018-10-29 | 2020-05-05 | 三赢科技（深圳）有限公司 | 检测装置 |
| CN109884502A (zh) * | 2019-03-06 | 2019-06-14 | 长江存储科技有限责任公司 | 芯片测试方法及装置、系统、控制设备及存储介质 |
| JP7245721B2 (ja) | 2019-05-31 | 2023-03-24 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
| KR102088699B1 (ko) * | 2019-12-09 | 2020-03-13 | 장병철 | 표면 실장형 집적회로 패키지를 테스트하는 방법 |
| KR102077471B1 (ko) * | 2019-12-09 | 2020-02-14 | 장병철 | 표면 실장형 집적회로 패키지용 테스트 소켓 |
| CN111696880B (zh) * | 2020-06-15 | 2021-08-20 | 西安微电子技术研究所 | 一种基于tsv硅晶圆重构的裸芯片kgd筛选方法 |
| CN111696879B (zh) * | 2020-06-15 | 2021-08-31 | 西安微电子技术研究所 | 一种基于转接基板的裸芯片kgd筛选方法 |
| JP7386190B2 (ja) | 2021-01-21 | 2023-11-24 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
| JP7355773B2 (ja) | 2021-02-26 | 2023-10-03 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
| CN113770068B (zh) * | 2021-11-11 | 2022-01-25 | 成都英思嘉半导体技术有限公司 | 一种高速射频芯片自动化测试装置及测试方法 |
| CN114325001B (zh) * | 2021-12-31 | 2023-04-18 | 苏州英世米半导体技术有限公司 | 一种新型的翻盖式芯片测试座 |
| KR102568131B1 (ko) * | 2023-02-06 | 2023-08-18 | 주식회사 비이링크 | 소켓 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195465A (ja) * | 1984-03-19 | 1985-10-03 | Hitachi Ltd | 特性検査装置及び特性検査方法 |
| US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
| US5559444A (en) * | 1991-06-04 | 1996-09-24 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
| US5495179A (en) * | 1991-06-04 | 1996-02-27 | Micron Technology, Inc. | Carrier having interchangeable substrate used for testing of semiconductor dies |
| US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
| US5483174A (en) * | 1992-06-10 | 1996-01-09 | Micron Technology, Inc. | Temporary connection of semiconductor die using optical alignment techniques |
| KR960000793B1 (ko) * | 1993-04-07 | 1996-01-12 | 삼성전자주식회사 | 노운 굳 다이 어레이 및 그 제조방법 |
| KR960011265B1 (ko) * | 1993-06-25 | 1996-08-21 | 삼성전자 주식회사 | 노운 굳 다이 어레이용 테스트 소켓 |
| US5633122A (en) * | 1993-08-16 | 1997-05-27 | Micron Technology, Inc. | Test fixture and method for producing a test fixture for testing unpackaged semiconductor die |
| US5572140A (en) * | 1993-08-25 | 1996-11-05 | Sunright Limited | Reusable carrier for burn-in/testing on non packaged die |
| JP2908747B2 (ja) * | 1996-01-10 | 1999-06-21 | 三菱電機株式会社 | Ｉｃソケット |
| US5721496A (en) * | 1996-01-23 | 1998-02-24 | Micron Technology, Inc. | Method and apparatus for leak checking unpackaged semiconductor dice |
-
1996
- 1996-05-10 KR KR1019960015463A patent/KR0175268B1/ko not_active IP Right Cessation
-
1997
- 1997-05-03 DE DE19718870A patent/DE19718870B4/de not_active Expired - Lifetime
- 1997-05-04 CN CN97104304A patent/CN1103495C/zh not_active Expired - Lifetime
- 1997-05-06 JP JP9115798A patent/JP3014338B2/ja not_active Expired - Fee Related
- 1997-05-09 US US08/853,906 patent/US5990692A/en not_active Expired - Lifetime
- 1997-07-22 TW TW086106157A patent/TW455977B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19718870A1 (de) | 1997-11-13 |
| TW455977B (en) | 2001-09-21 |
| DE19718870B4 (de) | 2005-07-07 |
| JPH1090350A (ja) | 1998-04-10 |
| US5990692A (en) | 1999-11-23 |
| KR0175268B1 (ko) | 1999-04-01 |
| CN1103495C (zh) | 2003-03-19 |
| KR970077411A (ko) | 1997-12-12 |
| CN1165401A (zh) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014338B2 (ja) | パッケージングされない半導体チップのテスト装置 | |
| US5479105A (en) | Known-good die testing apparatus | |
| US6737882B2 (en) | Method for universal wafer carrier for wafer level die burn-in | |
| US5408190A (en) | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die | |
| US5539324A (en) | Universal wafer carrier for wafer level die burn-in | |
| KR960000793B1 (ko) | 노운 굳 다이 어레이 및 그 제조방법 | |
| EP0681186A2 (en) | Method for probing a semiconductor wafer | |
| JP2846813B2 (ja) | バーンインソケット及びこれを使ったバーンインテスト方法 | |
| US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| KR0125970B1 (ko) | 노운 굳 다이 어레이용 테스트 소켓 | |
| KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 | |
| KR0169819B1 (ko) | 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치 | |
| KR950014752B1 (ko) | 인쇄회로보드를 이용한 노운 굳 다이 제조방법 | |
| KR980012184A (ko) | 노운 굳 다이의 번인 테스트를 위한 번인 소켓과 그 테스트 방법 | |
| KR19980025882A (ko) | 노운 굿 다이의 제조 방법 | |
| JP2000266805A (ja) | ベアチップのバーンイン方法およびバーンイン用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |