CN111696879B - 一种基于转接基板的裸芯片kgd筛选方法 - Google Patents
一种基于转接基板的裸芯片kgd筛选方法 Download PDFInfo
- Publication number
- CN111696879B CN111696879B CN202010544602.9A CN202010544602A CN111696879B CN 111696879 B CN111696879 B CN 111696879B CN 202010544602 A CN202010544602 A CN 202010544602A CN 111696879 B CN111696879 B CN 111696879B
- Authority
- CN
- China
- Prior art keywords
- substrate
- standard
- silicon
- kgd
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
本发明一种基于转接基板的裸芯片KGD筛选方法,包括步骤1,确定硅转接标准基板上放置的该尺寸被测的FC裸芯片数量;步骤2,先依次在硅转接标准基板的正面制备底部有导电材料填充的TSV盲孔、多层金属布线和焊盘,之后将得到的硅转接标准基板的背面减薄,露出TSV盲孔底部的导电材料,最后依次进行背面多层金属布线和背面焊盘;步骤3,将被测的FC裸芯片倒装在TSV硅转接标准基板上;步骤4,先将被测的FC裸芯片和TSV硅转接标准基板之间的缝隙进行填充后固化,再将得到的标准组件通过KGD测试进行筛选。本发明将单颗或多颗不同大小的裸芯片及不同物理分布的引出点,转变成标准大小、标准引出点排列,从而降低测试成本。
Description
技术领域
本发明涉及裸芯片KGD测试技术领域,具体为一种基于转接基板的裸芯片KGD筛选方法。
背景技术
随着半导体产业的发展,基于裸芯片的MCM封装技术越来越被业界重视,但是裸芯片的未知质量问题所导致的封装成品率和可靠性的降低却使得MCM封装技术受到极大的限制,其中裸芯片的KGD测试是提高MCM成品率和可靠性的关键。
KGD工艺流程需要将芯片安装在临时载体的夹具中,完成老化筛选、测试出KGD。目前国外有多家半导体厂商已开发KGD技术,如德州仪器(TI)的Die Mate测试系统,Micro-ASI公司的Si-Star KGD测试系统,AEHR公司的Die PAC等。Micro-ASI公司的Si-Star测试系统由导电聚脂凸点粘附有导电聚酯凸点的陶瓷基板、拾片头和用于完成高低温试验的热电致冷器(TEC)组成,其中,将单个芯片置入一个临时载体的夹具中,单个芯片与陶瓷基板相接触,然后连同载体一起进行老化、测试,最后取出芯片,淘汰掉功能、参数不合格的产品。TI公司的Die Mate测试系统设置有临时性可重复使用的封壳载体,该封壳载体从上至下可分解为盖子、被测芯片、一体化的基板夹具、老化测试座等几大部分,盖子带有一个旋转式锁定机构,被测芯片通过封壳载体接受老化筛选。每个被测芯片在基板夹具上的定位精确度须达到微米级,由加载器和卸载器的拾取可视对准系统完成。
以上述两种设备为代表的KGD测试系统均存在测试的夹具价格昂贵的问题,只适应于大批量单一品种的裸芯片,不适应于MCM中裸芯片的尺寸、PAD坐标各异以及小批量的测试需求。
发明内容
针对现有技术中存在的问题,本发明提供一种基于转接基板的裸芯片KGD筛选方法,通过转接基板将单颗或多颗不同大小的裸芯片及不同物理分布的引出点,转变成标准大小、标准引出点排列,从而采用标准夹具进行KGD筛选测试,降低测试成本。
本发明是通过以下技术方案来实现:
一种基于转接基板的裸芯片KGD筛选方法,包括如下步骤:
步骤1,根据硅转接标准基板和被测的FC裸芯片尺寸,确定硅转接标准基板上放置的该尺寸被测的FC裸芯片数量;
步骤2,先依次在硅转接标准基板的正面制备底部有导电材料填充的TSV盲孔、多层金属布线和焊盘,之后将得到的硅转接标准基板的背面减薄,露出TSV盲孔底部的导电材料,最后依次进行背面多层金属布线和背面焊盘,完成TSV硅转接标准基板的加工;
步骤3,将被测的FC裸芯片倒装在TSV硅转接标准基板上,完成被测的FC裸芯片到TSV硅转接标准基板的键合;
步骤4,先将被测的FC裸芯片和TSV硅转接标准基板之间的缝隙进行填充后固化,再将得到的标准组件通过KGD测试进行筛选。
优选的,步骤1中先将硅转接标准基板切割划片成单个标准基板尺寸大小,然后再确定在该硅转接标准基板上放置的被测的FC裸芯片数量。
优选的,步骤2中在硅转接标准基板的正面完成制备后,先和一个载片键合在一起,然后将该载片朝下放置,再实施TSV硅转接标准基板的背面工艺,完成后将该载片与硅转接标准基板解键合。
进一步,所述的载片粘在硅转接标准基板的正面。
优选的,步骤3中,被测的FC裸芯片通过热压键合、先预对准再回流键合或将依次键合在整个TSV硅转接标准基板上。
优选的,步骤3中所述被测的FC裸芯片在倒装前先在凸点上施加助焊剂,完成键合后对残留的助焊剂进行清洗。
进一步,所述残留的助焊剂清洗方式为高压液体清洗、真空气相清洗、兆声清洗和等立体清洗中的一种或多种组合。
优选的,步骤4中,在被测的FC裸芯片和TSV硅转接标准基板之间的缝隙填充液态有机胶水。
进一步,所述的液态有机胶水在150~250℃进行固化。
与现有技术相比,本发明具有以下有益的技术效果:
本发明一种基于转接基板的裸芯片KGD筛选方法,依托芯片再布线、TSV技术设计硅转接基板,先根据硅转接标准基板和被测的FC裸芯片尺寸,确定硅转接基板上放置的该尺寸被测的FC裸芯片数量,之后通过对硅转接基板制备底部有导电材料填充的TSV盲孔,完成正面和背面工艺,将完成TSV硅转接基板的加工后将待测的FC裸芯片倒装在TSV硅转接基板上,此时待测的FC裸芯片上PAD点与硅基板键合;通过硅转接基板将单颗或多颗不同大小的裸芯片及不同物理分布的引出点,转变成标准大小、标准引出点排列,从而可以采用标准夹具进行KGD筛选测试,提高了KGD插座的复用程度,降低测试成本。本发明通过转接基板实现了多颗小尺寸裸芯片PAD点的转接,可以在一个KGD插座中完成多颗裸芯片的KGD测试,减少了单只裸芯片的KGD测试成本;通过转接基板重构实现了FC裸芯片PAD点的转接,可以将PAD数量缩减到原来的50%以下,减少了KGD插座中插针的数量,降低KGD插座加工成本;同时可以将PAD直径增加到原来的2.5倍以上,降低了对KGD插座对准精度的要求,从而减少了KGD插座的加工成本。
附图说明
图1为本发明所述的含3种芯片的KGD标准组件剖面图;
图2为本发明所述的含2种芯片的KGD标准组件剖面图;
图3为本发明所述的含1种芯片的KGD标准组件剖面图;
图4为本发明所述的KGD标准组件组装过程示意图;
图5为本发明所述的KGD标准组件测试流程图。
其中,1-KGD测试插座;2-裸芯片凸点;3-硅晶圆;4-KGD插座第一定位销;5-KGD插座插针;6-KGD插座第二定位销;7-BGA焊球;8-填充物;9-第一裸芯片;10-第二裸芯片;11-第三裸芯片;12-第四裸芯片;13-第五裸芯片。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明一种基于转接基板的裸芯片KGD筛选方法,如图4和图5所示,具体包括步骤如下:
步骤1,确定裸芯片标准组件尺寸,
裸芯片标准组件也可以称为硅组件,包括硅转接基板与裸芯片,根据硅转接标准基板和裸芯片的尺寸,确定硅转接基板上放置的该尺寸裸芯片数量,形成每个标准裸芯片组件;
举例说明如下,
硅转接基板面积为30mm×30mm,硅转接基板底部的PAD直径为200μm,PAD间距为500μm;
被测裸芯片的尺寸为10.8mm×11.2mm,裸芯片的PAD直径为90μm,PAD间距为180μm,PAD的数量为2975;
经测算,裸芯片布线扇出尺寸为12mm×14mm,单只裸芯片标准组件可以完成4只被测裸芯片的KGD测试;
步骤2,硅转接基板设计,
判断裸芯片是否属于FC芯片,是则直接进行设计,不是则通过RDL设计转化成FC芯片,然后再进行设计;
根据步骤1确定的裸芯片数量,将对应的单颗或多颗不同大小裸芯片及不同物理分布的引出点,转变成标准大小、标准引出点排列;
举例说明如下,
厚度为200μm的硅晶圆对应的TSV孔径为30μm,TSV硅晶圆里布线时的最小线宽和最小线间距为10μm;
步骤3,TSV硅转接基板的加工,
TSV硅转接基板的加工工艺过程包括:
1,首先在硅晶圆上制备底部有导电材料填充的TSV盲孔,再制备正面多层金属布线,然后再制备正面焊盘,以完成TSV硅转接基板的正面工艺制备;
2,将完成了正面工艺的TSV硅转接基板和一个正面载片临时键合在一起,可以粘在一起,然后将载片朝下放置,以便实施TSV硅转接基板的背面工艺;
3,将TSV硅转接基板的背面减薄,露出上述TSV盲孔的底部导电材料,使得TSV盲孔变为TSV通孔,随后依次进行背面多层金属布线和背面焊盘,以完成TSV硅转接基板的背面工艺;
4,将TSV硅转接基板和之前的正面载片分离,即解键合,完成TSV硅转接基板的加工。
步骤4,标准组件FC焊接,
完成TSV硅转接基板加工后,可以将TSV硅转接基板切割划片成设计的单个基板尺寸大小,然后将1个或多个裸芯片倒装在单个TSV硅转接基板上,完成芯片到基板的键合;
倒装工艺可以是热压键合,也可以是先预对准再回流键合,还可以将所有芯片依次键合在整个TSV硅转接基板上,完成芯片到晶圆的键合。
上述芯片为带凸点阵列的倒装芯片,即FC芯片,为防止键合过程中凸点表面发生氧化,保证键合工艺的良率和可靠性,在倒装对准前,上述裸芯片需要在凸点上施加助焊剂。完成键合后,对残留的助焊剂进行清洗,清洗方法可以是高压液体清洗、真空气相清洗、兆声清洗、等立体清洗,可以是其中的一种清洗方式,或两种及两种以上清洗方式的组合。
步骤5,标准组件下的填充,
在芯片和TSV硅转接基板之间的缝隙施加底部填充材料,底部填充材料在固化前是一种液态有机胶水,一般为树脂胶和微纳尺度的填充颗粒的混合物;可以采用单边填充、也可以采用“L”型填充,随后将底部填充材料在烘箱内高温固化,高温固化范围在150℃到250℃;
步骤6,标准组件KGD测试,
通过使用标准的KGD测试插座1,KGD测试插座在图1、图2、图3和图4中代表了整个夹具,打开后放入底部焊有BGA焊球7的标准组件,标准组件即图中的各个裸芯片和硅晶圆3,KGD插座插针5具有弹性和导电功能,使用KGD插座压块压住标准组件后关闭,硅晶圆3通过KGD插座插针5实现与测试板的互联,实现对KGD标准组件的加电老化和测试;
将上述倒装有一个或多个裸芯片的单个分立的TSV硅转接基板组件装载到一标准的KGD测试插座上,所谓标准是指KGD测试插座的腔体尺寸,KGD插座插针的数量、排列方式、排列间距等有规定的数值。KGD测试插座实现上述倒装有一个或多个裸芯片的单个分立的TSV硅转接基板与测试板卡之间的电气连接。
老化测试需要施加温度应力、电应力以及必要的动态工作激励信号以及状态监测等,为了防止上述倒装有一个或多个裸芯片的单个分立的TSV硅转接基板在老炼过程中发生沾污和高温氧化,需要在专用充氮动态老化箱中实施电老炼试验。
步骤7,KGD标识,
对未通过KGD测试的裸芯片进行标识;
步骤8,划片,得到KGD裸芯片组件,
上述单个分立的TSV硅转接基板按照设计倒装有多个独立裸芯片,可以将上述硅转接基板再进行二次切割,划片成多个仅包含单只KGD裸片的、可用为二次集成的组件单元。
Claims (9)
1.一种基于转接基板的裸芯片KGD筛选方法,其特征在于,包括如下步骤:
步骤1,根据硅转接标准基板和被测的FC裸芯片尺寸,确定硅转接标准基板上放置的该尺寸被测的FC裸芯片数量;
步骤2,先依次在硅转接标准基板的正面制备底部有导电材料填充的TSV盲孔、多层金属布线和焊盘,之后将得到的硅转接标准基板的背面减薄,露出TSV盲孔底部的导电材料,最后依次进行背面多层金属布线和背面焊盘,完成TSV硅转接标准基板的加工;
步骤3,将被测的FC裸芯片倒装在TSV硅转接标准基板上,完成被测的FC裸芯片到TSV硅转接标准基板的键合;
步骤4,先将被测的FC裸芯片和TSV硅转接标准基板之间的缝隙进行填充后固化,再将得到的标准组件通过KGD测试进行筛选。
2.根据权利要求1所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,步骤1中先将硅转接标准基板切割划片成单个标准基板尺寸大小,然后再确定在该硅转接标准基板上放置的被测的FC裸芯片数量。
3.根据权利要求1所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,步骤2中在硅转接标准基板的正面完成制备后,先和一个载片键合在一起,然后将该载片朝下放置,再实施TSV硅转接标准基板的背面工艺,完成后将该载片与硅转接标准基板解键合。
4.根据权利要求3所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,所述的载片粘在硅转接标准基板的正面。
5.根据权利要求1所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,步骤3中,被测的FC裸芯片通过热压键合、先预对准再回流键合或将依次键合在整个TSV硅转接标准基板上。
6.根据权利要求1所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,步骤3中所述被测的FC裸芯片在倒装前先在凸点上施加助焊剂,完成键合后对残留的助焊剂进行清洗。
7.根据权利要求6所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,所述残留的助焊剂清洗方式为高压液体清洗、真空气相清洗、兆声清洗和等立体清洗中的一种或多种组合。
8.根据权利要求1所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,步骤4中,在被测的FC裸芯片和TSV硅转接标准基板之间的缝隙填充液态有机胶水。
9.根据权利要求8所述的一种基于转接基板的裸芯片KGD筛选方法,其特征在于,所述的液态有机胶水在150~250℃进行固化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010544602.9A CN111696879B (zh) | 2020-06-15 | 2020-06-15 | 一种基于转接基板的裸芯片kgd筛选方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010544602.9A CN111696879B (zh) | 2020-06-15 | 2020-06-15 | 一种基于转接基板的裸芯片kgd筛选方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111696879A CN111696879A (zh) | 2020-09-22 |
CN111696879B true CN111696879B (zh) | 2021-08-31 |
Family
ID=72481188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010544602.9A Active CN111696879B (zh) | 2020-06-15 | 2020-06-15 | 一种基于转接基板的裸芯片kgd筛选方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111696879B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112366155B (zh) * | 2020-11-10 | 2023-06-09 | 西安微电子技术研究所 | 一种厚膜深腔混合集成电路的真空汽相清洗治具及方法 |
CN112509937B (zh) * | 2020-11-30 | 2023-06-30 | 珠海天成先进半导体科技有限公司 | 一种双面基板的电通断测试方法 |
CN112798928A (zh) * | 2020-12-29 | 2021-05-14 | 中国电子科技集团公司第十四研究所 | 一种基于陶瓷载片的芯片测试方法 |
CN114137396A (zh) * | 2021-12-07 | 2022-03-04 | 华东光电集成器件研究所 | 一种基于测试系统的裸芯片测试装置及测试方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3700788A (en) * | 1971-01-28 | 1972-10-24 | Coars Porcelain Co | Electrical component package |
US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
CN1165401A (zh) * | 1996-05-10 | 1997-11-19 | 三星电子株式会社 | 未封装半导体芯片的测试装置 |
JP2003167021A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法およびシェル |
CN201298046Y (zh) * | 2008-11-24 | 2009-08-26 | 信息产业部电子第五研究所 | 一种裸芯片的临时封装载体 |
CN103295926A (zh) * | 2013-05-31 | 2013-09-11 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于tsv芯片的互连封装方法 |
KR20150087678A (ko) * | 2014-01-22 | 2015-07-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
CN105655316A (zh) * | 2014-11-27 | 2016-06-08 | 珠海越亚封装基板技术股份有限公司 | 具有与电容器串联的至少一个通孔的芯片用聚合物框架 |
CN106158824A (zh) * | 2014-09-05 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
CN106233460A (zh) * | 2014-03-10 | 2016-12-14 | 德卡技术股份有限公司 | 包括加厚的再分布层的半导体器件及其制造方法 |
CN110416092A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
CN110660725A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 具有可控间隙的扇出封装件 |
CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
CN110970407A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 集成电路封装件和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704780B2 (en) * | 2012-12-11 | 2017-07-11 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of forming low profile fan-out package with vertical interconnection units |
US9633869B2 (en) * | 2013-08-16 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with interposers and methods for forming the same |
-
2020
- 2020-06-15 CN CN202010544602.9A patent/CN111696879B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3700788A (en) * | 1971-01-28 | 1972-10-24 | Coars Porcelain Co | Electrical component package |
US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
CN1165401A (zh) * | 1996-05-10 | 1997-11-19 | 三星电子株式会社 | 未封装半导体芯片的测试装置 |
JP2003167021A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法およびシェル |
CN201298046Y (zh) * | 2008-11-24 | 2009-08-26 | 信息产业部电子第五研究所 | 一种裸芯片的临时封装载体 |
CN103295926A (zh) * | 2013-05-31 | 2013-09-11 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于tsv芯片的互连封装方法 |
KR20150087678A (ko) * | 2014-01-22 | 2015-07-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
CN106233460A (zh) * | 2014-03-10 | 2016-12-14 | 德卡技术股份有限公司 | 包括加厚的再分布层的半导体器件及其制造方法 |
CN106158824A (zh) * | 2014-09-05 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
CN105655316A (zh) * | 2014-11-27 | 2016-06-08 | 珠海越亚封装基板技术股份有限公司 | 具有与电容器串联的至少一个通孔的芯片用聚合物框架 |
CN110416092A (zh) * | 2018-04-30 | 2019-11-05 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
CN110660725A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 具有可控间隙的扇出封装件 |
CN110970407A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 集成电路封装件和方法 |
CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111696879A (zh) | 2020-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111696879B (zh) | 一种基于转接基板的裸芯片kgd筛选方法 | |
US5678301A (en) | Method for forming an interconnect for testing unpackaged semiconductor dice | |
TWI316743B (en) | Test apparatus for yielding a known good die | |
US8994163B2 (en) | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices | |
TWI575621B (zh) | 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統 | |
US8603840B2 (en) | Manufacturing method of semiconductor device | |
US20130256865A1 (en) | Semiconductor module | |
US7586182B2 (en) | Packaged semiconductor die and manufacturing method thereof | |
US20130076384A1 (en) | Method for testing multi-chip stacked packages | |
TWI487921B (zh) | 半導體封裝件之測試方法 | |
CN111696880B (zh) | 一种基于tsv硅晶圆重构的裸芯片kgd筛选方法 | |
US6673653B2 (en) | Wafer-interposer using a ceramic substrate | |
US6677668B1 (en) | Configuration for testing a substrate mounted with a most performance-demanding integrated circuit | |
US6881593B2 (en) | Semiconductor die adapter and method of using | |
US20140118019A1 (en) | Method of testing a semiconductor structure | |
US6255208B1 (en) | Selective wafer-level testing and burn-in | |
Souriau et al. | Wafer Level Integration of Thin Silicon Bare Dies Within Flexible Label | |
US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
US20020076854A1 (en) | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates | |
US6472234B2 (en) | Failure analysis method for chip of ball grid array type semiconductor device | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
US20230361045A1 (en) | Semiconductor package and methods of manufacturing | |
US20230351577A1 (en) | Automatic optical inspection system and method | |
US6720574B2 (en) | Method of testing a semiconductor chip | |
TW202410310A (zh) | 半導體封裝 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |