CN112798928A - 一种基于陶瓷载片的芯片测试方法 - Google Patents
一种基于陶瓷载片的芯片测试方法 Download PDFInfo
- Publication number
- CN112798928A CN112798928A CN202011601232.4A CN202011601232A CN112798928A CN 112798928 A CN112798928 A CN 112798928A CN 202011601232 A CN202011601232 A CN 202011601232A CN 112798928 A CN112798928 A CN 112798928A
- Authority
- CN
- China
- Prior art keywords
- ceramic slide
- bare chip
- ceramic
- slide
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 69
- 238000012360 testing method Methods 0.000 title claims abstract description 40
- 238000003466 welding Methods 0.000 claims abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 238000012216 screening Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 230000032683 aging Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 abstract description 4
- 238000011156 evaluation Methods 0.000 abstract 1
- 230000007306 turnover Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于陶瓷载片的芯片测试方法，采用陶瓷载片，尺寸与裸芯片包含键合区的贴装应用尺寸一致，陶瓷载片设置焊接焊盘，将裸芯片贴装于陶瓷载片，陶瓷载片设置表贴焊盘，将陶瓷载片固定于电路板，将裸芯片的信号连接到陶瓷载片，将陶瓷载片和电路板电气连接，根据陶瓷载片的管脚定义，按常规方案设计测试夹具，与测试系统相连，将裸芯片和陶瓷载片作为整体，不接触裸芯片，测试陶瓷载片的电气性能，测试夹具设计方便，便于裸芯片的周转，对裸芯片表面无损伤，能够完成对裸芯片所有功能和性能的测试，进行老化筛选考核，早期剔除问题芯片，完成对裸芯片的可靠性评价。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种芯片测试技术。
背景技术
随着军用产品技术的发展，航空航天武器装备电子系统逐步向小型化、集成化、高可靠的方向发展，这就对小型化的多芯片模块和混合集成电路提出了应用的需求。多芯片模块和混合集成电路由于其设计的灵活性、小型化、轻量化、高可靠性等特点获得了快速的发展，并在航空和航天飞行器中获得大量应用。多芯片模块和混合集成电路都需要使用大量的裸芯片，由于裸芯片的筛选技术、设备、成本、周期等因素的限制，裸芯片装机前只进行了简单的中测，其质量和可靠性基本无法保证。尤其对于航天领域的产品应用而言，增加了后续单机产品的筛选考核难度及可靠性的风险。
随后半导体行业内提出了已知良好芯片KGD概念，理论上能够解决裸芯片的功能测试、参数测试、老化筛选和可靠性试验等问题，但在实际运行中却存在相关问题。现有技术和文献，有的给出了裸芯片的封装和生产制造过程，没有给出筛选的方法；或者给出了裸芯片的筛选方法，但使用夹具的探针对裸芯片的表面有一定的损伤；或者提出了从设计保障、工艺保障上提高裸芯片的可靠性，但无法对裸芯片进行所有考核项目的测试和老化筛选；或者采用裸芯片夹具系统和载体能够对裸芯片进行测试和老化筛选，但对夹具设计精度要求高，尤其是无损的电连接凸点技术不方便实现和推广应用，而且成本高。
对于应用于航空航天领域的裸芯片，其质量和可靠性非常重要，为了提前释放风险，需要在装机应用前对裸芯片进行筛选考核和可靠性试验验证。需要采用即方便测试又对裸芯片无损伤的方法，对裸芯片进行100％的测试和老化筛选，以便提前剔除问题芯片，保证后续装机使用的可靠性。
发明内容
本发明为了解决现有技术存在的问题，提出了一种基于陶瓷载片的芯片测试方法，为了实现上述目的，本发明采用了以下技术方案。
采用陶瓷载片，尺寸与裸芯片包含键合区的贴装应用尺寸一致；陶瓷载片设置焊接焊盘，将裸芯片贴装于陶瓷载片；陶瓷载片设置表贴焊盘，将陶瓷载片固定于电路板；将裸芯片的信号连接到陶瓷载片，将陶瓷载片和电路板电气连接；根据陶瓷载片的管脚定义，按常规方案设计测试夹具，与测试系统相连；将裸芯片和陶瓷载片作为整体，不接触裸芯片，测试陶瓷载片的电气性能。
裸芯片包括键合点，陶瓷载片包括键合盘和表贴焊盘，键合盘和键合点通过金丝或铝丝键合，陶瓷载片通过表贴焊盘固定于电路板，表贴焊盘采用金属材质，和键合盘电位连接，和测试夹具电气连接。
常温、低温、ESD测试时，可直接在净化空气下进行，在高温和老化筛选中，键合点、金丝或铝丝、键合盘会氧化，影响裸芯片的性能，可对环境充氮气保护，裸芯片及陶瓷载片作为一个整体，随整个测试筛选过程共同周转，后续一同交付用户使用。
本发明的有意效果：采用陶瓷作为载体，并设计夹具，与测试系统连接；利用陶瓷载片上的键合盘，将裸芯片的电气输出信号连接到陶瓷载片上，测试裸芯片和老化筛选；陶瓷载片背面有表贴焊盘，将陶瓷载片焊接到用户电路板上，便于工程化应用；陶瓷载片的尺寸等同于裸芯片实际应用贴装和键合后的尺寸，不增加裸芯片的使用面积；陶瓷载片有表贴焊盘，与成品表贴器件的焊盘相似，测试夹具可与表贴焊盘相连，按常规方案进行设计夹具的，对测试夹具要求不严格；利用陶瓷载片安装使用裸芯片，只贴装和键合一次，测试和老化筛选过程中，测试夹具只对陶瓷载片进行操作，不接触裸芯片，对裸芯片无损伤。
附图说明
图1是陶瓷载片和裸芯片贴装结构图，图2是陶瓷载片和裸芯片匹配图，图3是陶瓷载片和裸芯片键合图，图4是陶瓷载片固定于电路板布局图。
附图标记：陶瓷载片1，键合盘2，金丝3，键合点4，裸芯片5，表贴焊盘6，焊接焊盘7。
具体实施方式
以下结合附图，以某脉宽调制裸芯片为例，对本发明的技术方案做具体的说明。
采用导热性能好的材料为陶瓷载片1的基板，如图1所示，厚度约0.5mm，包括键合盘2、焊接焊盘7和表贴焊盘6。
陶瓷载片1的尺寸与裸芯片5包含键合区的贴装应用尺寸一致，如图2所示，焊接焊盘7与裸芯片5的焊盘相匹配，裸芯片5通过焊接焊盘7贴装于陶瓷载片1，相当于未封帽的成品器件，测试方法类似于成品器件，键合盘2与裸芯片5的输入输出信号引出点相对应。
裸芯片5包括键合点4，键合盘2和键合点4通过金丝3键合，如图3所示，将裸芯片5的输入输出信号连接到陶瓷载片1。
表贴焊盘6和键合盘2电位连接，采用金属材质，和测试夹具电气连接，不损坏裸芯片，根据陶瓷载片1的管脚定义，按常规方案设计测试夹具，与测试系统相连，对测试夹具要求不严格，将陶瓷载片1固定于电路板，如图4所示，表贴焊盘6和电路板电气连接。
上述作为本发明的实施例，并不限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。
Claims (4)
1.一种基于陶瓷载片的芯片测试方法，其特征在于，包括：采用陶瓷载片，尺寸与裸芯片包含键合区的贴装应用尺寸一致；陶瓷载片设置焊接焊盘，将裸芯片贴装于陶瓷载片；陶瓷载片设置表贴焊盘，将陶瓷载片固定于电路板；将裸芯片的信号连接到陶瓷载片，将陶瓷载片和电路板电气连接；根据陶瓷载片的管脚定义，按常规方案设计测试夹具，与测试系统相连；将裸芯片和陶瓷载片作为整体，不接触裸芯片，测试陶瓷载片的电气性能。
2.根据权利要求1所述的基于陶瓷载片的芯片测试方法，其特征在于，所述裸芯片，包括：键合点；所述陶瓷载片，包括：键合盘；键合盘和键合点通过金丝或铝丝键合。
3.根据权利要求2所述的基于陶瓷载片的芯片测试方法，其特征在于，所述陶瓷载片，包括：设置表贴焊盘，陶瓷载片通过表贴焊盘固定于电路板。
4.根据权利要求3所述的基于陶瓷载片的芯片测试方法，其特征在于，所述表贴焊盘，包括：采用金属材质，和键合盘电位连接，和测试夹具电气连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011601232.4A CN112798928A (zh) | 2020-12-29 | 2020-12-29 | 一种基于陶瓷载片的芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011601232.4A CN112798928A (zh) | 2020-12-29 | 2020-12-29 | 一种基于陶瓷载片的芯片测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112798928A true CN112798928A (zh) | 2021-05-14 |
Family
ID=75805715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011601232.4A Pending CN112798928A (zh) | 2020-12-29 | 2020-12-29 | 一种基于陶瓷载片的芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112798928A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137396A (zh) * | 2021-12-07 | 2022-03-04 | 华东光电集成器件研究所 | 一种基于测试系统的裸芯片测试装置及测试方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101021547A (zh) * | 2006-03-30 | 2007-08-22 | 信息产业部电子第五研究所 | 裸芯片测试与老化筛选临时封装载体 |
| CN102157498A (zh) * | 2010-12-15 | 2011-08-17 | 安徽华东光电技术研究所 | 一种混合集成电路模块及其制作方法 |
| CN203707177U (zh) * | 2014-01-22 | 2014-07-09 | 深圳市安培盛科技有限公司 | 可感测温度的led陶瓷封装基板 |
| CN105458977A (zh) * | 2016-01-04 | 2016-04-06 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种裸芯片离心试验固定夹具 |
| CN106531723A (zh) * | 2016-11-28 | 2017-03-22 | 西安科锐盛创新科技有限公司 | 裸芯片测试结构的制备方法 |
| CN106847719A (zh) * | 2016-11-28 | 2017-06-13 | 西安科锐盛创新科技有限公司 | 应用于测试的裸芯片结构及其制造方法 |
| CN109361388A (zh) * | 2018-11-14 | 2019-02-19 | 成都嘉纳海威科技有限责任公司 | 一种小型化高气密性频率源及其封装方法 |
| CN209134387U (zh) * | 2018-11-14 | 2019-07-19 | 成都嘉纳海威科技有限责任公司 | 一种小型化高气密性频率源 |
| CN111696879A (zh) * | 2020-06-15 | 2020-09-22 | 西安微电子技术研究所 | 一种基于转接基板的裸芯片kgd筛选方法 |
-
2020
- 2020-12-29 CN CN202011601232.4A patent/CN112798928A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101021547A (zh) * | 2006-03-30 | 2007-08-22 | 信息产业部电子第五研究所 | 裸芯片测试与老化筛选临时封装载体 |
| CN102157498A (zh) * | 2010-12-15 | 2011-08-17 | 安徽华东光电技术研究所 | 一种混合集成电路模块及其制作方法 |
| CN203707177U (zh) * | 2014-01-22 | 2014-07-09 | 深圳市安培盛科技有限公司 | 可感测温度的led陶瓷封装基板 |
| CN105458977A (zh) * | 2016-01-04 | 2016-04-06 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种裸芯片离心试验固定夹具 |
| CN106531723A (zh) * | 2016-11-28 | 2017-03-22 | 西安科锐盛创新科技有限公司 | 裸芯片测试结构的制备方法 |
| CN106847719A (zh) * | 2016-11-28 | 2017-06-13 | 西安科锐盛创新科技有限公司 | 应用于测试的裸芯片结构及其制造方法 |
| CN109361388A (zh) * | 2018-11-14 | 2019-02-19 | 成都嘉纳海威科技有限责任公司 | 一种小型化高气密性频率源及其封装方法 |
| CN209134387U (zh) * | 2018-11-14 | 2019-07-19 | 成都嘉纳海威科技有限责任公司 | 一种小型化高气密性频率源 |
| CN111696879A (zh) * | 2020-06-15 | 2020-09-22 | 西安微电子技术研究所 | 一种基于转接基板的裸芯片kgd筛选方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137396A (zh) * | 2021-12-07 | 2022-03-04 | 华东光电集成器件研究所 | 一种基于测试系统的裸芯片测试装置及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853205B1 (en) | Probe card assembly | |
| US6249052B1 (en) | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration | |
| US6392428B1 (en) | Wafer level interposer | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
| EP2645417A1 (en) | Semiconductor module | |
| US7723835B2 (en) | Semiconductor device package structure | |
| JP3052074B2 (ja) | 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法 | |
| CN112798928A (zh) | 一种基于陶瓷载片的芯片测试方法 | |
| JP2001267030A (ja) | 半導体装置及び検査用コンタクタ | |
| US5677203A (en) | Method for providing known good bare semiconductor die | |
| JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
| US6856155B2 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP2006080564A (ja) | 半導体装置のパッケージ構造 | |
| US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| CN212723204U (zh) | 一种测试电路板及测试系统 | |
| JPH1022327A (ja) | Ｔａｂテープ半導体装置 | |
| TWI770523B (zh) | Ic測試電路板組合及ic測試系統 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| CN118248564A (zh) | 一种多芯片集成电路封装方法 | |
| CN116626458A (zh) | 晶片可靠度测试组件、方法 | |
| SCHA | " TESTING AND FABRICATION OF WIRE-BOND ELECTRICAL A COMPREHENSIVE SURVEY | |
| JPH04144266A (ja) | 混成集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210514 |