JP3052074B2 - 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法 - Google Patents

集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法

Info

Publication number
JP3052074B2
JP3052074B2 JP9362206A JP36220697A JP3052074B2 JP 3052074 B2 JP3052074 B2 JP 3052074B2 JP 9362206 A JP9362206 A JP 9362206A JP 36220697 A JP36220697 A JP 36220697A JP 3052074 B2 JP3052074 B2 JP 3052074B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
substrate
burn
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9362206A
Other languages
English (en)
Other versions
JPH1183942A (ja
Inventor
桂 燦 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960064252A external-priority patent/KR100233556B1/ko
Priority claimed from KR1019960064251A external-priority patent/KR100214853B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH1183942A publication Critical patent/JPH1183942A/ja
Application granted granted Critical
Publication of JP3052074B2 publication Critical patent/JP3052074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の技術に
関し、集積回路チップに対してバーンインテスト(burn-
in test)を行うための基板及びこれを用いてノウングッ
ドダイ(known good die)を製造する方法の技術に関す
る。
【０００２】
【従来の技術】一般的に、標準的な集積回路チップは、
使用のためのチップ配付前に、チップの信頼性を検証す
るための様々なテストが行われる。概略的に言えば二つ
の重要な信頼性テストがある。その一は、すべての入力
及び出力端子を試験信号発生器に連結し、当該端子から
入出力する信号の伝達特性を検証することである。そし
て、その二は、正常な動作温度及び電圧より高い過度な
ストレス条件下にチップを曝し、その寿命を決定し欠陥
を検出することである。例えば、ＤＲＡＭ（Dynamic Ra
ndom Access Memory) に対するバーンインテストは、メ
モリセル及びシグナルラインのようなメモリ回路素子の
信頼性を決定するための好適な試験方法として評価され
ている。このバーンインテストによりＤＲＡＭチップに
欠陥が発見されると、ＭＯＳトランジスタのゲート酸化
膜の破壊及び多層伝導層間の短絡が生じる。欠陥がある
チップは不良品として捨てられ、欠陥がないチップはノ
ウングッドダイとして選択される。
【０００３】前記バーンインテストによって不良品とし
て捨てられる集積回路チップは、一般的に約５ないし１
０％に達する。ここで不良品とされたチップは既にパッ
ケージされた後のものであるので、ノウングッドダイを
製造するための従来技術は、無駄な材料の使用や工程費
用の投下を必要としているという問題がある。
【０００４】
【発明が解決しようとする課題】本発明は前記問題に鑑
みて創案されたものであり、集積回路チップがパッケー
ジされない状態でのバーンインテストを可能とすること
により、パッケージ材料及び工程費用の無駄な投下を防
止することができる集積回路チップのバーンインテスト
基板を提供することをその目的としている。
【０００５】また、集積回路チップをパッケージされな
い状態でのバーンインテストを可能とすることにより、
パッケージ材料と工程費用の無駄な投下を防ぐことがで
きるノウングッドダイの製造方法の提供をその目的とし
ている。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに本発明においては、集積回路チップのバーンインテ
ストに使用する専用の基板であって、多数の貫通ホール
を有する本体基板と、前記本体基板の一側表面上に形成
され、前記集積回路チップのボンディングパッドと電気
的に連結される多数のメタルラインと、前記貫通ホール
に各々挿入されて前記メタルラインと電気的に連結さ
れ、前記本体基板のメタルライン形成面の反対面から突
出して外部電気端子と電気的に連結する多数のピンとを
備え、前記メタルラインと前記集積回路チップのボンデ
ィングパッドとの電気的な連結をするときは、その集積
回路の正常動作温度よりも高い所定の融点を有する接着
性及び導電性フィルムをそれらの間に挟み前記所定の融
点より低い温度で付着方向に加圧し、分離するときは、
前記所定の融点より高い温度で気化させる構成とするも
のである。
【０００７】また、前記本体基板は有機物質から成り、
または、前記本体基板はセラミックから成り、前記メタ
ルラインは銅，金，及びニッケルのいずれかから選択さ
れた部材から成り、前記貫通ホールは１００〜１５０mi
lsの直径を有し、前記メタルラインは４. ４〜３５μｍ
の厚さを有する銅から成り、前記メタルラインは０.５
〜６μｍの厚さを有するニッケルから成り、前記メタル
ラインは０. ２〜３μｍの厚さを有する金から成る構成
とするものである。
【０００８】また、集積回路チップのバーンインテスト
に使用する専用の基板を用いたノウングッドダイの製造
方法であって、一側表面に多数のメタルラインが形成さ
れ、他側表面に前記メタルラインと各々電気的に連結さ
れた多数の導電性ピンが突出する本体基板を準備する段
階と、前記本体基板の前記メタルラインが形成された表
面に、前記集積回路チップの正常動作温度よりもさらに
高い所定の融点を有する導電性金属粒子を含む接着性樹
脂からなる接着性及び導電性フィルムを形成する段階
と、前記本体基板上に形成された前記接着性及び導電性
フィルムを用い、多数のボンディンパッド及びこの上部
に各々形成されたバンプ（bump）を有する前記集積回路
チップを、前記バンプを前記本体基板のメタルラインに
整列させて付着させる段階と、前記集積回路チップをバ
ーンインテストする段階と、前記接着性及び導電性フィ
ルムを前記所定の融点より高い温度で気化させて前記本
体基板から前記集積回路チップを分離する段階とを備え
ることを特徴とするものである。
【０００９】また、前記接着性フィルムは非等方性導電
性フィルムであり、前記接着性フィルムは約１５０℃以
下のガラス転移温度を有し、前記本体基板に対する前記
集積回路チップの付着段階は、前記集積回路チップのバ
ンプが前記本体基板のメタルラインに向けて整列させた
状態で前記チップを前記接着性フィルム上に位置させる
段階と、前記接着性フィルムのガラス転移温度を超過し
ない温度で前記チップを付着のために加圧する段階とを
備えることを特徴とするものである。
【００１０】また、前記接着性フィルムを気化させる段
階は、前記チップが付着された前記本体基板を接着性フ
ィルムのガラス転移温度よりもさらに高い温度を有する
不活性気体に曝すことによって行われ、前記接着性フィ
ルムを気化させる段階は、前記接着性フィルムのガラス
転移温度よりもさらに高い温度を有する高温バー(hotba
r) を用いて、前記本体基板に付着された前記チップの
後面から前記接着性フィルムまで熱を伝導させることに
より行われ、前記不活性気体は１７０〜２００℃の温度
を有する窒素ガスであり、前記高温バーは１９０〜２１
０℃の温度を有しすることを特徴とするものである。
【００１１】また、集積回路チップのバーンインテスト
に使用する専用の基板を用いたノウングッドダイの製造
方法であって、一側表面に多数のメタルラインが形成さ
れ他側表面に前記メタルラインと各々電気的に連結され
る多数の導電性ピンが突出している本体基板を準備する
段階と、前記本体基板の前記メタルラインが形成された
表面上に、多数のボンディングパッド、前記ボンディン
グパッド上にボンディングされた導電性部材、及び前記
導電性部材に付着され前記集積回路チップの正常動作温
度よりも高い所定の融点のソルダ含有金属を有する前記
集積回路チップをボンディングし、前記ボンディングパ
ップが前記本体基板のメタルラインと電気的に連結され
るようにする段階と、前記集積回路チップをバーンイン
テストする段階と、前記ソルダ含有金属を前記所定の融
点より高い温度で溶融させて前記本体基板から前記集積
回路チップを分離する段階とを備え、前記導電性部材は
前記ボンディグパッドに一般的なワイヤボンディング方
法により所定の組成を有するワイヤをボンディングし、
そのワイヤは所定のサイズに機械的に切断させることを
特徴とするものである。
【００１２】また、前記導電性部材は、Ａｕ，Ｐｂ＋Ｓ
ｎ，Ｃｕ，Ａｕ＋Ｐｂ＋Ｓｎ，Ａｕ＋Ｓｎ，及びＣｕ＋
Ｐｂ＋Ｓｎのいずれかから成り、前記導電性部材はボー
ル形状を有し、前記ボール形状の導電性部材は２０〜１
００μｍの高さを有し、前記ボール形状の導電性部材は
５０〜１００μｍのサイズを有し、前記ソルダ含有金属
は６２重量％Ｓｎ／３４重量％Ｐｂ／２重量％Ａｇ、６
２重量％Ｓｎ／３４重量％Ｐｂ／２重量％Ｉｎ、及び６
３重量％Ｓｎ／３７重量％Ｐｂのいずれかの組成を有
し、前記ソルダ含有金属は約１７０〜１８５℃の融点を
有することを特徴とするものである。
【００１３】また、前記本体基板に対する前記集積回路
チップの付着段階は、前記集積回路チップのソルダ含有
金属を前記本体基板のメタルラインに向けて整列させた
状態で前記チップを前記本体基板上に位置させる段階
と、前記ソルダ含有金属の融点を超過しない温度で前記
チップを付着のために加圧する段階とからなることを特
徴とし、前記ソルダ含有金属を溶融させる段階は、前記
チップが付着された前記本体基板を、ソルダ含有金属の
融点よりもさらに高い温度を有する不活性気体に曝すこ
とによって行われ、前記ソルダ含有金属を溶融させる段
階は、前記ソルダ含有金属の融点よりもさらに高い温度
を有する高温バー(hot bar) を用いて、前記本体基板に
付着された前記チップの後面から前記ソルダ含有金属ま
で熱を伝導させることによって行われ、前記不活性気体
は１７０〜２００℃の温度を有する窒素ガスであり、前
記高温バーは１９０〜２１０℃の温度を有することを特
徴とするものである。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい一実施の形態を説明する。図１（ａ）及び図１
（ｂ）は、本発明の一実施の形態による集積回路チップ
のバーンインテスト基板（以下、単に基板と称する）を
示す。図において、基板２０は、多数の貫通ホール１１
ａが形成された前記本体基板としての本体１１を有す
る。この本体１１は、ポリイミド(polyimide) のような
有機物質またはセラミックから形成される。前記貫通ホ
ール１１ａは、１００〜１５０milsの直径を有する。本
体１１の一側の表面には、以後に説明する集積回路チッ
プのボンディングパッドと電気的に連結される多数のメ
タルライン１３が形成されている。
【００１５】このメタルライン１３は、銅(copper)，ニ
ッケル(nickel)，または金(gold)のいずれかから成り、
銅の場合はその厚さは４. ４〜３５μｍ，望ましくは３
５μｍであり、金の場合は０. ２〜３. ７５μｍ，望ま
しくは２. ５〜３μｍであり、ニッケルの場合は０. ５
〜６μｍ，望ましくは３〜５. ０８μｍである。そし
て、メタルライン１３が形成された本体１１表面の反対
面からは、外部電気端子と電気的に接続するための多数
のピン１２が突出している。このピン１２は、本体１１
に形成された貫通ホール１１ａに各々挿入されてメタル
ライン１３と電気的に連結されている。
【００１６】以下、図１（ａ）及び図１（ｂ）に示され
た基板２０を用いてノウングッドダイを製造する方法を
説明する。図２は本発明によるノウングッドダイの製造
方法の第一の実施の形態で使用される集積回路チップを
示す。図において、この集積回路チップ（以下、単にチ
ップとも称する）１は、パッケージされないベアチップ
の状態であって、一側の表面にチップ外部との電気的連
結のための多数のボンディングパッド２を有している。
このボンディングパッド２を有するチップ１の表面に
は、導電性のアンダバンプメタル(under bump metal)３
が一般的な方法によって鍍金(plating) される。そし
て、アンダバンプメタル３上にはバンプ４が一般的なバ
ンプの形成方法によって形成されている。このような集
積回路チップ１をバーンインテストのために図１（ａ）
（ｂ）に示す前記基板２０に付着させる。
【００１７】この集積回路チップ１を付着させるため
に、まず図３に示すようにメタルラインが形成された基
板２０の表面上に、導電性金属粒子３０ｂを含む接着性
樹脂３０ａからなる接着性及び導電性フィルム３０，望
ましくは非等方性導電性フィルム(anisotropic conduct
ive film) が形成される。ここで、非等方性導電性フィ
ルムは、電気伝導性金属を含む樹脂からなるものであ
る。このような接着性及び導電性フィルム３０の積層
は、約５Kgの圧力及び約８０℃の温度で約５秒間行われ
る。この接着性及び導電性フィルム３０は、集積回路チ
ップ１の正常動作温度よりもさらに高い温度で行われる
バーンインテストの際に溶融しないように、チップの正
常動作温度よりも、さらに高い融点またはガラス転移温
度(glass transition temperature)を有しなければなら
ないが、前記接着性及び導電性フィルム３０は、約１５
０℃の融点を有することが望ましい。
【００１８】接着性及び導電性フィルム３０の形成後、
図４に示すように集積回路チップ１を基板２０上に付着
させる。このような集積回路チップ１の付着は、チップ
１のバンプ４を基板２０の接着性及び導電性フィルム３
０に向けるように整列させた状態で、チップ１を基板２
０に載置した後、接着性及び導電性フィルム３０のガラ
ス転移温度、一般的には約１５０℃を超過しない温度で
チップ１を付着の方向に加圧し、基板２０にボンディン
グさせることで行う。チップ１に加えられる温度及び加
圧力により、集積回路チップ１のバンプ４は、接着性及
び導電性フィルム３０に含まれた導電性粒子３０ｂを通
じて基板２０のメタルライン１３と電気的に連結され
る。
【００１９】基板２０に対する集積回路チップ１の付着
後、チップ１の欠陥の有無を検査するバーンインテスト
を行う。このようなバーンインテストは、通常の方式に
よって行われる。ここでは詳細な説明はしないが、当業
者においては基板２０がピン１２を通じて通常のバーン
インテスト装置、例えばピングリッドアレイのために使
用されたバーンインボードに装着されるとともに電気的
に連結され、集積回路チップ１の正常動作温度より高い
例えば１２５℃の温度で、所定の時間中、数回にわた
り、例えば４８時間、３８時間、及び３８時間の間の３
回にわたってテスト信号が供給されるということが理解
できる。このようなバーンインテストにより欠陥を発見
できなかったチップはノウングッドダイとして分類され
る。欠陥が発見されたチップは不良品として処理され
る。
【００２０】前記バーンインテスト後、集積回路チップ
１は基板２０から分離される。このチップ１の分離のた
め、チップ１が付着された基板２０を接着性及び導電性
フィルム３０のガラス転移温度よりもさらに高い温度、
例えば１７０℃〜２００℃の不活性気体，例えば約２０
０℃の窒素ガスからなる熱的雰囲気中に約１０秒間程度
曝す。これにより、接着性及び導電性フィルム３０は約
３〜４秒後に完全に気化することからチップ１は基板２
０から分離する。別な実施の形態として、約２００℃の
温度を有する高温バー(hot bar) を用い、集積回路チッ
プ１の後面から接着性及び導電性フィルム３０まで熱を
伝導させて接着性及び導電性フィルム３０を気化させる
ようにしてもよい。
【００２１】前記テストにより欠陥が発見されずにノウ
ングッドダイに分類されて基板から除去されたチップ１
は、キャリヤとしてワッフルパック(waffle-pack) を使
用して販売され、また、マルチチップモジュール，ダイ
レクトチップアタッチ，フリップチップ(flip-chip) ，
オンボードチップなどのチップとして使用される。
【００２２】図５ないし図７は、本発明の第二の実施の
形態として、ノウングッドダイの製造方法の実施の形態
を示す図である。この図５ないし図７では、前記説明の
第一の実施の形態と関連した図面において、同一の部材
には同一の符号を使用している。
【００２３】この第二の実施の形態では、集積回路チッ
プのバーンインテストのために、前記第一の実施の形態
と同様、図１（ａ）（ｂ）に示す基板２０を使用する。
しかし、この第二の実施の形態では、基板２０に対する
集積回路チップの付着は、第一の実施の形態とは異なる
方式で行われる。すなわち、第二の実施の形態で使用さ
れる集積回路チップを示す図５を参照して、集積回路チ
ップ１のボンディングパッド２には、一般的なワイヤボ
ンディング方法により、Ａｕ，Ｐｂ＋Ｓｎ，Ｃｕ，Ａｕ
＋Ｐｂ＋Ｓｎ，Ａｕ＋Ｓｎ，及びＣｕ＋Ｐｂ＋Ｓｎから
なる群の中から選択された組成を有するワイヤ（図示せ
ず）がボンディングされる。このボンディングされたワ
イヤは、導電性ボール６に例えば２０〜１００μｍの高
さ及び５０〜１００μｍのサイズを持たせて、当該導電
性ボール６の首(neck)の部分で機械的に切断される。
【００２４】導電性ボール６の切断された部分には、図
６に示すようにソルダ含有金属を付着する。図６を参照
して、集積回路チップ１にボンディングされた導電性ボ
ール６は、ボックス７に含まれた融点約１７０〜１８５
℃の液状ソルダ含有金属８にわずかに浸漬(dipping) さ
れる。これにより、導電性ボール６の先部分に少量のソ
ルダ含有金属８ａが付着する。使用されるソルダ含有金
属は、望ましくは６２Ｓｎ／３４Ｐｂ／２Ａｇ、６２Ｓ
ｎ／３４Ｐｂ／２Ｉｎ、または６３Ｓｎ／３７Ｐｂの組
成を有するものである。
【００２５】前記浸漬によるソルダ含有金属６ａの付着
後、集積回路チップ１は、付着されたソルダ含有金属８
ａを基板２０のメタルライン１３に向けて整列させ、図
７に示すように、当該チップ１を基板２０に載置する。
次いで、バーンインテストが行われる温度よりさらに高
く、また、ソルダ含有金属８ａの融点よりさらに高い温
度である１７０〜１８５℃の温度下で、集積回路チップ
１を、１Kgf またはそれより少ない圧力で下向きに加圧
する。この加圧により、チップ１がソルダ含有金属８ａ
により基板２０に搭載される。
【００２６】基板２０に対する集積回路チップ１の搭載
後、第一の実施の形態のようにバーンインテストを行
う。このバーンインテストの後、チップ１を基板２０か
ら分離する。このチップ１の分離のため、チップ１が付
着した基板２０をソルダ含有金属８ａの融点よりもさら
に高い温度，例えば１８０℃〜２００℃の不活性気体，
例えば約２００℃の窒素ガスからなる熱的雰囲気中に約
１０秒間曝す。これにより、ソルダ含有金属８ａは約３
〜４秒後に完全に溶融することから、チップ１は基板２
０から分離する。別な実施の形態として例えば、約２０
０℃の温度を有する高温バー(hot bar) を用い、集積回
路チップ１の後面からソルダ含有金属８ａまで熱を伝導
させてソルダ含有金属８ａを溶融させるようにしてもよ
い。
【００２７】このように、ノウングッドダイに分類され
て基板から除去されたチップ１は、キャリヤとしてワッ
フルパック(waffle-pack) を使用して販売され、あるい
は、マルチチップモジュール、ダイレクトチップアタッ
チ、フリップチップ(flip-chip) 、オンボードチップな
どのチップとして使用される。
【００２８】なお、本発明においては前記実施の形態に
限定されることなく、その請求の範囲に記載された技術
思想の範囲内において、多様に変形しうるものであるこ
とはいうまでもない。
【００２９】
【発明の効果】以上説明のように本発明によれば、集積
回路チップをパッケージすることなくベアチップの状態
でバーンインテストを行うことができる。したがって、
不良品とされた集積回路チップはパッケージされないこ
とから、この分のパッケージ材料や工程費用を削減する
ことができる。これは、ノウングッドダイの製造原価の
減少に寄与する。また、本発明は構造が比較的簡略なが
ら、既存のバーンインテスト装置にそのまま使用可能な
バーンインテスト基板を用いることから、すぐに実施化
が可能であるという点においても優れている。
【図面の簡単な説明】
【図１】（ａ）は本発明の望ましい実施の形態による集
積回路チップのバーンインテスト基板の側面図である。
（ｂ）は（ａ）に示すバーンインテスト基板の平面図で
ある。
【図２】本発明によるノウングッドダイの製造方法の第
一の実施の形態で使用される集積回路チップの側面図で
ある。
【図３】図１（ａ）に示す本体基板に、導電性粒子を含
む樹脂が積層された状態を説明する側面図である。
【図４】導電性粒子を含む樹脂が積層された本体基板に
集積回路チップを付着させた状態を示す側面図である。
【図５】本発明によるノウングッドダイの製造方法にお
ける第二の実施の形態にて使用される集積回路チップの
側面図である。
【図６】図５に示す集積回路チップにソルダ含有金属を
形成する方法を説明する図である。
【図７】図６に示す集積回路チップが図１（ａ）に示す
本体基板に付着された状態を示す側面図である。
【符号の説明】
１ 集積回路チップ ２ ボンディングパッド ３ アンダバンプメタル ４ バンプ ６ 導電性ボール ６ａ ソルダ含有金属 ７ ボックス ８ 液状ソルダ含有金属 ８ａ ソルダ含有金属 １１ 本体 １１ａ 貫通ホール １２ ピン １３ メタルライン ２０ 基板 ３０ 接着性及び導電性フィルム ３０ａ 接着性樹脂 ３０ｂ 導電性金属粒子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 H01L 21/66

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路チップのバーンインテストに使
    用する専用の基板であって、 多数の貫通ホールを有する本体基板と、 前記本体基板の一側表面上に形成され、前記集積回路チ
    ップのボンディングパッドと電気的に連結される多数の
    メタルラインと、 前記貫通ホールに各々挿入されて前記メタルラインと電
    気的に連結され、前記本体基板のメタルライン形成面の
    反対面から突出して外部電気端子と電気的に連結する多
    数のピンとを備え、 前記メタルラインと前記集積回路チップのボンディング
    パッドとの電気的な連結をするときは、その集積回路の
    正常動作温度よりも高い所定の融点を有する接着性及び
    導電性フィルムをそれらの間に挟み前記所定の融点より
    低い温度で付着方向に加圧し、分離するときは、前記所
    定の融点より高い温度で気化させる ことを特徴とする集
    積回路チップのバーンインテスト基板。
  2. 【請求項２】 前記本体基板は有機物質から成ることを
    特徴とする請求項１記載の集積回路チップのバーンイン
    テスト基板。
  3. 【請求項３】 前記本体基板はセラミックから成ること
    を特徴とする請求項１記載の集積回路チップのバーンイ
    ンテスト基板。
  4. 【請求項４】 前記メタルラインは銅，金，及びニッケ
    ルのいずれかから選択された部材から成ることを特徴と
    する請求項１記載の集積回路チップのバーンインテスト
    基板。
  5. 【請求項５】 前記貫通ホールは１００〜１５０milsの
    直径を有することを特徴とする請求項１記載の集積回路
    チップのバーンインテスト基板。
  6. 【請求項６】 前記メタルラインは４. ４〜３５μｍの
    厚さを有する銅から成ることを特徴とする請求項４記載
    の集積回路チップのバーンインテスト基板。
  7. 【請求項７】 前記メタルラインは０. ５〜６μｍの厚
    さを有するニッケルから成ることを特徴とする請求項４
    記載の集積回路チップのバーンインテスト基板。
  8. 【請求項８】 前記メタルラインは０. ２〜３μｍの厚
    さを有する金から成ることを特徴とする請求項４記載の
    集積回路チップのバーンインテスト基板。
  9. 【請求項９】 集積回路チップのバーンインテストに使
    用する専用の基板を用いたノウングッドダイの製造方法
    であって、一側表面に多数のメタルラインが形成され、
    他側表面に前記メタルラインと各々電気的に連結された
    多数の導電性ピンが突出する本体基板を準備する段階
    と、 前記本体基板の前記メタルラインが形成された表面に、
    前記集積回路チップの正常動作温度よりも高い所定の融
    点を有する導電性金属粒子を含む接着性樹脂からなる接
    着性及び導電性フィルムを形成する段階と、 前記本体基板上に形成された前記接着性及び導電性フィ
    ルムを用い、多数のボンディンパッド及びこの上部に各
    々形成されたバンプ（bump）を有する前記集積回路チッ
    プを、前記バンプを前記本体基板のメタルラインに整列
    させて付着させる段階と、 前記集積回路チップをバーンインテストする段階と、 前記接着性及び導電性フィルムを前記所定の融点より高
    い温度で気化させて前記本体基板から前記集積回路チッ
    プを分離する段階とを備えることを特徴とするノウング
    ッドダイの製造方法。
  10. 【請求項１０】 前記接着性フィルムは非等方性導電性
    フィルムであることを特徴とする請求項９記載のノウン
    グッドダイの製造方法。
  11. 【請求項１１】 前記接着性フィルムは約１５０℃以下
    のガラス転移温度を有することを特徴とする請求項９記
    載のノウングッドダイの製造方法。
  12. 【請求項１２】 前記本体基板に対する前記集積回路チ
    ップの付着段階は、前記集積回路チップのバンプが前記
    本体基板のメタルラインに向けて整列させた状態で前記
    チップを前記接着性フィルム上に位置させる段階と、前
    記接着性フィルムのガラス転移温度を超過しない温度で
    前記チップを付着のために加圧する段階とを備えること
    を特徴とする請求項９記載のノウングッドダイの製造方
    法。
  13. 【請求項１３】 前記接着性フィルムを気化させる段階
    は、前記チップが付着された前記本体基板を接着性フィ
    ルムのガラス転移温度よりもさらに高い温度を有する不
    活性気体に曝すことによって行われることを特徴とする
    請求項９記載のノウングッドダイの製造方法。
  14. 【請求項１４】 前記接着性フィルムを気化させる段階
    は、前記接着性フィルムのガラス転移温度よりもさらに
    高い温度を有する高温バー(hot bar) を用いて、前記本
    体基板に付着された前記チップの後面から前記接着性フ
    ィルムまで熱を伝導させることにより行われることを特
    徴とする請求項９記載のノウングッドダイの製造方法。
  15. 【請求項１５】 前記不活性気体は１７０〜２００℃の
    温度を有する窒素ガスであることを特徴とする請求項１
    ３記載のノウングッドダイの製造方法。
  16. 【請求項１６】 前記高温バーは１９０〜２１０℃の温
    度を有することを特徴とする請求項１４記載のノウング
    ッドダイの製造方法。
  17. 【請求項１７】 集積回路チップのバーンインテストに
    使用する専用の基板を用いたノウングッドダイの製造方
    法であって、 一側表面に多数のメタルラインが形成され他側表面に前
    記メタルラインと各々電気的に連結される多数の導電性
    ピンが突出している本体基板を準備する段階と、 前記本体基板の前記メタルラインが形成された表面上
    に、多数のボンディングパッド、前記ボンディングパッ
    ド上にボンディングされた導電性部材、及び前記導電性
    部材に付着され前記集積回路チップの正常動作温度より
    もさらに高い所定の融点のソルダ含有金属を有する前記
    集積回路チップをボンディングし、前記ボンディングパ
    ッドが前記本体基板のメタルラインと電気的に連結され
    るようにする段階と、 前記集積回路チップをバーンインテストする段階と、 前記ソルダ含有金属を前記所定の融点より高い温度で溶
    融させて前記本体基板から前記集積回路チップを分離す
    る段階とを備え、 前記導電性部材は前記ボンディグパッドに一般的なワイ
    ヤボンディング方法により所定の組成を有するワイヤを
    ボンディングし、そのワイヤは所定のサイズに機械的に
    切断させる ことを特徴とするノウングッドダイの製造方
    法。
  18. 【請求項１８】 前記導電性部材は、Ａｕ，Ｐｂ＋Ｓ
    ｎ，Ｃｕ，Ａｕ＋Ｐｂ＋Ｓｎ，Ａｕ＋Ｓｎ，及びＣｕ＋
    Ｐｂ＋Ｓｎのいずれかから成ることを特徴とする請求項
    １７記載のノウングッドダイの製造方法。
  19. 【請求項１９】 前記導電性部材はボール形状を有する
    ことを特徴とする請求項１７記載のノウングッドダイの
    製造方法。
  20. 【請求項２０】 前記ボール形状の導電性部材は２０〜
    １００μｍの高さを有することを特徴とする請求項１９
    記載のノウングッドダイの製造方法。
  21. 【請求項２１】 前記ボール形状の導電性部材は５０〜
    １００μｍのサイズを有することを特徴とする請求項１
    ９記載のノウングッドダイの製造方法。
  22. 【請求項２２】 前記ソルダ含有金属は６２重量％Ｓｎ
    ／３４重量％Ｐｂ／２重量％Ａｇ、６２重量％Ｓｎ／３
    ４重量％Ｐｂ／２重量％Ｉｎ、及び６３重量％Ｓｎ／３
    ７重量％Ｐｂのいずれかの組成を有することを特徴とす
    る請求項１７記載のノウングッドダイの製造方法。
  23. 【請求項２３】 前記ソルダ含有金属は約１７０〜１８
    ５℃の融点を有することを特徴とする請求項１７記載の
    ノウングッドダイの製造方法。
  24. 【請求項２４】 前記本体基板に対する前記集積回路チ
    ップの付着段階は、前記集積回路チップのソルダ含有金
    属を前記本体基板のメタルラインに向けて整列させた状
    態で前記チップを前記本体基板上に位置させる段階と、
    前記ソルダ含有金属の融点を超過しない温度で前記チッ
    プを付着のために加圧する段階とからなることを特徴と
    する請求項１７記載のノウングッドダイの製造方法。
  25. 【請求項２５】 前記ソルダ含有金属を溶融させる段階
    は、前記チップが付着された前記本体基板を、ソルダ含
    有金属の融点よりもさらに高い温度を有する不活性気体
    に曝すことによって行われることを特徴とする請求項１
    ７記載のノウングッドダイの製造方法。
  26. 【請求項２６】 前記ソルダ含有金属を溶融させる段階
    は、前記ソルダ含有金属の融点よりもさらに高い温度を
    有する高温バー(hot bar) を用いて、前記本体基板に付
    着された前記チップの後面から前記ソルダ含有金属まで
    熱を伝導させることによって行われることを特徴とする
    請求項１７記載のノウングッドダイの製造方法。
  27. 【請求項２７】 前記不活性気体は１７０〜２００℃の
    温度を有する窒素ガスであることを特徴とする請求項２
    ５記載のノウングッドダイの製造方法。
  28. 【請求項２８】 前記高温バーは１９０〜２１０℃の温
    度を有することを特徴とする請求項２６記載のノウング
    ッドダイの製造方法。
JP9362206A 1996-12-11 1997-12-11 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法 Expired - Fee Related JP3052074B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1996P64251 1996-12-11
KR1019960064252A KR100233556B1 (ko) 1996-12-11 1996-12-11 반도체 칩의 신뢰성 테스트 방법
KR1996P64252 1996-12-11
KR1019960064251A KR100214853B1 (ko) 1996-12-11 1996-12-11 노운 굳 다이 테스트용 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JPH1183942A JPH1183942A (ja) 1999-03-26
JP3052074B2 true JP3052074B2 (ja) 2000-06-12

Family

ID=26632348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9362206A Expired - Fee Related JP3052074B2 (ja) 1996-12-11 1997-12-11 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法

Country Status (4)

Country Link
US (2) US6103553A (ja)
JP (1) JP3052074B2 (ja)
CN (1) CN1133207C (ja)
TW (1) TW357423B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582118B1 (ko) 2013-04-18 2016-01-04 가부시키가이샤 아오이 자유난간

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
US6329832B1 (en) 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
JP4036555B2 (ja) * 1999-01-14 2008-01-23 松下電器産業株式会社 実装構造体の製造方法および実装構造体
US6218203B1 (en) * 1999-06-28 2001-04-17 Advantest Corp. Method of producing a contact structure
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
JP4796235B2 (ja) * 2001-03-27 2011-10-19 上野製薬株式会社 ビナフトール誘導体金属塩およびその製法
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
KR100734264B1 (ko) 2005-06-16 2007-07-02 삼성전자주식회사 집적회로 패키지와 집적회로 모듈
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
CN103406280B (zh) * 2013-08-28 2015-05-13 长贝光电（武汉）有限公司 一种不良芯片筛选方法
CN104320965B (zh) * 2014-10-10 2017-01-25 中国科学院长春光学精密机械与物理研究所 航天lmccd测绘相机成像电路的筛选方法
JPWO2018092242A1 (ja) * 2016-11-17 2019-10-10 オリンパス株式会社 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
CN111366756B (zh) * 2020-03-04 2022-08-16 中昊芯英(杭州)科技有限公司 一种芯片引脚夹具及芯片引脚夹具阵列

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106062A (en) * 1980-12-24 1982-07-01 Hitachi Ltd Package for integrated circuit
JPS61253839A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体パツケ−ジ
JPS63102329A (ja) * 1986-10-20 1988-05-07 Seiko Epson Corp 半導体集積回路素子実装方法
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JP2961825B2 (ja) * 1990-07-12 1999-10-12 セイコーエプソン株式会社 液晶装置の製造方法
JPH05211202A (ja) * 1991-06-27 1993-08-20 Motorola Inc 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
KR960000793B1 (ko) * 1993-04-07 1996-01-12 삼성전자주식회사 노운 굳 다이 어레이 및 그 제조방법
JPH0758173A (ja) * 1993-08-18 1995-03-03 Sharp Corp 半導体装置のバーンイン方法及び半導体装置
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JP3260253B2 (ja) * 1995-01-06 2002-02-25 松下電器産業株式会社 半導体装置の検査方法と検査用導電性接着剤
US5661042A (en) * 1995-08-28 1997-08-26 Motorola, Inc. Process for electrically connecting electrical devices using a conductive anisotropic material
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582118B1 (ko) 2013-04-18 2016-01-04 가부시키가이샤 아오이 자유난간

Also Published As

Publication number Publication date
US6103553A (en) 2000-08-15
CN1133207C (zh) 2003-12-31
JPH1183942A (ja) 1999-03-26
US6429453B1 (en) 2002-08-06
CN1197287A (zh) 1998-10-28
TW357423B (en) 1999-05-01

Similar Documents

Publication Publication Date Title
JP3052074B2 (ja) 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US5234149A (en) Debondable metallic bonding method
JP2570637B2 (ja) Ｍｃｍキャリア
US5983493A (en) Method of temporarily, then permanently, connecting to a semiconductor device
US5829128A (en) Method of mounting resilient contact structures to semiconductor devices
US5884398A (en) Mounting spring elements on semiconductor devices
US5878486A (en) Method of burning-in semiconductor devices
US5897326A (en) Method of exercising semiconductor devices
US5440239A (en) Transferable solder bumps for interconnect and assembly of MCM substrates
US6387714B1 (en) Die-to-insert permanent connection and method of forming
US5928458A (en) Flip chip bonding with non conductive adhesive
US6050476A (en) Reworkable microelectronic multi-chip module
US6211571B1 (en) Method and apparatus for testing chips
JPS5835935A (ja) 半導体装置及びその製造方法
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
US6404063B2 (en) Die-to-insert permanent connection and method of forming
JPH1183937A (ja) 半導体装置試験用基板及び半導体装置試験方法
Aschenbrenner et al. Fluxless flip‐chip bonding on flexible substrates: A comparison between adhesive bonding and soldering
KR20000007516A (ko) 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법
KR100233556B1 (ko) 반도체 칩의 신뢰성 테스트 방법
JP2002076599A (ja) 電子機器
JP2000012621A (ja) 半導体装置およびその製造方法
JPH08101242A (ja) 回路配線基板の回路検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees