JP3260253B2 - 半導体装置の検査方法と検査用導電性接着剤 - Google Patents
半導体装置の検査方法と検査用導電性接着剤Info
- Publication number
- JP3260253B2 JP3260253B2 JP00066595A JP66595A JP3260253B2 JP 3260253 B2 JP3260253 B2 JP 3260253B2 JP 00066595 A JP00066595 A JP 00066595A JP 66595 A JP66595 A JP 66595A JP 3260253 B2 JP3260253 B2 JP 3260253B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inspection
- conductive adhesive
- electrode
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の検査方法
と検査用導電性接着剤に関するものである。特にＬＳＩ
チップをチップキャリアに実装したチップパッケージま
たは、複数のＬＳＩチップをチップキャリアに実装した
マルチチップモジュールの動作を確認する検査方法と検
査用導電性接着剤に関する。
と検査用導電性接着剤に関するものである。特にＬＳＩ
チップをチップキャリアに実装したチップパッケージま
たは、複数のＬＳＩチップをチップキャリアに実装した
マルチチップモジュールの動作を確認する検査方法と検
査用導電性接着剤に関する。
【０００２】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージ化、モジュール化が進み、そのパッケー
ジやモジュールのコンタクト電極と回路基板の端子電極
とを接続する方法が改良されてきた。
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージ化、モジュール化が進み、そのパッケー
ジやモジュールのコンタクト電極と回路基板の端子電極
とを接続する方法が改良されてきた。
【０００３】なかでも、パッケージやモジュールにボー
ル状の突起電極をコンタクト電極として用い、そのパッ
ケージやモジュールをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）ソケットといわれる半導体装置検査用ソケッ
トに装着し、動作テストを行う方法で、ソケットの高い
接触信頼性と耐久性を有し、有効な方法であるとされて
いる。例えば、住友スリーエム（株） ＜テキスツール
＞テスト アンド バーンイン用ＩＣソケットＢＧＡソケ
ットがある。
ル状の突起電極をコンタクト電極として用い、そのパッ
ケージやモジュールをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）ソケットといわれる半導体装置検査用ソケッ
トに装着し、動作テストを行う方法で、ソケットの高い
接触信頼性と耐久性を有し、有効な方法であるとされて
いる。例えば、住友スリーエム（株） ＜テキスツール
＞テスト アンド バーンイン用ＩＣソケットＢＧＡソケ
ットがある。
【０００４】以下図面を参照しながら、上述した従来の
半導体装置の検査方法の一例について説明する。図７は
従来の半導体装置の検査用ソケットの概略構成を示す斜
視図、図８はその分解斜視図である。
半導体装置の検査方法の一例について説明する。図７は
従来の半導体装置の検査用ソケットの概略構成を示す斜
視図、図８はその分解斜視図である。
【０００５】図７および図８において、１０１はリッ
ド、１０２はラッチ、１０３はネスト、１０４はコンタ
クトピン、１０５はベースであり、１０６はＢＧＡソケ
ットである。
ド、１０２はラッチ、１０３はネスト、１０４はコンタ
クトピン、１０５はベースであり、１０６はＢＧＡソケ
ットである。
【０００６】図９は従来の半導体装置の検査方法を説明
するための上記検査用ソケットに半導体装置を取付けた
状態を示す断面図、図１０はその一部拡大断面図であ
る。図９および図１０において、１０７はＬＳＩチッ
プ、１０８は２段突起電極、１０９は導電性接着剤から
なる接合層、１１０はチップキャリアの端子電極、１１
１はチップキャリア、１１２はボール状の突起電極、１
１３はスペーサ、１１４は半導体装置である。
するための上記検査用ソケットに半導体装置を取付けた
状態を示す断面図、図１０はその一部拡大断面図であ
る。図９および図１０において、１０７はＬＳＩチッ
プ、１０８は２段突起電極、１０９は導電性接着剤から
なる接合層、１１０はチップキャリアの端子電極、１１
１はチップキャリア、１１２はボール状の突起電極、１
１３はスペーサ、１１４は半導体装置である。
【０００７】以上のように構成された従来の半導体装置
の検査方法について、以下その概略を説明する。まず、
図７および図８に示されるように、ＢＧＡソケットを用
意する。
の検査方法について、以下その概略を説明する。まず、
図７および図８に示されるように、ＢＧＡソケットを用
意する。
【０００８】次に、図９および図１０に示されるよう
に、パッケージまたはモジュール１１４のボール状の突
起電極１１２を下向きにして、ＢＧＡソケット１０６の
コンタクトピン１０４に位置合わせを行った後、積載
し、スペーサ１１３をチップキャリア１１１の上に置
き、上からリッド１０１でスペーサ１１３を押さえつ
け、ラッチ１０２でリッド１０１を固定する。
に、パッケージまたはモジュール１１４のボール状の突
起電極１１２を下向きにして、ＢＧＡソケット１０６の
コンタクトピン１０４に位置合わせを行った後、積載
し、スペーサ１１３をチップキャリア１１１の上に置
き、上からリッド１０１でスペーサ１１３を押さえつ
け、ラッチ１０２でリッド１０１を固定する。
【０００９】このようにしてパッケージまたはモジュー
ル１１４のボール状の突起電極１１２とコンタクトピン
１０４とを接触させて導通させ、電気的な検査を行う。
ル１１４のボール状の突起電極１１２とコンタクトピン
１０４とを接触させて導通させ、電気的な検査を行う。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな半導体装置の検査方法においては、 １．ＬＳＩチップが実装されているチップキャリアを数
ｋｇという大きな荷重で押さえつけるため、基板に反り
が発生してしまい、ＬＳＩチップの接続が不安定になる
危険性がある。
うな半導体装置の検査方法においては、 １．ＬＳＩチップが実装されているチップキャリアを数
ｋｇという大きな荷重で押さえつけるため、基板に反り
が発生してしまい、ＬＳＩチップの接続が不安定になる
危険性がある。
【００１１】２．ボール状の突起電極をコンタクト電極
として用いる場合に、ボール状の突起電極のバラツキに
よってＢＧＡソケットのコンタクトピンと接触が得られ
ないことがある。
として用いる場合に、ボール状の突起電極のバラツキに
よってＢＧＡソケットのコンタクトピンと接触が得られ
ないことがある。
【００１２】３．ＢＧＡソケットのコンタクトピンがバ
ネになっており、より接触を向上させるにはコンタクト
電極をコンタクトピンに押しつけるため、数１００μｍ
以上の高さが必要である。 などといった課題を有していた。
ネになっており、より接触を向上させるにはコンタクト
電極をコンタクトピンに押しつけるため、数１００μｍ
以上の高さが必要である。 などといった課題を有していた。
【００１３】本発明は上記の問題に鑑みてなされたもの
であり、その目的とするところは、チップパッケージま
たはマルチチップモジュールのチップキャリアに反りを
生じさせることなく、チップキャリア上のＬＳＩチップ
の接続安定性を損なうことなく、コンタクト電極と検査
装置の端子電極とを検査用導電性接着剤を介して電気的
な接続を行わせることによって、チップパッケージまた
はマルチチップモジュールの動作を検査する半導体装置
の検査方法と半導体装置に使用する検査用導電性接着剤
を提供することにある。
であり、その目的とするところは、チップパッケージま
たはマルチチップモジュールのチップキャリアに反りを
生じさせることなく、チップキャリア上のＬＳＩチップ
の接続安定性を損なうことなく、コンタクト電極と検査
装置の端子電極とを検査用導電性接着剤を介して電気的
な接続を行わせることによって、チップパッケージまた
はマルチチップモジュールの動作を検査する半導体装置
の検査方法と半導体装置に使用する検査用導電性接着剤
を提供することにある。
【００１４】
【課題を解決するための手段】上記従来の問題を解決す
るため、本発明の半導体装置の検査方法は、ＬＳＩチッ
プをチップキャリアに実装したチップパッケージまた
は、複数のＬＳＩチップをチップキャリアに実装したマ
ルチチップモジュールの動作を確認する半導体装置の検
査方法において、前記ＬＳＩチップ実装面の反対面に形
成した前記チップパッケージまたは前記マルチチップモ
ジュールのコンタクト電極に検査用導電性接着剤を形成
する工程と、前記チップパッケージまたは前記マルチチ
ップモジュールを検査装置の端子電極に位置合わせした
後、積載する工程と、前記検査用導電性接着剤により前
記コンタクト電極と前記端子電極とを電気的に接続して
前記チップパッケージまたは前記マルチチップモジュー
ルの動作を検査する工程とを含むことを特徴としてい
る。
るため、本発明の半導体装置の検査方法は、ＬＳＩチッ
プをチップキャリアに実装したチップパッケージまた
は、複数のＬＳＩチップをチップキャリアに実装したマ
ルチチップモジュールの動作を確認する半導体装置の検
査方法において、前記ＬＳＩチップ実装面の反対面に形
成した前記チップパッケージまたは前記マルチチップモ
ジュールのコンタクト電極に検査用導電性接着剤を形成
する工程と、前記チップパッケージまたは前記マルチチ
ップモジュールを検査装置の端子電極に位置合わせした
後、積載する工程と、前記検査用導電性接着剤により前
記コンタクト電極と前記端子電極とを電気的に接続して
前記チップパッケージまたは前記マルチチップモジュー
ルの動作を検査する工程とを含むことを特徴としてい
る。
【００１５】前記チップパッケージまたは前記マルチチ
ップモジュールのコンタクト電極上に、印刷または転写
によって半田ペーストを形成し、さらに前記半田ペース
トの半田より高融点な半田のボールを固着させ、前記半
田ペーストを溶融してボール状の突起電極を形成し、こ
れをコンタクト電極として用いることが好ましい。
ップモジュールのコンタクト電極上に、印刷または転写
によって半田ペーストを形成し、さらに前記半田ペース
トの半田より高融点な半田のボールを固着させ、前記半
田ペーストを溶融してボール状の突起電極を形成し、こ
れをコンタクト電極として用いることが好ましい。
【００１６】前記検査用導電性接着剤を形成する工程
が、印刷法または転写法であることが好ましい。前記チ
ップキャリアの基板材質がセラミックまたは樹脂からな
ることが好ましい。
が、印刷法または転写法であることが好ましい。前記チ
ップキャリアの基板材質がセラミックまたは樹脂からな
ることが好ましい。
【００１７】本発明の半導体装置の検査方法の前記構成
において、チップキャリアは表面にＬＳＩチップを実装
するための端子電極が形成され、また前記ＬＳＩチップ
実装面の反対面に回路基板に実装するためのコンタクト
電極が形成され、さらに前記端子電極と前記コンタクト
電極が回路的に基板内部導体で接続されることが好まし
い。
において、チップキャリアは表面にＬＳＩチップを実装
するための端子電極が形成され、また前記ＬＳＩチップ
実装面の反対面に回路基板に実装するためのコンタクト
電極が形成され、さらに前記端子電極と前記コンタクト
電極が回路的に基板内部導体で接続されることが好まし
い。
【００１８】前記ＬＳＩチップのチップキャリア上の端
子電極への実装がフェースダウンで接合層を介してなさ
れていることが好ましい。前記接合層が導電性接着剤ま
たは半田からなることが好ましい。
子電極への実装がフェースダウンで接合層を介してなさ
れていることが好ましい。前記接合層が導電性接着剤ま
たは半田からなることが好ましい。
【００１９】本発明の検査用導電性接着剤は、ＬＳＩチ
ップをチップキャリアに実装したチップパッケージまた
は、複数のＬＳＩチップをチップキャリアに実装したマ
ルチチップモジュールにおいて、前記ＬＳＩチップ実装
面の反対面に形成し前記チップパッケージまたは前記マ
ルチチップモジュールのコンタクト電極と検査装置の端
子電極との間に介在して電気的に導通させる導電フィラ
ーと樹脂成分とからなることを特徴とする。
ップをチップキャリアに実装したチップパッケージまた
は、複数のＬＳＩチップをチップキャリアに実装したマ
ルチチップモジュールにおいて、前記ＬＳＩチップ実装
面の反対面に形成し前記チップパッケージまたは前記マ
ルチチップモジュールのコンタクト電極と検査装置の端
子電極との間に介在して電気的に導通させる導電フィラ
ーと樹脂成分とからなることを特徴とする。
【００２０】前記構成の検査用導電性接着剤において
は、導電フィラーが、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、Ａｕの
いずれかからなることが好ましい。前記構成の検査用導
電性接着剤においては、導電フィラーは、粗いフィラー
と細かいフィラーを混合し、各フィラー間で電気的な接
触確率が大きくなるように緻密な構造とすることが好ま
しい。
は、導電フィラーが、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、Ａｕの
いずれかからなることが好ましい。前記構成の検査用導
電性接着剤においては、導電フィラーは、粗いフィラー
と細かいフィラーを混合し、各フィラー間で電気的な接
触確率が大きくなるように緻密な構造とすることが好ま
しい。
【００２１】前記構成の検査用導電性接着剤において
は、樹脂成分が溶剤と熱可塑性樹脂を含むことが好まし
い。前記構成の検査用導電性接着剤においては、導電性
接着剤が常温における体積固有抵抗値が３×１０-3Ω・
ｃｍ以下であることが好ましい。
は、樹脂成分が溶剤と熱可塑性樹脂を含むことが好まし
い。前記構成の検査用導電性接着剤においては、導電性
接着剤が常温における体積固有抵抗値が３×１０-3Ω・
ｃｍ以下であることが好ましい。
【００２２】前記構成の検査用導電性接着剤において
は、樹脂成分がフェノキシ樹脂であることが好ましい。
は、樹脂成分がフェノキシ樹脂であることが好ましい。
【００２３】
【作用】本発明の半導体装置の検査方法は、上記のよう
に検査用導電性接着剤によりコンタクト電極と端子電極
とを電気的に接続し、チップパッケージまたはマルチチ
ップモジュールの動作を検査する工程とからなっている
ので、電気的な接続が良好に得られる検査用導電性接着
剤を用いることにより、チップキャリアに反りを与える
ことなく、チップキャリア上のＬＳＩチップの接続安定
性を損なうことなく、コンタクト電極と検査装置の端子
電極とを検査用導電性接着剤を介して電気的に接続する
ことができ、チップパッケージまたはマルチチップモジ
ュールの動作を確実に検査することができる。
に検査用導電性接着剤によりコンタクト電極と端子電極
とを電気的に接続し、チップパッケージまたはマルチチ
ップモジュールの動作を検査する工程とからなっている
ので、電気的な接続が良好に得られる検査用導電性接着
剤を用いることにより、チップキャリアに反りを与える
ことなく、チップキャリア上のＬＳＩチップの接続安定
性を損なうことなく、コンタクト電極と検査装置の端子
電極とを検査用導電性接着剤を介して電気的に接続する
ことができ、チップパッケージまたはマルチチップモジ
ュールの動作を確実に検査することができる。
【００２４】前記半導体装置の検査方法において、前記
チップパッケージ、または前記マルチチップモジュール
のコンタクト電極上に、印刷または転写によって半田ペ
ーストを形成し、さらに前記半田ペーストの半田より高
融点な半田のボールを固着させ、前記半田ペーストを溶
融してボール状の突起電極を形成し、これをコンタクト
電極として用いる好ましい例によれば、検査用導電性接
着剤をこのボール状の突起電極上に印刷法や転写法等に
よって形成しやすいため、検査装置の端子電極に実装す
るだけで、電気的な接続が得られ、半導体装置の電気的
実動作またはファンクションテストを確実に検査するこ
とができる。
チップパッケージ、または前記マルチチップモジュール
のコンタクト電極上に、印刷または転写によって半田ペ
ーストを形成し、さらに前記半田ペーストの半田より高
融点な半田のボールを固着させ、前記半田ペーストを溶
融してボール状の突起電極を形成し、これをコンタクト
電極として用いる好ましい例によれば、検査用導電性接
着剤をこのボール状の突起電極上に印刷法や転写法等に
よって形成しやすいため、検査装置の端子電極に実装す
るだけで、電気的な接続が得られ、半導体装置の電気的
実動作またはファンクションテストを確実に検査するこ
とができる。
【００２５】また前記検査用導電性接着剤を形成する工
程が、印刷法または転写法である好ましい例によれば、
導電性接着剤をコンタクト電極に容易に、かつ確実に形
成することができ、専用の半導体装置検査用ソケットを
使用せず、通常の回路基板並の検査装置または実機にお
いて良好な電気的接続を得ることができる。
程が、印刷法または転写法である好ましい例によれば、
導電性接着剤をコンタクト電極に容易に、かつ確実に形
成することができ、専用の半導体装置検査用ソケットを
使用せず、通常の回路基板並の検査装置または実機にお
いて良好な電気的接続を得ることができる。
【００２６】前記チップキャリアの基板材質がセラミッ
クまたは樹脂からなる好ましい例によれば、チップキャ
リア自体の反りやうねりが少ないため、ＬＳＩチップ実
装する際に良好な電気的接続を得ることができる。
クまたは樹脂からなる好ましい例によれば、チップキャ
リア自体の反りやうねりが少ないため、ＬＳＩチップ実
装する際に良好な電気的接続を得ることができる。
【００２７】本発明の半導体装置の検査方法の前記構成
において、チップキャリアは表面にＬＳＩチップを実装
するための端子電極が形成され、また前記ＬＳＩチップ
実装面の反対面に回路基板に実装するためのコンタクト
電極が形成され、さらに前記端子電極と前記コンタクト
電極が回路的に基板内部導体で接続される好ましい例に
よれば、検査用導電性接着剤を確実にコンタクト電極上
に形成することができ、電気的実動作またはファンクシ
ョンテストの検査において良好な電気的接続を得ること
ができ、ＬＳＩチップやチップキャリアを含んだ半導体
装置の動作を確実に検査することができる。
において、チップキャリアは表面にＬＳＩチップを実装
するための端子電極が形成され、また前記ＬＳＩチップ
実装面の反対面に回路基板に実装するためのコンタクト
電極が形成され、さらに前記端子電極と前記コンタクト
電極が回路的に基板内部導体で接続される好ましい例に
よれば、検査用導電性接着剤を確実にコンタクト電極上
に形成することができ、電気的実動作またはファンクシ
ョンテストの検査において良好な電気的接続を得ること
ができ、ＬＳＩチップやチップキャリアを含んだ半導体
装置の動作を確実に検査することができる。
【００２８】また前記ＬＳＩチップのチップキャリア上
の端子電極への実装がフェースダウンで接合層を介して
なされている好ましい例によれば、コンタクト電極と検
査装置の端子電極との接続安定性をよくすることがで
き、電気的に良好な接続を得ることができる。
の端子電極への実装がフェースダウンで接合層を介して
なされている好ましい例によれば、コンタクト電極と検
査装置の端子電極との接続安定性をよくすることがで
き、電気的に良好な接続を得ることができる。
【００２９】また前記接合層が導電性接着剤または半田
からなる好ましい例によれば、コンタクト電極と検査装
置の端子電極との接続安定性をよくすることができ、電
気的に良好な接続を得ることができる。
からなる好ましい例によれば、コンタクト電極と検査装
置の端子電極との接続安定性をよくすることができ、電
気的に良好な接続を得ることができる。
【００３０】本発明の検査用導電性接着剤は、前記のよ
うにＬＳＩチップ実装面の反対面に形成した前記チップ
パッケージまたは前記マルチチップモジュールのコンタ
クト電極と、検査装置の端子電極との間に介在して電気
的に導通させる導電フィラーと樹脂成分とからなるの
で、検査時のチップキャリアにかかる荷重を極力小さく
することができ、チップキャリアにかかる荷重を樹脂成
分の弾性で吸収し、かつ導電フィラーの接触により、常
温で電気的接続を得ることができる。
うにＬＳＩチップ実装面の反対面に形成した前記チップ
パッケージまたは前記マルチチップモジュールのコンタ
クト電極と、検査装置の端子電極との間に介在して電気
的に導通させる導電フィラーと樹脂成分とからなるの
で、検査時のチップキャリアにかかる荷重を極力小さく
することができ、チップキャリアにかかる荷重を樹脂成
分の弾性で吸収し、かつ導電フィラーの接触により、常
温で電気的接続を得ることができる。
【００３１】前記検査用導電性接着剤の導電フィラー
が、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、Ａｕのいずれかからなる
好ましい例によれば、前記チップパッケージまたは前記
マルチチップモジュールのコンタクト電極と検査装置の
端子電極との接続安定性をよくすることができ、電気的
に良好な接続を得ることができる。
が、Ａｇ、Ｃｕ、Ａｇ−Ｐｄ、Ａｕのいずれかからなる
好ましい例によれば、前記チップパッケージまたは前記
マルチチップモジュールのコンタクト電極と検査装置の
端子電極との接続安定性をよくすることができ、電気的
に良好な接続を得ることができる。
【００３２】前記構成の検査用導電性接着剤の導電フィ
ラーは、粗いフィラーと細かいフィラーを混合し、各フ
ィラー間で電気的な接触確率が大きくなるように緻密な
構造とする好ましい例によれば、コンタクト電極と検査
装置の端子電極との接続安定性をよくすることができ、
電気的に良好な接続を得ることができる。
ラーは、粗いフィラーと細かいフィラーを混合し、各フ
ィラー間で電気的な接触確率が大きくなるように緻密な
構造とする好ましい例によれば、コンタクト電極と検査
装置の端子電極との接続安定性をよくすることができ、
電気的に良好な接続を得ることができる。
【００３３】前記構成の検査用導電性接着剤の樹脂成分
が溶剤と熱可塑性樹脂を含む好ましい例によれば、前記
チップパッケージまたは前記マルチチップモジュールの
コンタクト電極と検査装置の端子電極とを接続する際
に、常温において電気的導通が得られるので、チップパ
ッケージまたはマルチチップモジュールの動作およびフ
ァンクションテストの迅速な検査を行うことができる。
また、熱可塑性樹脂を用いることによって接着強度も小
さいので検査後に検査装置からの取り外しを簡単に行う
ことができる。
が溶剤と熱可塑性樹脂を含む好ましい例によれば、前記
チップパッケージまたは前記マルチチップモジュールの
コンタクト電極と検査装置の端子電極とを接続する際
に、常温において電気的導通が得られるので、チップパ
ッケージまたはマルチチップモジュールの動作およびフ
ァンクションテストの迅速な検査を行うことができる。
また、熱可塑性樹脂を用いることによって接着強度も小
さいので検査後に検査装置からの取り外しを簡単に行う
ことができる。
【００３４】前記構成の検査用導電性接着剤の常温にお
ける体積固有抵抗値が３×１０-3Ω・ｃｍ以下である好
ましい例によれば、前記チップパッケージまたは前記マ
ルチチップモジュールのコンタクト電極と検査装置の端
子電極とを検査用導電性接着剤を介して接続した時に、
常温での体積固有抵抗値が低いため、電気的導通を得る
ことができ、短時間で半導体装置を検査できる。
ける体積固有抵抗値が３×１０-3Ω・ｃｍ以下である好
ましい例によれば、前記チップパッケージまたは前記マ
ルチチップモジュールのコンタクト電極と検査装置の端
子電極とを検査用導電性接着剤を介して接続した時に、
常温での体積固有抵抗値が低いため、電気的導通を得る
ことができ、短時間で半導体装置を検査できる。
【００３５】前記構成の検査用導電性接着剤の樹脂成分
がフェノキシ樹脂を樹脂成分とする好ましい例によれ
ば、前記チップパッケージまたは前記マルチチップモジ
ュールのコンタクト電極と検査装置の端子電極との接続
安定性を樹脂のフレキシブル性によって、検査時のチッ
プキャリアにかかる応力を吸収することができる。
がフェノキシ樹脂を樹脂成分とする好ましい例によれ
ば、前記チップパッケージまたは前記マルチチップモジ
ュールのコンタクト電極と検査装置の端子電極との接続
安定性を樹脂のフレキシブル性によって、検査時のチッ
プキャリアにかかる応力を吸収することができる。
【００３６】上記のように、ＬＳＩチップをチップキャ
リアに実装したチップパッケージまたは、複数のＬＳＩ
チップをチップキャリアに実装したマルチチップモジュ
ールの動作の検査方法において、前記チップキャリアに
反りを生じさせることなく、前記チップキャリア上の前
記ＬＳＩチップの接続安定性を損なうことなく、コンタ
クト電極と検査装置の端子電極とを検査用導電性接着剤
を介して接続することによって、電気的に良好な接続を
得ることができ、チップパッケージまたはマルチチップ
モジュールの実動作またはファンクションテストを確実
に検査することができる。
リアに実装したチップパッケージまたは、複数のＬＳＩ
チップをチップキャリアに実装したマルチチップモジュ
ールの動作の検査方法において、前記チップキャリアに
反りを生じさせることなく、前記チップキャリア上の前
記ＬＳＩチップの接続安定性を損なうことなく、コンタ
クト電極と検査装置の端子電極とを検査用導電性接着剤
を介して接続することによって、電気的に良好な接続を
得ることができ、チップパッケージまたはマルチチップ
モジュールの実動作またはファンクションテストを確実
に検査することができる。
【００３７】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。 （実施例１）図１は本発明の第１の実施例におけるチッ
プパッケージの概略を示す断面図であり、図２および図
３は本発明の第１の実施例におけるチップパッケージの
検査方法の概略工程を説明するための断面図である。
説明する。 （実施例１）図１は本発明の第１の実施例におけるチッ
プパッケージの概略を示す断面図であり、図２および図
３は本発明の第１の実施例におけるチップパッケージの
検査方法の概略工程を説明するための断面図である。
【００３８】図１において、１はＬＳＩチップの電極パ
ッド、６はバイア、７はＬＳＩチップ、８はコンタクト
電極、９はボール状の突起電極、１０はチップキャリア
の端子電極、１１はチップキャリア、１２は導電性接着
剤、１３は２段突起バンプ、１７は形成後の検査用導電
性接着剤、１８は検査装置の端子電極、１９は検査装置
である。また、図２（ａ）、（ｂ）、および図３
（ｃ）、（ｄ）において、１５は検査用導電性接着剤の
膜、１６は膜形成治具、１７は形成後の検査用導電性接
着剤、１８は検査装置の端子電極、１９は検査装置、２
０はリードである。
ッド、６はバイア、７はＬＳＩチップ、８はコンタクト
電極、９はボール状の突起電極、１０はチップキャリア
の端子電極、１１はチップキャリア、１２は導電性接着
剤、１３は２段突起バンプ、１７は形成後の検査用導電
性接着剤、１８は検査装置の端子電極、１９は検査装置
である。また、図２（ａ）、（ｂ）、および図３
（ｃ）、（ｄ）において、１５は検査用導電性接着剤の
膜、１６は膜形成治具、１７は形成後の検査用導電性接
着剤、１８は検査装置の端子電極、１９は検査装置、２
０はリードである。
【００３９】チップパッケージは、図１に示すように、
セラミックまたは樹脂からなるチップキャリア１１の表
面にＬＳＩチップ７を実装するための端子電極１０が形
成され、チップキャリア１１のＬＳＩチップ７実装面の
反対面に回路基板に実装するためのコンタクト電極８が
形成されて構成されている。
セラミックまたは樹脂からなるチップキャリア１１の表
面にＬＳＩチップ７を実装するための端子電極１０が形
成され、チップキャリア１１のＬＳＩチップ７実装面の
反対面に回路基板に実装するためのコンタクト電極８が
形成されて構成されている。
【００４０】端子電極１０とコンタクト電極８はバイア
６を介して電気的に接続されている。コンタクト電極８
上に、印刷または転写によって半田ペーストを形成し、
さらに半田ペーストの半田より高融点な半田のボールを
固着させ、半田ペーストを溶融してボール状の突起電極
９を形成し、これを新たなコンタクト電極としている。
６を介して電気的に接続されている。コンタクト電極８
上に、印刷または転写によって半田ペーストを形成し、
さらに半田ペーストの半田より高融点な半田のボールを
固着させ、半田ペーストを溶融してボール状の突起電極
９を形成し、これを新たなコンタクト電極としている。
【００４１】端子電極１０やコンタクト電極８やバイア
６はＣｕ、Ａｇ、Ａｕなどの導電性材料によって形成さ
れている。ＬＳＩチップ７は電極パッド１に設けられた
２段突起バンプ１３に導電性接着剤１２からなる接合層
を転写または印刷で形成し、チップキャリア１１の端子
電極１０上にフェースダウン状態で実装されている。こ
のことによりチップパッケージが得られる。この後、チ
ップパッケージを乾燥器に投入して、導電性接着剤１２
を熱硬化させる。よって、２段突起バンプ１３とチップ
キャリア１１の端子電極１０との電気的接続が得られ
る。
６はＣｕ、Ａｇ、Ａｕなどの導電性材料によって形成さ
れている。ＬＳＩチップ７は電極パッド１に設けられた
２段突起バンプ１３に導電性接着剤１２からなる接合層
を転写または印刷で形成し、チップキャリア１１の端子
電極１０上にフェースダウン状態で実装されている。こ
のことによりチップパッケージが得られる。この後、チ
ップパッケージを乾燥器に投入して、導電性接着剤１２
を熱硬化させる。よって、２段突起バンプ１３とチップ
キャリア１１の端子電極１０との電気的接続が得られ
る。
【００４２】そして、ボール状の突起電極９と検査装置
１９上の検査装置の端子電極１８とを検査用導電性接着
剤１７により電気的に接続し、チップパッケージの動作
を検査する。
１９上の検査装置の端子電極１８とを検査用導電性接着
剤１７により電気的に接続し、チップパッケージの動作
を検査する。
【００４３】次に半導体装置の検査方法を図２および図
３により説明する。先ず、図２（ａ）に示すように、常
温において電気的に接続可能な検査用導電性接着剤の膜
１５を膜形成治具１６で形成しておく。図２（ｂ）に示
すように、導電性接着剤１２の硬化後の状態のチップパ
ッケージのボール状の突起電極９を検査用導電性接着剤
の膜１５へ浸漬し、引き上げることによって、チップパ
ッケージのボール状の突起電極９に検査用導電性接着剤
１７が転写形成される。
３により説明する。先ず、図２（ａ）に示すように、常
温において電気的に接続可能な検査用導電性接着剤の膜
１５を膜形成治具１６で形成しておく。図２（ｂ）に示
すように、導電性接着剤１２の硬化後の状態のチップパ
ッケージのボール状の突起電極９を検査用導電性接着剤
の膜１５へ浸漬し、引き上げることによって、チップパ
ッケージのボール状の突起電極９に検査用導電性接着剤
１７が転写形成される。
【００４４】次に、図３に示すように、検査装置１９上
の検査装置の端子電極１８上にチップパッケージを位置
合わせした後（図３（ｃ））、検査装置１９に積載し、
ボール状の突起電極９と検査装置の端子電極１８とを検
査用導電性接着剤１７により電気的に接続し（図３
（ｄ））、チップパッケージの動作を実動作またはファ
ンクション検査する。
の検査装置の端子電極１８上にチップパッケージを位置
合わせした後（図３（ｃ））、検査装置１９に積載し、
ボール状の突起電極９と検査装置の端子電極１８とを検
査用導電性接着剤１７により電気的に接続し（図３
（ｄ））、チップパッケージの動作を実動作またはファ
ンクション検査する。
【００４５】ここで動作が確認でき、良品と判断されて
初めて、封止樹脂でＬＳＩチップ７とチップキャリア１
１との間隙を充填封止し、熱硬化することができる。こ
の後は、通常のＢＧＡ検査ソケットで封止後の検査をし
ても、ＬＳＩチップは封止されているため、チップキャ
リアの反りを吸収できるし、上記の方法で再度封止後の
検査をしても良い。
初めて、封止樹脂でＬＳＩチップ７とチップキャリア１
１との間隙を充填封止し、熱硬化することができる。こ
の後は、通常のＢＧＡ検査ソケットで封止後の検査をし
ても、ＬＳＩチップは封止されているため、チップキャ
リアの反りを吸収できるし、上記の方法で再度封止後の
検査をしても良い。
【００４６】ここで、検査装置１９に加熱用ヒータ（常
温から１００℃程度）を内蔵すると、チップパッケージ
を検査装置に積載後、検査用導電性接着剤中の溶剤を速
く飛ばすことができ、より迅速に検査用導電性接着剤１
７の接続抵抗値をさらに下げることができ、その結果ノ
イズ分を減らし、より高周波領域での正確な検査ができ
るようになる。
温から１００℃程度）を内蔵すると、チップパッケージ
を検査装置に積載後、検査用導電性接着剤中の溶剤を速
く飛ばすことができ、より迅速に検査用導電性接着剤１
７の接続抵抗値をさらに下げることができ、その結果ノ
イズ分を減らし、より高周波領域での正確な検査ができ
るようになる。
【００４７】動作検査後良品のチップパッケージは封止
樹脂でＬＳＩチップ７とチップキャリア１１との間隙を
充填封止し、熱硬化する。その後、ボール状の突起電極
９を回路基板の端子電極に実装する前に、ボール状の突
起電極９の先端に転写した検査用導電性接着剤１７を接
着剤中に含まれる同じ溶剤で洗浄しても良い。これは検
査用導電性接着剤が熱可塑性の樹脂を用いているため、
熱硬化後も溶剤で洗浄可能である。したがって、検査用
導電性接着剤１７の洗浄は綿棒に溶剤をしみ込ませたも
ので拭き取っても良いし、チップパッケージを溶剤液中
に浸漬し、超音波をかけて、取り除いても良い。
樹脂でＬＳＩチップ７とチップキャリア１１との間隙を
充填封止し、熱硬化する。その後、ボール状の突起電極
９を回路基板の端子電極に実装する前に、ボール状の突
起電極９の先端に転写した検査用導電性接着剤１７を接
着剤中に含まれる同じ溶剤で洗浄しても良い。これは検
査用導電性接着剤が熱可塑性の樹脂を用いているため、
熱硬化後も溶剤で洗浄可能である。したがって、検査用
導電性接着剤１７の洗浄は綿棒に溶剤をしみ込ませたも
ので拭き取っても良いし、チップパッケージを溶剤液中
に浸漬し、超音波をかけて、取り除いても良い。
【００４８】ただし、このときのチップパッケージに用
いた封止樹脂は検査用導電性接着剤の溶剤に対して耐性
があるものとする。検査用導電性接着剤の膜１５はチッ
プパッケージのコンタクト電極８の高さバラツキと検査
装置の端子電極１８の高さバラツキの合計以上、膜厚形
成可能であれば、チップパッケージの回路基板の端子電
極への積載でオープン不良が発生することはない。
いた封止樹脂は検査用導電性接着剤の溶剤に対して耐性
があるものとする。検査用導電性接着剤の膜１５はチッ
プパッケージのコンタクト電極８の高さバラツキと検査
装置の端子電極１８の高さバラツキの合計以上、膜厚形
成可能であれば、チップパッケージの回路基板の端子電
極への積載でオープン不良が発生することはない。
【００４９】チップパッケージのコンタクト電極８上に
半田ボール状の突起電極９が形成されていなくとも、最
適な検査用導電性接着剤１７をコンタクト電極８に形成
できれば検査可能である。
半田ボール状の突起電極９が形成されていなくとも、最
適な検査用導電性接着剤１７をコンタクト電極８に形成
できれば検査可能である。
【００５０】（実施例２）図４は本発明のチップパッケ
ージの第２の実施例における検査前の概略断面図であ
り、図１に基づいて説明した部材に対応する部材につい
ては、同一符号を付して説明を省略する。
ージの第２の実施例における検査前の概略断面図であ
り、図１に基づいて説明した部材に対応する部材につい
ては、同一符号を付して説明を省略する。
【００５１】図４において、１４は基板内層電極で、離
れているバイア６を各層に設けられた基板内層電極１４
で順次接続していく。第２の実施例のチップパッケージ
が、第１の実施例と異なる点は、チップキャリア１１に
おいて、図１のほうは、チップキャリア１１の端子電極
１０とコンタクト電極８とがバイア６だけによって接続
されているのに対し、本実施例ではバイア６と基板内層
電極１４とを介して接続されていることである。
れているバイア６を各層に設けられた基板内層電極１４
で順次接続していく。第２の実施例のチップパッケージ
が、第１の実施例と異なる点は、チップキャリア１１に
おいて、図１のほうは、チップキャリア１１の端子電極
１０とコンタクト電極８とがバイア６だけによって接続
されているのに対し、本実施例ではバイア６と基板内層
電極１４とを介して接続されていることである。
【００５２】本実施例のように構成すると、チップキャ
リアが多層基板からなり、多層にすることによる反りや
うねりがあっても検査用導電性接着剤を介して接続する
ことによって、検査時のチップキャリアにかかる荷重を
検査用導電性接着剤の樹脂の弾性によって吸収する効果
がある。
リアが多層基板からなり、多層にすることによる反りや
うねりがあっても検査用導電性接着剤を介して接続する
ことによって、検査時のチップキャリアにかかる荷重を
検査用導電性接着剤の樹脂の弾性によって吸収する効果
がある。
【００５３】（実施例３）図５は本発明のマルチチップ
モジュールの第３の実施例における検査前の概略断面図
であり、図１に基づいて説明した部材に対応する部材に
ついては、同一符号を付して説明を省略する。
モジュールの第３の実施例における検査前の概略断面図
であり、図１に基づいて説明した部材に対応する部材に
ついては、同一符号を付して説明を省略する。
【００５４】第３の実施例のマルチチップモジュールが
第１の実施例と異なる点は、第１の実施例ではＬＳＩチ
ップ７が１個であるのに対し、本実施例では複数のＬＳ
Ｉチップ７、７、７をチップキャリア１１に実装してい
ることである。
第１の実施例と異なる点は、第１の実施例ではＬＳＩチ
ップ７が１個であるのに対し、本実施例では複数のＬＳ
Ｉチップ７、７、７をチップキャリア１１に実装してい
ることである。
【００５５】本実施例のように構成すると、複数のＬＳ
Ｉチップのうちチップキャリアの端に実装されたＬＳＩ
チップは、通常のソケットによる検査ならば検査荷重に
よる応力が基板の端により大きくかかるが、検査用導電
性接着剤を介して接続することによって、チップキャリ
ア上に実装された全てのＬＳＩチップの接合安定性を損
なうことなく、チップキャリア上にかかる検査荷重を緩
和する効果がある。
Ｉチップのうちチップキャリアの端に実装されたＬＳＩ
チップは、通常のソケットによる検査ならば検査荷重に
よる応力が基板の端により大きくかかるが、検査用導電
性接着剤を介して接続することによって、チップキャリ
ア上に実装された全てのＬＳＩチップの接合安定性を損
なうことなく、チップキャリア上にかかる検査荷重を緩
和する効果がある。
【００５６】（実施例４）図６は本発明のチップパッケ
ージの第４の実施例における検査前の概略断面図であ
り、図１に基づいて説明した部材に対応する部材につい
ては、同一符号を付して説明を省略する。
ージの第４の実施例における検査前の概略断面図であ
り、図１に基づいて説明した部材に対応する部材につい
ては、同一符号を付して説明を省略する。
【００５７】図６において、２は密着金属膜、３は拡散
防止金属膜、４は溶融後の半田バンプ、５はパッシベー
ション膜である。第４の実施例のチップパッケージが第
１の実施例と異なる点は、ＬＳＩチップ７の電極パッド
１とチップキャリア上の端子電極１０が、第１の実施例
ではＡｕ２段突起電極と導電性接着剤であるのに対し、
本実施例では半田により接合されていることである。
防止金属膜、４は溶融後の半田バンプ、５はパッシベー
ション膜である。第４の実施例のチップパッケージが第
１の実施例と異なる点は、ＬＳＩチップ７の電極パッド
１とチップキャリア上の端子電極１０が、第１の実施例
ではＡｕ２段突起電極と導電性接着剤であるのに対し、
本実施例では半田により接合されていることである。
【００５８】本実施例のように構成すると、従来はＬＳ
Ｉチップの電極と半田との接合部や半田自身や半田とチ
ップキャリアの端子電極との接合部に検査時に荷重が加
わり、応力によって割れやクラックを生じる危険性があ
ったが、導電性接着剤を介して接続することによって、
検査時の荷重応力を緩和する効果がある。
Ｉチップの電極と半田との接合部や半田自身や半田とチ
ップキャリアの端子電極との接合部に検査時に荷重が加
わり、応力によって割れやクラックを生じる危険性があ
ったが、導電性接着剤を介して接続することによって、
検査時の荷重応力を緩和する効果がある。
【００５９】本発明によれば、未封止の状態のまま検査
装置でチップパッケージの動作が検査できるので、従来
では全て封止してから検査を行っていたためにかかって
いた時間のロスを改善することができ、また検査後に不
良となったＬＳＩチップまたはチップキャリアの交換
（リペア）も可能となる。
装置でチップパッケージの動作が検査できるので、従来
では全て封止してから検査を行っていたためにかかって
いた時間のロスを改善することができ、また検査後に不
良となったＬＳＩチップまたはチップキャリアの交換
（リペア）も可能となる。
【００６０】
【発明の効果】以上説明したように、本発明の動作検査
によれば、チップパッケージまたはマルチチップモジュ
ールに電気的な接続が良好に得られる検査用導電性接着
剤を用いるため、チップキャリアに反りを生じさせるこ
となく、チップキャリア上のＬＳＩチップの接続安定性
を損なうことなく、コンタクト電極と検査装置の端子電
極を検査用導電性接着剤を介することによって電気的に
接続することができ、チップパッケージまたはマルチチ
ップモジュールの動作を検査することができる。
によれば、チップパッケージまたはマルチチップモジュ
ールに電気的な接続が良好に得られる検査用導電性接着
剤を用いるため、チップキャリアに反りを生じさせるこ
となく、チップキャリア上のＬＳＩチップの接続安定性
を損なうことなく、コンタクト電極と検査装置の端子電
極を検査用導電性接着剤を介することによって電気的に
接続することができ、チップパッケージまたはマルチチ
ップモジュールの動作を検査することができる。
【００６１】また、未封止の状態のままのチップパッケ
ージまたはマルチチップモジュールを検査装置で動作検
査可能なため、全てのチップパッケージまたはマルチチ
ップモジュールを封止してから、検査を行うのにかかっ
ていた材料・検査時間のロスを改善することができ、ま
た検査後に不良となったＬＳＩチップまたはチップキャ
リアの交換（リペア）が容易にできるため、極めて実用
性が高い。
ージまたはマルチチップモジュールを検査装置で動作検
査可能なため、全てのチップパッケージまたはマルチチ
ップモジュールを封止してから、検査を行うのにかかっ
ていた材料・検査時間のロスを改善することができ、ま
た検査後に不良となったＬＳＩチップまたはチップキャ
リアの交換（リペア）が容易にできるため、極めて実用
性が高い。
【図１】 本発明の第１実施例におけるチップパッケー
ジの概略構成を示す断面図である。
ジの概略構成を示す断面図である。
【図２】 （ａ），（ｂ）はそれぞれ本発明のチップパ
ッケージの検査方法の第１実施例の一工程を説明する断
面図である。
ッケージの検査方法の第１実施例の一工程を説明する断
面図である。
【図３】 （ｃ），（ｄ）はそれぞれ本発明のチップパ
ッケージの検査方法の第１実施例の他の一工程を説明す
る断面図である。
ッケージの検査方法の第１実施例の他の一工程を説明す
る断面図である。
【図４】 本発明の第２実施例における検査前のチップ
パッケージの概略構成を示す断面図である。
パッケージの概略構成を示す断面図である。
【図５】 本発明の第３実施例における検査前のマルチ
チップモジュールの概略構成を示す断面図である。
チップモジュールの概略構成を示す断面図である。
【図６】 本発明の第４実施例における検査前のチップ
パッケージの概略構成を示す断面図である。
パッケージの概略構成を示す断面図である。
【図７】 従来の半導体装置の検査用ソケットの概略構
成を示す斜視図である。
成を示す斜視図である。
【図８】 図７の半導体装置の検査用ソケットの分解斜
視図である。
視図である。
【図９】 従来の半導体装置の検査方法の概略説明図で
ある。
ある。
【図１０】 図９の半導体装置の検査方法の一部拡大断
面図である。
面図である。
１ ＬＳＩチップの電極パッド ２ 密着金属膜 ３ 拡散防止金属膜 ４ 溶融後の半田バンプ ５ パッシベーション膜 ６ バイア ７ ＬＳＩチップ ８ コンタクト電極 ９ ボール状の突起電極 １０ チップキャリアの端子電極 １１ チップキャリア １２ 導電性接着剤 １３ ２段突起バンプ １４ 基板内装電極 １５ 検査用導電性接着剤の膜 １６ 膜形成治具 １７ 形成後の検査用導電性接着剤 １８ 検査装置の端子電極 １９ 検査装置 ２０ リード １０１ リッド １０２ ラッチ １０３ ネスト １０４ コンタクトピン １０５ ベース １０６ ＢＧＡソケット １０７ ＬＳＩチップ １０８ ２段突起電極 １０９ 導電性接着剤からなる接合層 １１０ チップキャリアの端子電極 １１１ チップキャリア １１２ ボール状の突起電極 １１３ スペーサ １１４ 半導体装置
フロントページの続き (56)参考文献 特開 昭64−81333（ＪＰ，Ａ) 特開 平５−136146（ＪＰ，Ａ) 特開 平５−183033（ＪＰ，Ａ) 特開 平５−304189（ＪＰ，Ａ) 特開 平５−335311（ＪＰ，Ａ) 特開 平７−142490（ＪＰ，Ａ) 特開 平７−226400（ＪＰ，Ａ) 特開 平６−232295（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 H01L 21/60 H01L 21/66 H01L 23/12 H01L 23/32 H01L 25/00
Claims (13)
- 【請求項１】 ＬＳＩチップをチップキャリアに実装し
たチップパッケージまたは、複数のＬＳＩチップをチッ
プキャリアに実装したマルチチップモジュールの動作を
確認する半導体装置の検査方法において、前記ＬＳＩチ
ップ実装面の反対面に形成した前記チップパッケージま
たは前記マルチチップモジュールのコンタクト電極に検
査用導電性接着剤を形成する工程と、前記チップパッケ
ージまたは前記マルチチップモジュールを検査装置の端
子電極に位置合わせした後、積載する工程と、前記検査
用導電性接着剤により前記コンタクト電極と前記端子電
極とを電気的に接続して前記チップパッケージまたは前
記マルチチップモジュールの動作を検査する工程とを含
むことを特徴とする半導体装置の検査方法。 - 【請求項２】 チップパッケージまたはマルチチップモ
ジュールのコンタクト電極上に、印刷または転写によっ
て半田ペーストを形成し、さらに前記半田ペーストの半
田より高融点な半田のボールを固着させ、前記半田ペー
ストを溶融してボール状の突起電極を形成し、これをコ
ンタクト電極として用いる請求項１記載の半導体装置の
検査方法。 - 【請求項３】 前記検査用導電性接着剤を形成する工程
が、印刷法または転写法である請求項１記載の半導体装
置の検査方法。 - 【請求項４】 前記チップキャリアの基板材質がセラミ
ックまたは樹脂からなる請求項１記載の半導体装置の検
査方法。 - 【請求項５】 前記チップキャリアは表面にＬＳＩチッ
プを実装するための端子電極が形成され、また前記ＬＳ
Ｉチップ実装面の反対面に回路基板に実装するためのコ
ンタクト電極が形成され、さらに前記端子電極と前記コ
ンタクト電極が回路的に基板内部導体で接続されている
請求項１記載の半導体装置の検査方法。 - 【請求項６】 前記ＬＳＩチップのチップキャリア上の
端子電極への実装がフェースダウンで接合層を介してな
されている請求項１記載の半導体装置の検査方法。 - 【請求項７】 前記接合層が導電性接着剤または半田か
らなる請求項６記載の半導体装置の検査方法。 - 【請求項８】 ＬＳＩチップをチップキャリアに実装し
たチップパッケージまたは、複数のＬＳＩチップをチッ
プキャリアに実装したマルチチップモジュールによりＬ
ＳＩチップの動作確認の検査をする際に使用する検査用
導電性接着剤であって、前記ＬＳＩチップ実装面の反対
面に形成した前記チップパッケージまたは前記マルチチ
ップモジュールのコンタクト電極と、検査装置の端子電
極との間に介在して電気的に導通させる導電フィラーと
樹脂成分とからなることを特徴とする検査用導電性接着
剤。 - 【請求項９】 前記導電フィラーが、Ａｇ、Ｃｕ、Ａｇ
−Ｐｄ、Ａｕのいずれかからなる請求項８記載の検査用
導電性接着剤。 - 【請求項１０】 前記導電フィラーは、粗いフィラーと
細かいフィラーを混合し、各フィラー間で電気的な接触
確率が大きくなるように緻密な構造とした請求項８記載
の検査用導電性接着剤。 - 【請求項１１】 前記樹脂成分が溶剤と熱可塑性樹脂を
含む請求項８記載の検査用導電性接着剤。 - 【請求項１２】 前記導電性接着剤の常温における体積
固有抵抗値が３×１０ -3Ω・ｃｍ以下である請求項８記
載の検査用導電性接着剤。 - 【請求項１３】 前記樹脂成分がフェノキシ樹脂である
請求項８記載の検査用導電性接着剤。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00066595A JP3260253B2 (ja) | 1995-01-06 | 1995-01-06 | 半導体装置の検査方法と検査用導電性接着剤 |
| US08/577,485 US5940679A (en) | 1995-01-06 | 1995-12-22 | Method of checking electric circuits of semiconductor device and conductive adhesive for checking usage |
| EP96100080A EP0721209A3 (en) | 1995-01-06 | 1996-01-04 | Method of testing semiconductor devices and conductive adhesive thereby used |
| KR1019960000063A KR100227078B1 (ko) | 1995-01-06 | 1996-01-05 | 반도체장치의 검사방법과 검사용 도전성 접착제 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00066595A JP3260253B2 (ja) | 1995-01-06 | 1995-01-06 | 半導体装置の検査方法と検査用導電性接着剤 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186155A JPH08186155A (ja) | 1996-07-16 |
| JP3260253B2 true JP3260253B2 (ja) | 2002-02-25 |
Family
ID=11480039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00066595A Expired - Fee Related JP3260253B2 (ja) | 1995-01-06 | 1995-01-06 | 半導体装置の検査方法と検査用導電性接着剤 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5940679A (ja) |
| EP (1) | EP0721209A3 (ja) |
| JP (1) | JP3260253B2 (ja) |
| KR (1) | KR100227078B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6558979B2 (en) * | 1996-05-21 | 2003-05-06 | Micron Technology, Inc. | Use of palladium in IC manufacturing with conductive polymer bump |
| US6020749A (en) * | 1996-11-12 | 2000-02-01 | Hewlett-Packard Company | Method and apparatus for performing testing of double-sided ball grid array devices |
| US6103553A (en) * | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
| JP3065549B2 (ja) * | 1997-01-09 | 2000-07-17 | 富士通株式会社 | 半導体チップ部品の実装方法 |
| JPH10284535A (ja) * | 1997-04-11 | 1998-10-23 | Toshiba Corp | 半導体装置の製造方法及び半導体部品 |
| JP3819576B2 (ja) * | 1997-12-25 | 2006-09-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US6329832B1 (en) * | 1998-10-05 | 2001-12-11 | Micron Technology, Inc. | Method for in-line testing of flip-chip semiconductor assemblies |
| US7557452B1 (en) * | 2000-06-08 | 2009-07-07 | Micron Technology, Inc. | Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same |
| US6683387B1 (en) * | 2000-06-15 | 2004-01-27 | Advanced Micro Devices, Inc. | Flip chip carrier package with adapted landing pads |
| US7271491B1 (en) | 2000-08-31 | 2007-09-18 | Micron Technology, Inc. | Carrier for wafer-scale package and wafer-scale package including the carrier |
| US6429045B1 (en) | 2001-02-07 | 2002-08-06 | International Business Machines Corporation | Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage |
| US20040088855A1 (en) * | 2002-11-11 | 2004-05-13 | Salman Akram | Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods |
| US20040099716A1 (en) * | 2002-11-27 | 2004-05-27 | Motorola Inc. | Solder joint reliability by changing solder pad surface from flat to convex shape |
| KR100975521B1 (ko) * | 2003-10-04 | 2010-08-12 | 삼성전자주식회사 | 발광 소자 조립체 |
| US20060149578A1 (en) * | 2004-12-30 | 2006-07-06 | Weild David Iv | Paid-for research method and system |
| US8487428B2 (en) * | 2007-11-20 | 2013-07-16 | Fujitsu Limited | Method and system for providing a reliable semiconductor assembly |
| JP5333291B2 (ja) * | 2010-03-01 | 2013-11-06 | 富士通株式会社 | 半導体回路の試験方法及び試験装置 |
| KR20130022829A (ko) * | 2011-08-26 | 2013-03-07 | 삼성전자주식회사 | 칩 적층 반도체 소자의 검사 방법 및 이를 이용한 칩 적층 반도체 소자의 제조 방법 |
| TWI623996B (zh) * | 2017-07-24 | 2018-05-11 | 中華精測科技股份有限公司 | 整合信號及電源完整性模組之積體電路測試座 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4696764A (en) * | 1983-12-02 | 1987-09-29 | Osaka Soda Co., Ltd. | Electrically conductive adhesive composition |
| FR2605326A1 (fr) * | 1986-10-20 | 1988-04-22 | Rhone Poulenc Multi Tech | Composition potentiellement adhesive electriquement conductrice. |
| US5005107A (en) * | 1988-12-07 | 1991-04-02 | Matsushita Electric Industrial Co., Ltd. | Solid electrolytic capacitor |
| JPH0666356B2 (ja) * | 1989-06-15 | 1994-08-24 | 松下電器産業株式会社 | 半導体装置の実装方法 |
| US4975637A (en) * | 1989-12-29 | 1990-12-04 | International Business Machines Corporation | Method and apparatus for integrated circuit device testing |
| US4975079A (en) * | 1990-02-23 | 1990-12-04 | International Business Machines Corp. | Connector assembly for chip testing |
| EP0454005B1 (en) * | 1990-04-26 | 1994-12-07 | E.I. Du Pont De Nemours And Company | Die attach adhesive composition |
| WO1991018957A1 (en) * | 1990-06-08 | 1991-12-12 | Minnesota Mining And Manufacturing Company | Reworkable adhesive for electronic applications |
| JPH0467509A (ja) * | 1990-07-06 | 1992-03-03 | Kao Corp | 導電性ペースト及び導電性塗膜 |
| US5237269A (en) * | 1991-03-27 | 1993-08-17 | International Business Machines Corporation | Connections between circuit chips and a temporary carrier for use in burn-in tests |
| JPH05211202A (ja) * | 1991-06-27 | 1993-08-20 | Motorola Inc | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 |
| US5315241A (en) * | 1991-09-18 | 1994-05-24 | Sgs-Thomson Microelectronics, Inc. | Method for testing integrated circuits |
| JP2699726B2 (ja) * | 1991-11-15 | 1998-01-19 | 松下電器産業株式会社 | 半導体装置の実装方法 |
| US5206585A (en) * | 1991-12-02 | 1993-04-27 | At&T Bell Laboratories | Methods for testing integrated circuit devices |
| US5289631A (en) * | 1992-03-04 | 1994-03-01 | Mcnc | Method for testing, burn-in, and/or programming of integrated circuit chips |
| US5475317A (en) * | 1993-12-23 | 1995-12-12 | Epi Technologies, Inc. | Singulated bare die tester and method of performing forced temperature electrical tests and burn-in |
| TW340132B (en) * | 1994-10-20 | 1998-09-11 | Ibm | Structure for use as an electrical interconnection means and process for preparing the same |
-
1995
- 1995-01-06 JP JP00066595A patent/JP3260253B2/ja not_active Expired - Fee Related
- 1995-12-22 US US08/577,485 patent/US5940679A/en not_active Expired - Fee Related
-
1996
- 1996-01-04 EP EP96100080A patent/EP0721209A3/en not_active Withdrawn
- 1996-01-05 KR KR1019960000063A patent/KR100227078B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960029804A (ko) | 1996-08-17 |
| US5940679A (en) | 1999-08-17 |
| EP0721209A3 (en) | 1998-09-09 |
| EP0721209A2 (en) | 1996-07-10 |
| KR100227078B1 (ko) | 1999-10-15 |
| JPH08186155A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| JP2000517457A (ja) | 等方性導電接着剤を使用して電気的相互接続を形成する方法およびそれにより形成される接続 | |
| JPH07111993B2 (ja) | 電子チップの非破壊電気検査方法 | |
| JPH02273946A (ja) | 半導体装置の実装構造および実装方法 | |
| US7755203B2 (en) | Circuit substrate and semiconductor device | |
| JP2003068806A (ja) | 半導体装置及びその製造方法 | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP4036555B2 (ja) | 実装構造体の製造方法および実装構造体 | |
| JPH0121620B2 (ja) | ||
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JP2010118472A (ja) | 電子装置の接続状態検査方法 | |
| KR20000007516A (ko) | 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법 | |
| JP3311867B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| Chanchani et al. | mini Ball Grid Array (mBGA) assembly on MCM-L boards | |
| JPH08195417A (ja) | フィルム基板及び半導体装置 | |
| JPH10150130A (ja) | 半導体装置用ソケット | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP2001174507A (ja) | パッケージ評価用の異方性導電シート及びそれを用いた評価方法 | |
| JP2001308230A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |