JPH11224915A - 半導体接続用基板 - Google Patents

半導体接続用基板

Info

Publication number
JPH11224915A
JPH11224915A JP2569698A JP2569698A JPH11224915A JP H11224915 A JPH11224915 A JP H11224915A JP 2569698 A JP2569698 A JP 2569698A JP 2569698 A JP2569698 A JP 2569698A JP H11224915 A JPH11224915 A JP H11224915A
Authority
JP
Japan
Prior art keywords
connection
semiconductor
substrate
bare chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2569698A
Other languages
English (en)
Inventor
Masahiro Azumaguchi
昌浩 東口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2569698A priority Critical patent/JPH11224915A/ja
Publication of JPH11224915A publication Critical patent/JPH11224915A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

(57)【要約】 【課題】 半導体接続用基板の作成費用や作成時間を低
減し、高い生産性や部品の共用化を実現すること。 【解決手段】 半導体ベアチップ１１を表面実装するた
めの半導体接続用基板１０において、外部と電気的コン
タクトを行うために半導体ベアチップ１１上に設けられ
た複数の電極パッド２０，…，２０に対して所定の対応
関係を維持した状態で、半導体ベアチップ１１の搭載面
１１Ａの各辺１１Ｂ，…，１１Ｂに沿うと共に、搭載辺
１１Ｂ，…，１１Ｂに略垂直方向に所定寸法だけ細長い
電極形状を有する複数の接続用電極３０，…，３０が形
成され、複数の接続用電極３０，…，３０の各々が、半
導体ベアチップ１１の表面実装時に、対応関係に従った
電極パッド２０，…，２０と導電性接続手段４０を介し
て接続される構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装するため
の基板技術に関し、特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ（また
はＳｉｚｅ） Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）等のパッケージを表面実装
するための基板に関する。
【０００２】
【従来の技術】従来この種の半導体接続用基板として
は、例えば、特開平４−２６５４７号公報（発明の名
称：集積回路装置）に示すようなものがある。
【０００３】すなわち、この集積回路装置は、複数のボ
ンディングパッドが配された集積回路チップと、この複
数のボンディングパッドに対応して電気的に接続されて
いる複数の導電性リードが形成された半導体接続用基板
と、ボンディングパッドと対応する導電性リードとが重
ねられて両者間に配される絶縁性接着剤に金属粒子が分
散された接着剤層とにより成り、これらのボンディング
パッドは、導電性リードの延在する方向に細長に形成さ
れていた。
【０００４】また接着剤層は、ボンディングパッドと導
電性リードとの間に加圧加熱され、これらの間に存在す
る絶縁性接着剤が部分的に他部に排除されてボンディン
グパッドとこれに対応する導電性リードとが金属粒子の
溶融により電気的に接続されると共に、導電性リードが
集積回路チップに絶縁接着剤により固定されていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の集積回路装置では、ワイヤーボンド接続方式
やフリップチップ接続方式等の接続方式を用いて半導体
ベアチップを実装する場合、ワイヤーボンド接続方式や
フリップチップ接続方式等の接続方式に一対一に対応し
た接続用基板を各々作成する必要があるという問題点が
あった。更に加えて、何らかの理由で接続方式を変更し
ようとした場合には、変更したい接続方式に合致（適
合）した接続用基板を新たに作り直す必要があり、この
基板作成費用や時間を必要としてしまうという問題点が
あった。
【０００６】また従来の集積回路装置では、半導体ベア
チップを接続した後に検査を、接続用基板の裏面に設け
たパッケージ実装用ランドあるいは接続用ハンダボール
等を介してのみ実施することができる。このため、プリ
ント基板への実装後の検査としては、プリント基板全体
に対する検査しか実施することが難しく、その結果、半
導体接続用基板単体（または半導体接続用基板が実装さ
れているパッケージ単体）での検査が難しかった。更に
加えて、半導体接続用基板単体（または半導体接続用基
板が実装されているパッケージ単体）を一度プリント基
板上に実装した後に取り外した場合、そのままでは検査
が通常難しく、基板の裏面ランドのハンダ等を半導体接
続用基板単体（または半導体接続用基板が実装されてい
るパッケージ単体）の実装前と同様な状態に修復する必
要があるという問題点があった。
【０００７】本発明は、このような従来の問題点を解決
することを課題としており、第１に、半導体ベアチップ
を表面実装するための半導体接続用基板において、外部
と電気的コンタクトを行うために半導体ベアチップ上に
設けられた複数の電極パッドに対して所定の対応関係を
維持した状態で、半導体ベアチップの搭載面の各辺に沿
うと共に、搭載辺に略垂直方向に、少なくとも半導体ベ
アチップよりも外側にはみ出す程度の所定寸法だけ細長
い電極形状を有する複数の接続用電極が形成され、複数
の接続用電極の各々が、半導体ベアチップの表面実装時
に、対応関係に従った電極パッドと導電性接続手段を介
して接続される構成とすることにより、ワイヤーボンド
接続方式やフリップチップ接続方式等の多種多様な接続
方式を用いて半導体ベアチップを実装する場合であって
も、ワイヤーボンド接続方式やフリップチップ接続方式
等の多種多様な接続方式に一対一に対応した接続用基板
を各々作成する必要がなく、基板の共用化ができ、その
結果、基板作成費用や時間を削減できる接続多様性に富
む半導体接続用基板を実現し、更に加えて、何らかの理
由で接続方式を変更しようとした場合であっても、変更
したい接続方式に合致（適合）した接続用基板を新たに
作り直す必要がなく、基板の流用化ができ、その結果、
基板作成費用や時間を削減できる接続多様性に富む半導
体接続用基板を実現することを課題としている。
【０００８】第２に、半導体ベアチップを表面実装する
ための半導体接続用基板において、外部と電気的コンタ
クトを行うために半導体ベアチップ上に設けられた複数
の電極パッドに対して所定の対応関係を維持した状態で
半導体ベアチップの搭載面の各辺に沿うと共に、搭載辺
に略垂直方向に、少なくとも半導体ベアチップよりも外
側にはみ出す程度の所定寸法だけ細長い電極形状を有
し、かつ外部と電気的コンタクトを行うための電極であ
るテストパッドが細長い電極形状の末端部に設けられて
いる複数の接続用電極が形成され、複数の接続用電極の
各々が、半導体ベアチップの表面実装時に、対応関係に
従った電極パッドと導電性接続手段を介して接続される
構成とすることにより、半導体接続用基板単体（または
半導体接続用基板が実装されているパッケージ単体）で
の検査ができる検査環境を提供できる半導体接続用基板
を実現することを課題としている。更に加えて、半導体
接続用基板単体（または半導体接続用基板が実装されて
いるパッケージ単体）を一度プリント基板上に実装した
後に取り外した場合であっても、基板の裏面ランドのハ
ンダ等を半導体接続用基板単体（または半導体接続用基
板が実装されているパッケージ単体）の実装前と同様な
状態に修復することなく、取り外した状態での半導体接
続用基板単体（または半導体接続用基板が実装されてい
るパッケージ単体）の検査ができる検査環境を提供でき
る半導体接続用基板を実現することを課題としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項１に記載の発明は、半導体
ベアチップ１１を表面実装するための半導体接続用基板
において、外部と電気的コンタクトを行うために半導体
ベアチップ１１上に設けられた複数の電極パッド２０，
…，２０に対して所定の対応関係を維持した状態で当該
半導体ベアチップ１１の搭載面１１Ａの各辺１１Ｂ，
…，１１Ｂに沿うと共に、当該搭載辺１１Ｂ，…，１１
Ｂに略垂直方向に、少なくとも半導体ベアチップ１１よ
りも外側にはみ出す程度の所定寸法だけ細長い電極形状
を有する複数の接続用電極３０，…，３０が形成され、
当該複数の接続用電極３０，…，３０の各々が、当該半
導体ベアチップ１１の表面実装時に、当該対応関係に従
った当該電極パッド２０，…，２０と導電性接続手段４
０を介して接続された構成の半導体接続用基板１０であ
る。
【００１０】請求項１に記載の発明によれば、搭載辺１
１Ｂ，…，１１Ｂに略垂直方向に、少なくとも半導体ベ
アチップ１１よりも外側にはみ出す程度の所定寸法だけ
細長い電極形状とした接続用電極３０，…，３０によ
り、ワイヤーボンド接続方式やフリップチップ接続方式
等の多種多様な接続方式を用いて半導体ベアチップ１１
を実装する場合であっても、ワイヤーボンド接続方式や
フリップチップ接続方式等の多種多様な接続方式に一対
一に対応した接続用基板を各々作成する必要がなくなっ
て基板の共用化が可能となり、その結果、基板作成費用
や基板作成時間を削減できる接続多様性に富む半導体接
続用基板１０を実現できるようになる。
【００１１】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板１０を新たに作り直す必要が
なくなり、半導体接続用基板１０の流用化ができるよう
になる。その結果、基板作成費用や基板作成時間を削減
できる接続多様性に富む半導体接続用基板１０を実現で
きるようになる。
【００１２】上記課題を解決するため本発明により成さ
れた請求項２に記載の発明は、半導体ベアチップ１１を
表面実装するための半導体接続用基板において、外部と
電気的コンタクトを行うために半導体ベアチップ１１上
に設けられた複数の電極パッド２０，…，２０に対して
所定の対応関係を維持した状態で当該半導体ベアチップ
１１の搭載面１１Ａの各辺１１Ｂ，…，１１Ｂに沿うと
共に、当該搭載辺１１Ｂ，…，１１Ｂに略垂直方向に、
少なくとも半導体ベアチップ１１よりも外側にはみ出す
程度の所定寸法だけ細長い電極形状を有し、かつ外部と
電気的コンタクトを行うための電極であるテストパッド
８０，…，８０が当該細長い電極形状の末端部３０Ａ，
…，３０Ａに設けられている複数の接続用電極３０，
…，３０が形成され、当該複数の接続用電極３０，…，
３０の各々が、当該半導体ベアチップ１１の表面実装時
に、当該対応関係に従った当該電極パッド２０，…，２
０と導電性接続手段４０を介して接続された構成の半導
体接続用基板１０である。
【００１３】請求項２に記載の発明によれば、細長い電
極形状の接続用電極３０，…，３０の末端部３０Ａ，
…，３０Ａにテストパッド８０，…，８０が設けられて
いるため、半導体接続用基板１０単体（または半導体接
続用基板１０が実装されているパッケージ単体）でのテ
ストパッド８０，…，８０を入出力端子とする検査がで
きる検査環境を提供できるようになる。
【００１４】更に加えて、半導体接続用基板１０単体
（または半導体接続用基板１０が実装されているパッケ
ージ単体）を一度プリント基板上に実装した後に取り外
した場合であっても、テストパッド８０，…，８０を入
出力端子として用いることにより、基板の裏面ランドの
ハンダ等を半導体接続用基板１０単体（または半導体接
続用基板１０が実装されているパッケージ単体）の実装
前と同様な状態に修復することなく、取り外した状態で
の半導体接続用基板１０単体（または半導体接続用基板
１０が実装されているパッケージ単体）のテストパッド
８０，…，８０を入出力端子とする検査ができる検査環
境を提供できるようになる。更に加えて、テストパッド
８０，…，８０の配置位置を統一化することにより、検
査治具（ソケット、プローバー、パフォーマンスボード
等）の共用化を図ることか可能となり、その結果、検査
の効率化や低コスト化を図ることができ、製品の開発期
間を短縮でき、パッケージの不良解析期間を短縮するこ
とができるようになる。
【００１５】上記課題を解決するため本発明により成さ
れた請求項３に記載の発明は、請求項１又は２に記載の
半導体接続用基板１０において、接続方式に対応して変
更できる絶縁樹脂９０の塗布領域１０Ｂを、前記半導体
ベアチップ１１の搭載面１１Ａ内と前記接続用電極３
０，…，３０の末端部３０Ａ，…，３０Ａを含む周縁部
分１０Ａに設けた構成の半導体接続用基板１０である。
【００１６】請求項３に記載の発明によれば、請求項１
又は２に記載の効果に加えて、半導体ベアチップ１１の
搭載面１１Ａ内と接続用電極３０，…，３０の末端部３
０Ａ，…，３０Ａを含む周縁部分１０Ａに設けられた絶
縁樹脂９０の塗布領域１０Ｂは接続方式に対応して変更
できるような基板共用化を図っているので、ワイヤーボ
ンド接続方式やフリップチップ接続方式等の多種多様な
接続方式を用いて半導体ベアチップ１１を実装する場合
であっても、ワイヤーボンド接続方式やフリップチップ
接続方式等の多種多様な接続方式に一対一に対応した接
続用基板を各々作成する必要がなくなって基板の共用化
が可能となり、その結果、基板作成費用や基板作成時間
を削減できる接続多様性に富む半導体接続用基板１０を
実現できるようになる。
【００１７】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板１０を新たに作り直す必要が
なくなり、半導体接続用基板１０の流用化ができるよう
になる。その結果、基板作成費用や基板作成時間を削減
できる接続多様性に富む半導体接続用基板１０を実現で
きるようになる。
【００１８】上記課題を解決するため本発明により成さ
れた請求項４に記載の発明は、請求項３に記載の半導体
接続用基板１０において、外部と電気的コンタクトを行
うために半導体ベアチップ１１上に設けられたワイヤー
ボンド接続用の複数のボンディングパッド５０，…，５
０に対して所定の対応関係を維持した状態で、当該半導
体ベアチップ１１の搭載面１１Ａの各辺１１Ｂ，…，１
１Ｂに沿うと共に、ボンディングワイヤー４０Ａ，…，
４０Ａの延在する方向に、少なくとも半導体ベアチップ
１１よりも外側にはみ出す程度の所定寸法だけ細長い電
極形状を有する複数の接続用電極３０，…，３０が形成
され、当該半導体ベアチップ１１をフェイスアップした
状態でワイヤーボンド接続を実行する際に、当該複数の
接続用電極３０，…，３０の各々が、当該対応関係に従
った当該ボンディングパッド５０，…，５０とボンディ
ングワイヤー４０Ａ，…，４０Ａを介してワイヤーボン
ド接続された構成の半導体接続用基板１０である。
【００１９】請求項４に記載の発明によれば、請求項３
に記載の効果に加えて、ボンディングワイヤー４０Ａ，
…，４０Ａの延在する方向に、少なくとも半導体ベアチ
ップ１１よりも外側にはみ出す程度の所定寸法だけ細長
い電極形状とした接続用電極３０，…，３０により、ワ
イヤーボンド接続方式に代えてフリップチップ接続方式
等の多種多様な接続方式を用いて半導体ベアチップ１１
を実装する場合であっても、これらの接続方式に一対一
に対応した接続用基板を各々作成する必要がなくなって
ワイヤーボンド接続方式に適応した基板との基板の共用
化が可能となり、その結果、基板作成費用や基板作成時
間を削減できる接続多様性に富む半導体接続用基板１０
を実現できるようになる。
【００２０】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板１０を新たに作り直す必要がなくなり、半導体接続
用基板１０の流用化ができるようになる。その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板１０を実現できるようになる。
【００２１】上記課題を解決するため本発明により成さ
れた請求項５に記載の発明は、請求項３に記載の半導体
接続用基板１０において、外部と電気的コンタクトを行
うために半導体ベアチップ１１上に設けられたフリップ
チップ接続用の複数のバンプ４０Ｂ，…，４０Ｂに対し
て所定の対応関係を維持した状態で、当該半導体ベアチ
ップ１１の搭載面１１Ａの各辺１１Ｂ，…，１１Ｂに沿
うと共に、当該搭載辺１１Ｂ，…，１１Ｂに略垂直方向
に、少なくとも半導体ベアチップ１１よりも外側にはみ
出す程度の所定寸法だけ細長い電極形状を有する複数の
接続用電極３０，…，３０が形成され、当該半導体ベア
チップ１１をフェイスダウンした状態でフリップチップ
接続を実行する際に、当該複数の接続用電極３０，…，
３０の各々が、当該対応関係に従った当該バンプ４０
Ｂ，…，４０Ｂと導電性材料７０を介してフリップチッ
プ接続された構成の半導体接続用基板１０である。
【００２２】請求項５に記載の発明によれば、請求項３
に記載の効果に加えて、搭載辺１１Ｂ，…，１１Ｂに略
垂直方向に、少なくとも半導体ベアチップ１１よりも外
側にはみ出す程度の所定寸法だけ細長い電極形状とした
接続用電極３０，…，３０により、フリップチップ接続
方式に代えてワイヤーボンド接続方式等の多種多様な接
続方式を用いて半導体ベアチップ１１を実装する場合で
あっても、これらの接続方式に一対一に対応した接続用
基板を各々作成する必要がなくなってワイヤーボンド接
続方式に適応した基板との基板の共用化が可能となり、
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板１０を実現できるよう
になる。
【００２３】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板１０を新たに作り直す必要がなくなり、半導体接続
用基板１０の流用化ができるようになる。その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板１０を実現できるようになる。
【００２４】
【発明の実施の形態】以下、図面に基づき、本発明の各
種実施形態を説明する。図１（ａ）は、本発明の半導体
接続用基板１０の基本構成を説明するための上面図であ
り、図１（ｂ）は、図１（ａ）の半導体接続用基板１０
に半導体ベアチップ１１を実装した場合の断面図であ
る。
【００２５】図１（ａ）に示す半導体接続用基板１０
は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳ
Ｐ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のパッケー
ジを表面実装するための基板に適用できる。本実施形態
では、特に、この中からＣＳＰ形態の半導体ベアチップ
１１を表面実装するケースについて説明を行うことにす
る。以下の説明では、半導体ベアチップ１１をＣＳＰ用
半導体ベアチップ１１と呼ぶことにする。
【００２６】ＣＳＰ用半導体ベアチップ１１の回路面
（半導体素子や抵抗などによって回路が形成されている
面）には、半導体接続用基板１０上の配線パターン等の
半導体接続用基板１０の外部と半導体素子との電気的コ
ンタクトを行うための複数の電極パッド２０，…，２０
が数１０μｍ〜数ｍｍのピッチで形成されていることが
通常である。
【００２７】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００２８】図１（ａ），（ｂ）に示す接続用電極３
０，…，３０は、複数の電極パッド２０，…，２０の各
々に対して一対一の対応関係を維持した状態で、ＣＳＰ
用半導体ベアチップ１１の搭載面１１Ａの各辺１１Ｂ
（図１中では４辺１１Ｂ，…，１１Ｂ）に沿い、かつこ
れらの搭載辺１１Ｂ，…，１１Ｂに対して略垂直方向且
つ塗布領域１０Ｂ方向に半導体接続用基板１０のエッジ
（または周縁部分１０Ａ，…，１０Ａ）に向かって所定
寸法（具体的には、少なくとも、ＣＳＰ用半導体ベアチ
ップ１１よりも外側に接続用電極３０，…，３０がはみ
出す程度の寸法）だけ細長い電極形状を有する複数の接
続用電極３０，…，３０が形成されている。
【００２９】本実施形態では、図１（ａ）に示すよう
に、接続用電極３０，…，３０の各々を長円形状（楕円
形状）とし、長軸方向に細長い電極形状としているが、
特にこの楕円形状に限定されることなく、長方形等の細
長い形状ならば適用できる。
【００３０】このような複数の接続用電極３０，…，３
０の各々は、長円形状（楕円形状）の電極形状となって
いるので、ＣＳＰ用半導体ベアチップ１１の表面実装
（具体的には、ワイヤーボンド実装やフリップチップ実
装）時に、前述の一対一の対応関係に従った電極パッド
２０，…，２０の各々と、後述するボンディングワイヤ
ー４０Ａ，…，４０Ａやバンプ４０Ｂ，…，４０Ｂ等の
導電性接続手段４０を介してワイヤーボンド接続やフリ
ップチップ接続されることになる。
【００３１】すなわち、搭載辺１１Ｂ，…，１１Ｂに対
して略垂直方向且つ塗布領域１０Ｂ方向に所定寸法（具
体的には、少なくとも、ＣＳＰ用半導体ベアチップ１１
よりも外側に接続用電極３０，…，３０がはみ出す程度
の寸法）だけ細長い電極形状とした接続用電極３０，
…，３０により、ワイヤーボンド接続方式やフリップチ
ップ接続方式等の多種多様な接続方式を用いてＣＳＰ用
半導体ベアチップ１１を実装する場合であっても、ワイ
ヤーボンド接続方式やフリップチップ接続方式等の多種
多様な接続方式に一対一に対応した接続用基板を各々作
成する必要がなくなって基板の共用化が可能となり、そ
の結果、基板作成費用や基板作成時間を削減でき、高い
生産性や部品の共用化が実現でき、接続多様性に富む半
導体接続用基板１０を実現できるようになる。
【００３２】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。その結果、基板作成
費用や基板作成時間を削減でき、高い生産性や部品の共
用化が実現でき、接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００３３】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂９０の塗布領域
１０Ｂが、図１（ａ）に示すように、半導体接続用基板
１０におけるＣＳＰ用半導体ベアチップ１１の搭載面１
１Ａ内と接続用電極３０，…，３０の末端部３０Ａ，
…，３０Ａを含む周縁部分１０Ａに設けられている。絶
縁樹脂９０としては、ソルダーレジスト、エポキシ系樹
脂、シリコン系樹脂、アクリル系樹脂等を用いることが
できる。
【００３４】これにより、ＣＳＰ用半導体ベアチップ１
１の搭載面１１Ａ内と接続用電極３０，…，３０の末端
部３０Ａ，…，３０Ａを含む周縁部分１０Ａに設けられ
た絶縁樹脂９０の塗布領域１０Ｂは接続方式に対応して
変更できるような基板共用化を図っているので、ワイヤ
ーボンド接続方式やフリップチップ接続方式等の多種多
様な接続方式を用いてＣＳＰ用半導体ベアチップ１１を
実装する場合であっても、ワイヤーボンド接続方式やフ
リップチップ接続方式等の多種多様な接続方式に一対一
に対応した接続用基板を各々作成する必要がなくなって
基板の共用化が可能となり、その結果、基板作成費用や
基板作成時間を削減でき、高い生産性や部品の共用化が
実現でき、接続多様性に富む半導体接続用基板１０を実
現できるようになる。
【００３５】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。その結果、基板作成
費用や基板作成時間を削減でき、高い生産性や部品の共
用化が実現でき、接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００３６】以下に、各種実施形態を示す。
【００３７】（第１実施形態）図２（ａ）は、本発明の
半導体接続用基板１０の第１実施形態を説明するための
上面図であり、図２（ｂ）は、図２（ａ）の半導体接続
用基板１０に半導体ベアチップ１１をフリップチップ接
続した場合の断面図である。また図５は、図２（ｂ）の
半導体接続用基板１０にフリップチップ接続方式に対応
した絶縁樹脂９０の塗布領域１０Ｂを半導体ベアチップ
１１の搭載面（ボンディング面）１１Ａ内と接続用電極
３０，…，３０の末端部３０Ａ，…，３０Ａを含む周縁
部分１０Ａに設けた一実施形態を説明するための上面図
である。
【００３８】図２（ａ），（ｂ）に示す半導体接続用基
板１０は、パッケージ封止されていないＬＳＩであるベ
アチップを、その回路面を下向きにして接続するフリッ
プチップ実装に適用できる。以下の説明では、半導体ベ
アチップ１１をベアチップＬＳＩ１１と呼ぶことにす
る。
【００３９】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００４０】ベアチップＬＳＩ１１の回路面（半導体素
子や抵抗などによって回路が形成されている面）の外縁
には、ベアチップＬＳＩ１１の回路が半導体接続用基板
１０上の配線パターン等の外部と電気的コンタクトを行
うために複数のバンプ４０Ｂ，…，４０Ｂが数１０μｍ
ピッチ（バンプピッチ）で形成されている。以下では、
Ａｕ（金）バンプ４０Ｂ，…，４０Ｂを用いて説明を行
う。
【００４１】複数のフリップチップ接続パッド（接続陽
電極）３０，…，３０の各々は、図２（ｂ）に示すよう
に、複数のＡｕバンプ４０Ｂ，…，４０Ｂの各々に対し
て一対一の対応関係を維持した状態で、ベアチップＬＳ
Ｉ１１のボンディング面１１Ａの各辺１１Ｂ，…，１１
Ｂに沿い、かつ４つの搭載辺１１Ｂ，…，１１Ｂの各々
に対して略垂直方向且つ塗布領域１０Ｂ方向に所定寸法
（具体的には、少なくとも、ベアチップＬＳＩ１１より
も外側に接続用電極３０，…，３０がはみ出す程度の寸
法）だけ細長い電極形状（具体的には、図２（ａ）に示
すような楕円の電極形状）で半導体接続用基板１０上に
形成されている。なお、細長い電極形状に代えて、長方
形の電極形状等を用いることができることは前述した通
りである。
【００４２】これらのフリップチップ接続パッド３０，
…，３０の各々は、バンプピッチと同一のピッチ（パッ
ドピッチ）で形成され、ベアチップＬＳＩ１１をフェイ
スダウンした状態（回路面を半導体接続用基板１０上面
側に下向きに伏せた状態）でフリップチップ接続を実行
する際に、複数のフリップチップ接続パッド３０，…，
３０の各々が、一対一の対応関係に従ったＡｕバンプ４
０Ｂ，…，４０Ｂの各々と導電性材料７０（図示せず）
を接続媒体とし電気的接続材料を挟んでフリップチップ
接続されることになる。
【００４３】ここで電気的接続材料としては、ＩｎＳｎ
Ｐｂハンダ、Ａｇ導電性接着剤、ＡｇＰｄ導電性接着
剤、異方性導電膜などが用いられる。
【００４４】このようなフリップチップ接続パッド３
０，…，３０は、先ず、膜厚が数μｍの銅（Ｃｕ）、銀
（Ａｇ）、タングステン（Ｗ）等の下地パターンを形成
し、続いて、この下地パターン上に１〜２μｍ程度のニ
ッケル鍍金膜を形成し、続いて、このニッケル鍍金膜の
上に０．２〜１μｍ程度の金（Ａｕ）鍍金膜を形成する
ことによって作成することができる。これにより、フリ
ップチップ接続に対応できるようになる。
【００４５】また本実施形態の半導体接続用基板１０で
は、ワイヤーボンド接続方式からフリップチップ接続方
式への接続方式の変更、またはその逆に、フリップチッ
プ接続方式からワイヤーボンド接続方式への接続方式の
変更に対応できるように、絶縁樹脂９０の塗布領域１０
Ｂを、ベアチップＬＳＩ１１のボンディング面１１Ａ内
とフリップチップ接続パッド３０，…，３０の末端部３
０Ａ，…，３０Ａを含む周縁部分１０Ａに設けた構造と
し、基板の共用化が図られている。絶縁樹脂９０として
は、ソルダーレジスト、エポキシ系樹脂、シリコン系樹
脂、アクリル系樹脂等を用いることができる。
【００４６】すなわち、搭載辺１１Ｂ，…，１１Ｂに対
して略垂直方向且つ塗布領域１０Ｂ方向に所定寸法（具
体的には、少なくとも、ベアチップＬＳＩ１１よりも外
側に接続用電極３０，…，３０がはみ出す程度の寸法）
だけ細長い電極形状としたフリップチップ接続パッド３
０，…，３０により、フリップチップ接続方式に代えて
ワイヤーボンド接続方式等の多種多様な接続方式を用い
てベアチップＬＳＩ１１を実装する場合であっても、こ
れらの接続方式に一対一に対応した接続用基板を各々作
成する必要がなくなってワイヤーボンド接続方式に適応
した基板との基板の共用化が可能となり、その結果、基
板作成費用や基板作成時間を削減でき、高い生産性や部
品の共用化が実現でき、接続多様性に富む半導体接続用
基板１０を実現できるようになる。
【００４７】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式をワイヤーボンド接続方式
からフリップチップ接続方式へ、またはその逆に、フリ
ップチップ接続方式からワイヤーボンド接続方式へ変更
しようとした場合であっても、変更したい接続方式に合
致した半導体接続用基板１０を新規に作り直す必要がな
くなり、半導体接続用基板１０の流用化ができるように
なる。その結果、基板作成費用や基板作成時間を削減で
き、高い生産性や部品の共用化が実現でき、接続多様性
に富む半導体接続用基板１０を実現できるようになる。
【００４８】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂９０の塗布領域
１０Ｂが、図２（ａ），（ｂ）、及び図５に示すよう
に、半導体接続用基板１０におけるベアチップＬＳＩ１
１のボンディング面１１Ａ内とフリップチップ接続パッ
ド３０，…，３０の末端部３０Ａ，…，３０Ａを含む周
縁部分１０Ａに設けられている。絶縁樹脂９０として
は、ソルダーレジスト、エポキシ系樹脂、シリコン系樹
脂、アクリル系樹脂等を用いることができる。
【００４９】これにより、ベアチップＬＳＩ１１のボン
ディング面１１Ａ内とフリップチップ接続パッド３０，
…，３０の末端部３０Ａ，…，３０Ａを含む周縁部分１
０Ａに設けられた絶縁樹脂９０の塗布領域１０Ｂは接続
方式に対応して変更できるような基板共用化を図ってい
るので、ワイヤーボンド接続方式やフリップチップ接続
方式等の多種多様な接続方式を用いてベアチップＬＳＩ
１１を実装する場合であっても、ワイヤーボンド接続方
式やフリップチップ接続方式等の多種多様な接続方式に
一対一に対応した接続用基板を各々作成する必要がなく
なって基板の共用化が可能となり、その結果、基板作成
費用や基板作成時間を削減でき、高い生産性や部品の共
用化が実現でき、接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００５０】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。その結果、基板作成
費用や基板作成時間を削減でき、高い生産性や部品の共
用化が実現でき、接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００５１】（第２実施形態）図３（ａ）は、本発明の
半導体接続用基板１０の第２実施形態を説明するための
上面図であり、図３（ｂ）は、図３（ａ）の半導体接続
用基板１０に半導体ベアチップ１１をワイヤーボンド接
続した場合の断面図である。また図６は、図３（ｂ）の
半導体接続用基板１０にワイヤーボンド接続方式に対応
した絶縁樹脂９０の塗布領域１０Ｂを半導体ベアチップ
１１のボンディング面１１Ａ内と接続用電極３０，…，
３０の末端部３０Ａ，…，３０Ａを含む周縁部分１０Ａ
に設けた一実施形態を説明するための上面図である。な
お、上述の実施形態において既に記述したものと同一の
部分については、同一符号を付し、重複した説明は省略
する。
【００５２】ＣＳＰ用の半導体ベアチップ１１の回路面
（半導体素子や抵抗などによって回路が形成されている
面）には、図３（ａ）に示すように、半導体接続用基板
１０上の配線パターン等の外部と半導体素子との電気的
コンタクトを行うための複数のボンディングパッド（パ
ッド面積＝数１０μｍ×数１０μｍ）５０，…，５０が
数１０μｍ〜数ｍｍのピッチで形成されていることが通
常である。
【００５３】図３（ａ），（ｂ）に示す複数の接続用電
極３０，…，３０の各々は、半導体接続用基板１０の外
部と電気的コンタクトを行うために半導体ベアチップ１
１上に設けられたワイヤーボンド接続用の複数のボンデ
ィングパッド５０，…，５０に対して一対一の対応関係
を維持した状態で、半導体ベアチップ１１のボンディン
グ面１１Ａの各辺１１Ｂ，…，１１Ｂに沿い、かつボン
ディングワイヤー４０Ａ，…，４０Ａの延在する方向に
所定寸法（具体的には、少なくとも、ＣＳＰ用半導体ベ
アチップ１１よりも外側に接続用電極３０，…，３０が
はみ出す程度の寸法）だけ細長い電極形状で形成されて
いる。なお、細長い電極形状に代えて、長方形の電極形
状等を用いることができることは前述した通りである。
【００５４】このようなワイヤーボンド接続用電極３
０，…，３０は、先ず、膜厚が数μｍの銅（Ｃｕ）、銀
（Ａｇ）、タングステン（Ｗ）等の下地パターンを形成
し、続いて、この下地パターン上に１〜２μｍ程度のニ
ッケル鍍金膜を形成し、続いて、このニッケル鍍金膜の
上に０．２〜１μｍ程度の金（Ａｕ）鍍金膜を形成する
ことによって作成することができる。これにより、ワイ
ヤーボンディング（ワイヤーボンド接続）に対応できる
ようになる。
【００５５】これらの接続用電極３０，…，３０の各々
は、図３（ａ），（ｂ）に示すように、半導体ベアチッ
プ１１をフェイスアップした状態でワイヤーボンド接続
を実行する際に、複数の接続用電極３０，…，３０の各
々が、一対一の対応関係に従ったボンディングパッド５
０，…，５０とボンディングワイヤー（具体的にはＡｕ
製のボンディングワイヤー）４０Ａ，…，４０Ａを電気
接続媒体としてワイヤーボンド接続される。
【００５６】すなわち、ボンディングワイヤー４０Ａ，
…，４０Ａの延在する方向に所定寸法（具体的には、少
なくとも、ＣＳＰ用半導体ベアチップ１１よりも外側に
接続用電極３０，…，３０がはみ出す程度の寸法）だけ
細長い電極形状とした接続用電極３０，…，３０によ
り、ワイヤーボンド接続方式に代えてフリップチップ接
続方式等の多種多様な接続方式を用いて半導体ベアチッ
プ１１を実装する場合であっても、これらの接続方式に
一対一に対応した接続用基板を各々作成する必要がなく
なってワイヤーボンド接続方式に適応した基板との基板
の共用化が可能となり、その結果、基板作成費用や基板
作成時間を削減でき、高い生産性や部品の共用化が実現
でき、接続多様性に富む半導体接続用基板１０を実現で
きるようになる。
【００５７】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式をワイヤーボンド接続方式
からフリップチップ接続方式へ、またはその逆に、フリ
ップチップ接続方式からワイヤーボンド接続方式へ変更
しようとした場合であっても、変更したい接続方式に合
致した半導体接続用基板１０を新規に作り直す必要がな
くなり、半導体接続用基板１０の流用化ができるように
なる。その結果、基板作成費用や基板作成時間を削減で
き、高い生産性や部品の共用化が実現でき、接続多様性
に富む半導体接続用基板１０を実現できるようになる。
【００５８】一方、ワイヤーボンド接続方式やフリップ
チップ接続方式等の各種の接続方式間で半導体接続用基
板１０の共用化を図るために、絶縁樹脂９０の塗布領域
１０Ｂが、図３（ａ），（ｂ）、及び図６に示すよう
に、に示すように、半導体接続用基板１０におけるＣＳ
Ｐ用半導体ベアチップ１１のボンディング面１１Ａ内と
ワイヤーボンディングパッド５０，…，５０の末端部３
０Ａ，…，３０Ａを含む周縁部分１０Ａに設けられてい
る。絶縁樹脂９０としては、ソルダーレジスト、エポキ
シ系樹脂、シリコン系樹脂、アクリル系樹脂等を用いる
ことができる。
【００５９】これにより、ＣＳＰ用半導体ベアチップ１
１のボンディング面１１Ａ内とワイヤーボンディングパ
ッド５０，…，５０の末端部３０Ａ，…，３０Ａを含む
周縁部分１０Ａに設けられた絶縁樹脂９０の塗布領域１
０Ｂは接続方式に対応して変更できるような基板共用化
を図っているので、ワイヤーボンド接続方式やフリップ
チップ接続方式等の多種多様な接続方式を用いてＣＳＰ
用半導体ベアチップ１１を実装する場合であっても、ワ
イヤーボンド接続方式やフリップチップ接続方式等の多
種多様な接続方式に一対一に対応した接続用基板を各々
作成する必要がなくなって基板の共用化が可能となり、
その結果、基板作成費用や基板作成時間を削減でき、高
い生産性や部品の共用化が実現でき、接続多様性に富む
半導体接続用基板１０を実現できるようになる。
【００６０】更に加えて、何らかの理由で接続方式を、
ワイヤーボンド接続方式からフリップチップ接続方式
へ、またはその逆に、フリップチップ接続方式からワイ
ヤーボンド接続方式へ変更しようとした場合であって
も、変更したい接続方式に合致した半導体接続用基板１
０を新規に作り直す必要がなくなり、半導体接続用基板
１０の流用化ができるようになる。その結果、基板作成
費用や基板作成時間を削減でき、高い生産性や部品の共
用化が実現でき、接続多様性に富む半導体接続用基板１
０を実現できるようになる。
【００６１】（第３実施形態）図４（ａ）は、本発明の
半導体接続用基板１０の第３実施形態を説明するための
上面図であり、図４（ｂ）は、図４（ａ）の半導体接続
用基板１０に半導体ベアチップ１１を実装した場合の断
面図である。なお、上述の実施形態において既に記述し
たものと同一の部分については、同一符号を付し、重複
した説明は省略する。
【００６２】半導体接続用基板１０としては、特に限定
されることなく、ポリイミド基板、ＦＲ−４やＦＲ−５
等に代表されるガラスエポキシ基板、ＢＴレジン基板、
アルミナに代表されるセラミック基板等を用いることが
できる。
【００６３】図４（ａ），（ｂ）に示す接続用電極３
０，…，３０は、複数の電極パッド２０，…，２０の各
々に対して一対一の対応関係を維持した状態で、ＣＳＰ
用半導体ベアチップ１１の搭載面１１Ａの各辺１１Ｂ
（図４中では４辺１１Ｂ，…，１１Ｂ）に沿い、かつこ
れらの搭載辺１１Ｂ，…，１１Ｂに対して略垂直方向且
つ塗布領域１０Ｂ方向に半導体接続用基板１０のエッジ
（または周縁部分１０Ａ，…，１０Ａ）に向かって所定
寸法（具体的には、少なくとも、ＣＳＰ用半導体ベアチ
ップ１１よりも外側に接続用電極３０，…，３０がはみ
出す程度の寸法）だけ細長い電極形状を有する複数の接
続用電極３０，…，３０が形成されている。
【００６４】本実施形態では、図４（ａ）に示すよう
に、接続用電極３０，…，３０の各々を長円形状（楕円
形状）とし、長軸方向に細長い電極形状としているが、
特にこの楕円形状に限定されることなく、長方形等の細
長い形状ならば適用できる。
【００６５】このような複数の接続用電極３０，…，３
０の各々は、長円形状（楕円形状）の電極形状となって
いるので、ＣＳＰ用半導体ベアチップ１１の表面実装
（具体的には、ワイヤーボンド実装やフリップチップ実
装）時に、前述の一対一の対応関係に従った電極パッド
２０，…，２０の各々と、後述するボンディングワイヤ
ー４０Ａ，…，４０Ａやバンプ４０Ｂ，…，４０Ｂ等の
導電性接続手段４０を介してワイヤーボンド接続やフリ
ップチップ接続されることになる。
【００６６】更にこのような複数の接続用電極３０，
…，３０の各々の細長い電極形状の末端部（図４（ａ）
に示すように、周縁部１０Ａ付近）３０Ａ，…，３０Ａ
には、半導体接続用基板１０の外部と電気的コンタクト
を行って基板検査を実行するための電極であるテストパ
ッド８０，…，８０が形成されている。
【００６７】本実施形態では、テストパッド８０，…，
８０の大きさを、直径０．１〜０．３ｍｍ程度に設定し
ている。
【００６８】この様なテストパッド８０，…，８０は、
前述のボンディングワイヤー５０，…，５０やフリップ
チップ接続パッド３０，…，３０と同時に同一プロセス
によって形成される。具体的には、、先ず、膜厚が数μ
ｍの銅（Ｃｕ）、銀（Ａｇ）、タングステン（Ｗ）等の
下地パターンを形成し、続いて、この下地パターン上に
１〜２μｍ程度のニッケル鍍金膜を形成し、続いて、こ
のニッケル鍍金膜の上に０．２〜１μｍ程度の金（Ａ
ｕ）鍍金膜を形成することによって作成することができ
る。
【００６９】一方、絶縁樹脂９０の塗布領域１０Ｂは、
図４（ａ）に示すように、テストパッド８０，…，８０
のエッジから０．０５ｍｍ程度離れた周辺部分、及び半
導体接続用基板１０におけるＣＳＰ用半導体ベアチップ
１１の搭載面１１Ａ内と接続用電極３０，…，３０の末
端部３０Ａ，…，３０Ａを含む周縁部分１０Ａに設けら
れている。絶縁樹脂９０としては、ソルダーレジスト、
エポキシ系樹脂、シリコン系樹脂、アクリル系樹脂等を
用いることができる。
【００７０】このように、細長い電極形状の接続用電極
３０，…，３０の末端部３０Ａ，…，３０Ａにテストパ
ッド８０，…，８０が設けられているため、半導体接続
用基板１０単体（または半導体接続用基板１０が実装さ
れているパッケージ単体）でのテストパッド８０，…，
８０を入出力端子とする検査ができる検査環境を提供で
きるようになる。
【００７１】更に加えて、半導体接続用基板１０単体
（または半導体接続用基板１０が実装されているパッケ
ージ単体）を一度プリント基板上に実装した後に取り外
した場合であっても、テストパッド８０，…，８０を入
出力端子として用いることにより、基板の裏面ランドの
ハンダ等を半導体接続用基板１０単体（または半導体接
続用基板１０が実装されているパッケージ単体）の実装
前と同様な状態に修復することなく、取り外した状態で
の半導体接続用基板１０単体（または半導体接続用基板
１０が実装されているパッケージ単体）のテストパッド
８０，…，８０を入出力端子とする検査ができる検査環
境を提供できるようになる。更に加えて、テストパッド
８０，…，８０の配置位置を統一化することにより、検
査治具（ソケット、プローバー、パフォーマンスボード
等）の共用化を図ることか可能となり、その結果、検査
の効率化や低コスト化を図ることができ、製品の開発期
間を短縮でき、パッケージの不良解析期間を短縮するこ
とができるようになる。
【００７２】
【発明の効果】請求項１に記載の発明によれば、搭載辺
に略垂直方向に、少なくとも半導体ベアチップよりも外
側にはみ出す程度の所定寸法だけ細長い電極形状とした
接続用電極により、ワイヤーボンド接続方式やフリップ
チップ接続方式等の多種多様な接続方式を用いて半導体
ベアチップを実装する場合であっても、ワイヤーボンド
接続方式やフリップチップ接続方式等の多種多様な接続
方式に一対一に対応した接続用基板を各々作成する必要
がなくなって基板の共用化が可能となり、その結果、基
板作成費用や基板作成時間を削減できる接続多様性に富
む半導体接続用基板を実現できるようになる。
【００７３】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板を新たに作り直す必要がなく
なり、半導体接続用基板の流用化ができるようになる。
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板を実現できるようにな
る。
【００７４】請求項２に記載の発明によれば、細長い電
極形状の接続用電極の末端部にテストパッドが設けられ
ているため、半導体接続用基板単体（または半導体接続
用基板が実装されているパッケージ単体）でのテストパ
ッドを入出力端子とする検査ができる検査環境を提供で
きるようになる。
【００７５】更に加えて、半導体接続用基板単体（また
は半導体接続用基板が実装されているパッケージ単体）
を一度プリント基板上に実装した後に取り外した場合で
あっても、テストパッドを入出力端子として用いること
により、基板の裏面ランドのハンダ等を半導体接続用基
板単体（または半導体接続用基板が実装されているパッ
ケージ単体）の実装前と同様な状態に修復することな
く、取り外した状態での半導体接続用基板単体（または
半導体接続用基板が実装されているパッケージ単体）の
テストパッドを入出力端子とする検査ができる検査環境
を提供できるようになる。
【００７６】更に加えて、テストパッド８０，…，８０
の配置位置を統一化することにより、検査治具（ソケッ
ト、プローバー、パフォーマンスボード等）の共用化を
図ることか可能となり、その結果、検査の効率化や低コ
スト化を図ることができ、製品の開発期間を短縮でき、
パッケージの不良解析期間を短縮することができるよう
になる。
【００７７】請求項３に記載の発明によれば、請求項１
又は２に記載の効果に加えて、半導体ベアチップの搭載
面内と接続用電極の末端部を含む周縁部分に設けられた
絶縁樹脂の塗布領域は接続方式に対応して変更できるよ
うな基板共用化を図っているので、ワイヤーボンド接続
方式やフリップチップ接続方式等の多種多様な接続方式
を用いて半導体ベアチップを実装する場合であっても、
ワイヤーボンド接続方式やフリップチップ接続方式等の
多種多様な接続方式に一対一に対応した接続用基板を各
々作成する必要がなくなって基板の共用化が可能とな
り、その結果、基板作成費用や基板作成時間を削減でき
る接続多様性に富む半導体接続用基板を実現できるよう
になる。
【００７８】更に加えて、何らかの理由で接続方式を変
更しようとした場合であっても、変更したい接続方式に
合致した半導体接続用基板を新たに作り直す必要がなく
なり、半導体接続用基板の流用化ができるようになる。
その結果、基板作成費用や基板作成時間を削減できる接
続多様性に富む半導体接続用基板を実現できるようにな
る。
【００７９】請求項４に記載の発明によれば、請求項３
に記載の効果に加えて、ボンディングワイヤーの延在す
る方向に、少なくとも半導体ベアチップよりも外側には
み出す程度の所定寸法だけ細長い電極形状とした接続用
電極により、ワイヤーボンド接続方式に代えてフリップ
チップ接続方式等の多種多様な接続方式を用いて半導体
ベアチップを実装する場合であっても、これらの接続方
式に一対一に対応した接続用基板を各々作成する必要が
なくなってワイヤーボンド接続方式に適応した基板との
基板の共用化が可能となり、その結果、基板作成費用や
基板作成時間を削減できる接続多様性に富む半導体接続
用基板を実現できるようになる。
【００８０】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板を新たに作り直す必要がなくなり、半導体接続用基
板の流用化ができるようになる。その結果、基板作成費
用や基板作成時間を削減できる接続多様性に富む半導体
接続用基板を実現できるようになる。
【００８１】請求項５に記載の発明によれば、請求項３
に記載の効果に加えて、搭載辺に略垂直方向に、少なく
とも半導体ベアチップよりも外側にはみ出す程度の所定
寸法だけ細長い電極形状とした接続用電極により、フリ
ップチップ接続方式に代えてワイヤーボンド接続方式等
の多種多様な接続方式を用いて半導体ベアチップを実装
する場合であっても、これらの接続方式に一対一に対応
した接続用基板を各々作成する必要がなくなってワイヤ
ーボンド接続方式に適応した基板との基板の共用化が可
能となり、その結果、基板作成費用や基板作成時間を削
減できる接続多様性に富む半導体接続用基板を実現でき
るようになる。
【００８２】更に加えて、何らかの理由でワイヤーボン
ド接続方式から他の接続方式を変更しようとした場合で
あっても、変更したい接続方式に合致した半導体接続用
基板を新たに作り直す必要がなくなり、半導体接続用基
板の流用化ができるようになる。その結果、基板作成費
用や基板作成時間を削減できる接続多様性に富む半導体
接続用基板を実現できるようになる。
【図面の簡単な説明】
【図１】同図（ａ）は、本発明の半導体接続用基板の基
本構成を説明するための上面図であり、同図（ｂ）は、
図１（ａ）の半導体接続用基板に半導体ベアチップを実
装した場合の断面図である。
【図２】同図（ａ）は、本発明の半導体接続用基板の第
１実施形態を説明するための上面図であり、同図（ｂ）
は、図２（ａ）の半導体接続用基板に半導体ベアチップ
をフリップチップ接続した場合の断面図である。
【図３】同図（ａ）は、本発明の半導体接続用基板の第
２実施形態を説明するための上面図であり、同図（ｂ）
は、図３（ａ）の半導体接続用基板に半導体ベアチップ
をワイヤーボンド接続した場合の断面図である。
【図４】同図（ａ）は、本発明の半導体接続用基板の第
３実施形態を説明するための上面図であり、同図（ｂ）
は、図４（ａ）の半導体接続用基板に半導体ベアチップ
を実装した場合の断面図である。
【図５】図２（ｂ）の半導体接続用基板にフリップチッ
プ接続方式に対応した絶縁樹脂の塗布領域を半導体ベア
チップの搭載面内と接続用電極の末端部を含む周縁部分
に設けた一実施形態を説明するための上面図である。
【図６】図３（ｂ）の半導体接続用基板にワイヤーボン
ド接続方式に対応した絶縁樹脂の塗布領域を半導体ベア
チップの搭載面内と接続用電極の末端部を含む周縁部分
に設けた一実施形態を説明するための上面図である。
【符号の説明】 １０…半導体接続用基板 １０Ａ…周縁部分 １０Ｂ…絶縁樹脂の塗布領域 １１…半導体ベアチップ １１Ａ…半導体ベアチップの搭載面 １１Ｂ…半導体ベアチップの搭載辺 ２０…電極パッド ３０…接続用電極 ３０Ａ…接続用電極の末端部 ４０…導電性接続手段 ４０Ａ…ボンディングワイヤー ４０Ｂ…バンプ ５０…ボンディングパッド ７０…導電性材料 ８０…テストパッド ９０…絶縁樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体ベアチップを表面実装するための
    半導体接続用基板において、 外部と電気的コンタクトを行うために半導体ベアチップ
    上に設けられた複数の電極パッドに対して所定の対応関
    係を維持した状態で当該半導体ベアチップの搭載面の各
    辺に沿うと共に、当該搭載辺に略垂直方向に、少なくと
    も半導体ベアチップよりも外側にはみ出す程度の所定寸
    法だけ細長い電極形状を有する複数の接続用電極が形成
    され、 当該複数の接続用電極の各々が、当該半導体ベアチップ
    の表面実装時に、当該対応関係に従った当該電極パッド
    と導電性接続手段を介して接続されることを特徴とする
    半導体接続用基板。
  2. 【請求項２】 半導体ベアチップを表面実装するための
    半導体接続用基板において、 外部と電気的コンタクトを行うために半導体ベアチップ
    上に設けられた複数の電極パッドに対して所定の対応関
    係を維持した状態で当該半導体ベアチップの搭載面の各
    辺に沿うと共に、当該搭載辺に略垂直方向に、少なくと
    も半導体ベアチップよりも外側にはみ出す程度の所定寸
    法だけ細長い電極形状を有し、かつ外部と電気的コンタ
    クトを行うための電極であるテストパッドが当該細長い
    電極形状の末端部に設けられている複数の接続用電極が
    形成され、 当該複数の接続用電極の各々が、当該半導体ベアチップ
    の表面実装時に、当該対応関係に従った当該電極パッド
    と導電性接続手段を介して接続されることを特徴とする
    半導体接続用基板。
  3. 【請求項３】 接続方式に対応して変更できる絶縁樹脂
    の塗布領域を、前記半導体ベアチップの搭載面内と前記
    接続用電極の末端部を含む周縁部分に設けたことを特徴
    とする請求項１又は２に記載の半導体接続用基板。
  4. 【請求項４】 外部と電気的コンタクトを行うために半
    導体ベアチップ上に設けられたワイヤーボンド接続用の
    複数のボンディングパッドに対して所定の対応関係を維
    持した状態で、当該半導体ベアチップの搭載面の各辺に
    沿うと共に、ボンディングワイヤーの延在する方向に、
    少なくとも半導体ベアチップよりも外側にはみ出す程度
    の所定寸法だけ細長い電極形状を有する複数の接続用電
    極が形成され、 当該半導体ベアチップをフェイスアップした状態でワイ
    ヤーボンド接続を実行する際に、当該複数の接続用電極
    の各々が、当該対応関係に従った当該ボンディングパッ
    ドとボンディングワイヤーを介してワイヤーボンド接続
    されることを特徴とする請求項３に記載の半導体接続用
    基板。
  5. 【請求項５】 外部と電気的コンタクトを行うために半
    導体ベアチップ上に設けられたフリップチップ接続用の
    複数のバンプに対して所定の対応関係を維持した状態
    で、当該半導体ベアチップの搭載面の各辺に沿うと共
    に、当該搭載辺に略垂直方向に、少なくとも半導体ベア
    チップよりも外側にはみ出す程度の所定寸法だけ細長い
    電極形状を有する複数の接続用電極が形成され、 当該半導体ベアチップをフェイスダウンした状態でフリ
    ップチップ接続を実行する際に、当該複数の接続用電極
    の各々が、当該対応関係に従った当該バンプと導電性材
    料を介してフリップチップ接続されることを特徴とする
    請求項３に記載の半導体接続用基板。
JP2569698A 1998-02-06 1998-02-06 半導体接続用基板 Pending JPH11224915A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2569698A JPH11224915A (ja) 1998-02-06 1998-02-06 半導体接続用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2569698A JPH11224915A (ja) 1998-02-06 1998-02-06 半導体接続用基板

Publications (1)

Publication Number Publication Date
JPH11224915A true JPH11224915A (ja) 1999-08-17

Family

ID=12172967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2569698A Pending JPH11224915A (ja) 1998-02-06 1998-02-06 半導体接続用基板

Country Status (1)

Country Link
JP (1) JPH11224915A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433410B2 (en) 2000-03-31 2002-08-13 Nec Corporation Semiconductor device tester and method of testing semiconductor device
JP2002237543A (ja) * 2001-02-09 2002-08-23 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ
JPWO2004102653A1 (ja) * 2003-05-15 2006-07-13 新光電気工業株式会社 半導体装置およびインターポーザー
JP2008160161A (ja) * 2001-02-06 2008-07-10 Renesas Technology Corp 混成集積回路装置及びその製造方法並びに電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433410B2 (en) 2000-03-31 2002-08-13 Nec Corporation Semiconductor device tester and method of testing semiconductor device
JP2008160161A (ja) * 2001-02-06 2008-07-10 Renesas Technology Corp 混成集積回路装置及びその製造方法並びに電子装置
US8084852B2 (en) 2001-02-06 2011-12-27 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8222734B2 (en) 2001-02-06 2012-07-17 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US8581395B2 (en) 2001-02-06 2013-11-12 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
JP2002237543A (ja) * 2001-02-09 2002-08-23 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ
JPWO2004102653A1 (ja) * 2003-05-15 2006-07-13 新光電気工業株式会社 半導体装置およびインターポーザー

Similar Documents

Publication Publication Date Title
US6265775B1 (en) Flip chip technique for chip assembly
US7317249B2 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP2570637B2 (ja) Ｍｃｍキャリア
JP3294740B2 (ja) 半導体装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2982729B2 (ja) 半導体装置
US6841884B2 (en) Semiconductor device
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2003068806A (ja) 半導体装置及びその製造方法
US6507118B1 (en) Multi-metal layer circuit
JP2000277649A (ja) 半導体装置及びその製造方法
JPH11224915A (ja) 半導体接続用基板
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2885202B2 (ja) 半導体パッケージ用検査治具
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP3485424B2 (ja) Ｉｃパッケージ
JP2000252320A (ja) 半導体装置およびその製造方法
JPH11238761A (ja) 半導体接続用基板
US6831361B2 (en) Flip chip technique for chip assembly
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JPH0645763A (ja) 印刷配線板
JPH0851178A (ja) ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JPH11251706A (ja) 電子部品接続用基板
JPH06232199A (ja) フリップチップｉｃの実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041109

A131 Notification of reasons for refusal

Effective date: 20050215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A131 Notification of reasons for refusal

Effective date: 20051115

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130