JP2002237543A - プラスチックパッケージ - Google Patents

プラスチックパッケージ

Info

Publication number
JP2002237543A
JP2002237543A JP2001033767A JP2001033767A JP2002237543A JP 2002237543 A JP2002237543 A JP 2002237543A JP 2001033767 A JP2001033767 A JP 2001033767A JP 2001033767 A JP2001033767 A JP 2001033767A JP 2002237543 A JP2002237543 A JP 2002237543A
Authority
JP
Japan
Prior art keywords
wire bond
resist film
solder resist
copper
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001033767A
Other languages
English (en)
Inventor
Tomio Hioki
富男 日沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2001033767A priority Critical patent/JP2002237543A/ja
Publication of JP2002237543A publication Critical patent/JP2002237543A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンドに必要なワイヤボンドパッドの
面積をソルダーレジスト膜の開口部から露出させて確保
すると同時にスルーホールがソルダーレジスト膜で覆わ
れるプラスチックパッケージを提供する。 【解決手段】リード18の先部に形成されているワイヤ
ボンドパッド15が、ソルダーレジスト膜13の開口部
14から露出しているプラスチックパッケージ10にお
いて、少なくともリード18が接続されている側のワイ
ヤボンドパッド15の一部は、ソルダーレジスト膜13
によって覆われている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、銅張り樹脂基板の
表層部に表出しているワイヤボンドパッドを備えるプラ
スチックパッケージに係り、より詳細には、リードの先
部に形成されているワイヤボンドパッドをソルダーレジ
スト膜の開口部から露出させて形成するプラスチックパ
ッケージに関する。
【0002】
【従来の技術】近年の半導体素子の高性能化、小型化に
ともない、半導体素子を搭載するためのプラスチックパ
ッケージには、外部接続端子の多端子化、半導体素子の
実装性、低コスト化、放熱特性、低インピーダンス化等
の観点から、ボールグリッドアレイタイプのプラスチッ
クパッケージ(PBGA)が多く用いられている。この
PBGAは、両面に銅箔を張って形成した導体層を備え
た樹脂からなる1層又は多層の高耐熱性の銅張り樹脂基
板の所定の位置にスルーホールを穿設し、銅張り樹脂基
板の表層及びスルーホールに銅めっきを施し、その銅張
り樹脂基板の表層にドライフィルムを貼着し、フォトリ
ソグラフィ法でエッチングレジスト膜を形成し、銅箔及
び銅めっきからなる銅層にエッチング液を噴射させてエ
ッチングを行った後、エッチングレジスト膜を剥離して
導体パターンを形成し、感光性のソルダーレジストをス
クリーン印刷し、フォトリソグラフィ法によってワイヤ
ボンドパッドや外部接続端子用パッド等の部分を除いて
ソルダーレジスト膜を形成し、ソルダーレジスト膜の開
口部の露出部分にニッケルめっき及び金めっきを形成し
ている。
【0003】図4に示すように、リード53の先部に形
成されるワイヤボンドパッド51は、ワイヤボンドに必
要な領域を平面視して実質的に小判型に形成しており、
ワイヤボンドパッド51と連接するリード53の一部分
を含めてワイヤボンドパッド51の全てがソルダーレジ
スト膜52の開口部から露出している。更に、ワイヤボ
ンドパッド51をソルダーレジスト膜52で覆わないよ
うにするためにソルダーレジスト膜52の形成時の製造
ばらつきを考慮して開口部を大きく形成している。
【0004】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のプラスチックパッケージにおいては、次
のような問題がある。 (1)ワイヤボンドパッドの近傍にあるスルーホールが
ソルダーレジスト膜の開口部から露出する場合が発生す
る。この場合、スルーホール内にソルダーレジストが充
分に充填されないので、半導体素子を実装した後に気密
封止用樹脂で封止した時にスルーホール内に空洞が発生
し、半田ボールの取付やボードへの取付時の加熱により
空洞部が膨張して、半導体パッケージを破壊させる場合
がある。 (2)また、ワイヤボンドパッドの近傍にあるスルーホ
ールがソルダーレジスト膜の開口部から露出した場合、
スルーホールを形成している導体配線部が露出して、ボ
ンディングワイヤとの接触により電気的ショートを発生
させる場合がある。 (3)更に、リードも部分的にソルダーレジスト膜の開
口部から露出するが、複雑な導体配線パターンを形成す
るリードとボンディングワイヤが接触する可能性があ
り、電気的ショートが発生する場合がある。本発明は、
このような事情に鑑みてなされたものであって、ワイヤ
ボンドに必要なワイヤボンドパッドの面積をソルダーレ
ジスト膜の開口部から露出させて確保すると同時にスル
ーホールがソルダーレジスト膜で覆われるプラスチック
パッケージを提供することを目的とする。
【0005】
【課題を解決するための手段】前記目的に沿う本発明に
係るプラスチックパッケージは、リードの先部に形成さ
れているワイヤボンドパッドが、ソルダーレジスト膜の
開口部から露出しているプラスチックパッケージにおい
て、少なくともリードが接続されている側のワイヤボン
ドパッドの一部は、ソルダーレジスト膜によって覆われ
ている。これにより、ワイヤボンドを行うためのワイヤ
ボンドパッドの面積が確保できると同時にスルーホール
の導体配線の露出がないので、的確にワイヤボンドを行
うことができると同時にボンディングワイヤと導体配線
との接触による電気的ショートの発生を防止できる。更
に、導体配線パターンを構成するリードがソルダーレジ
スト膜の開口部から露出しないので、隣接する導体配線
パターンとボンディングワイヤとの接触による電気的シ
ョートの発生を防止できる。
【0006】ここで、ワイヤボンドパッドは長円状又は
小判状となって、それぞれのワイヤボンドパッドが規則
的に向きを揃えて配置され、しかも、その長手方向端部
にリードが接続され、ソルダーレジスト膜は、全ワイヤ
ボンドパッドの長手方向両側を覆っていてもよい。これ
により、ワイヤボンドパッド近傍のスルーホールをソル
ダーレジスト膜で安定して覆うことができ、半導体パッ
ケージの破壊を防止でき、電気的ショートの発生も防止
できる。更には、ワイヤボンドパッドを規則的に形成で
きるので、ワイヤボンディング不良を低減できる。
【0007】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の一実施の形
態に係るプラスチックパッケージの部分拡大断面図、図
2は同プラスチックパッケージのワイヤボンドパッド部
の部分拡大平面図、図3(A)〜(F)は同プラスチッ
クパッケージの製造方法の説明図である。
【0008】図1に示すように、本発明の一実施の形態
に係るプラスチックパッケージ10は、1層又は多層の
樹脂基材の両面に銅箔を接合して形成した銅張り樹脂基
板11からなり、その両面には銅箔、無電解銅めっき及
び電解銅めっきからなる導体配線パターン12が形成さ
れ、ソルダーレジスト膜13の開口部14から露出して
ワイヤボンドパッド15や外部接続端子用パッド16等
が形成されている。そして、ワイヤボンドパッド15や
外部接続端子用パッド16等の表面には、ニッケルめっ
き及び金めっきが施されている。また、銅張り樹脂基板
11には、多数のスルーホール17が形成されて、上面
と下面の導体配線パターン12を接続して電気的に導通
状態にしている。
【0009】図2に示すように、ワイヤボンドパッド1
5は、導体配線パターン12の一部を構成するリード1
8の先部に、ソルダーレジスト膜13の開口部14から
露出して形成されている。そして、少なくともリード1
8が接続されている側のワイヤボンドパッド15の一部
は、ソルダーレジスト膜13によって被覆されており、
ワイヤボンドパッド15の近傍に設けられているスルー
ホール17もソルダーレジスト膜13によって確実に被
覆されている。
【0010】ここで、ワイヤボンドパッド15は、長円
状又は小判状の形状をしてそれぞれのワイヤボンドパッ
ド15が規則的に向きを揃えて配置され、しかも、長円
状又は小判状の長手方向端部にリード18が接続されて
おり、ソルダーレジスト膜13が全てのワイヤボンドパ
ッド15の長手方向両側を被覆しているのがよい。これ
により、ワイヤボンドパッド15の長手方向の両側近傍
にスルーホール17が形成されていたとしても確実にス
ルーホール17をソルダーレジスト膜13で被覆するこ
とができる。
【0011】ここで、図3(A)〜(F)を参照しなが
ら本発明の一実施の形態に係るプラスチックパッケージ
10の製造方法を詳細に説明する。図3(A)に示すよ
うに、BT樹脂(ビスマイレイミドトリアジンを主成分
にした樹脂)やポリイミド樹脂等の高耐熱性、誘電特
性、絶縁特性、加工性に優れた樹脂基材の両面に、銅の
厚みが10〜70μmで、銅の純度が99.8%以上の
銅箔21を張って形成した導体層を備えた1層又は多層
の高耐熱性の銅張り樹脂基板11を用いて、この銅張り
樹脂基板11の所定の位置にスルーホール17をドリル
やレーザー等を用いて穿孔する。
【0012】次に、図3(B)に示すように、銅張り樹
脂基板11の銅箔21の表面やスルーホール17の壁面
等にパラジウム等の触媒を付与後、ホルマリンを還元剤
とする強アルカリ浴中で無電解銅めっきを施す。これに
より、スルーホール17の壁面に形成された銅の導体膜
を介して銅張り樹脂基板11の両面表層が電気的に導通
状態となる。そして、無電解銅めっきの導体膜を介し
て、めっき浴中、例えば、硫酸銅、ピロリン酸等のめっ
き浴中で陽極側に取付けられた銅板が、陰極側に取付け
られた被めっき物である銅張り樹脂基板11に対向して
配設し、銅板と銅張り樹脂基板11の間に直流電源装置
の電圧を印加することで、被めっき物である銅張り樹脂
基板11の無電解銅めっきが施されている表層及びスル
ーホール15に金属銅を析出させて電解銅めっきを施
し、無電解銅めっき及び電解銅めっきからなる銅めっき
膜22を形成する。なお、この銅めっき膜22は銅箔2
1の表面にも併せて形成される。
【0013】次に、図3(C)に示すように、銅めっき
膜22上に感光性のドライフィルムを貼着し、パターン
マスクを当接し、通常のフォトリソグラフィ法で紫外線
露光、現像を行って、所望の導体配線パターン12の非
パターン部を露出するためのドライフィルムからなるエ
ッチングレジスト膜23を形成する。
【0014】次に、図3(D)に示すように、エッチン
グレジスト膜23の形成されていない銅箔21及び銅め
っき膜22からなる銅層に、塩化第2鉄溶液、塩化第2
銅溶液、アルカリエッチャント、過酸化水素−硫酸系エ
ッチャント等のエッチング液を噴射させてエッチングを
行って銅層を除去する。その後、エッチングレジストマ
スク23の表面に剥離液を噴射して膨潤させ、エッチン
グレジスト膜23を剥離して導体配線パターン12を形
成する。この導体配線パターン12の一部は、ワイヤボ
ンドパッド15やワイヤボンドパッド15を先部に形成
するリード18によって構成される。
【0015】次に、図3(E)に示すように、感光性の
ソルダーレジストをロールコーターやスクリーン印刷等
で塗布し、パターンマスクを当接し、フォトリソグラフ
ィ法で紫外線露光、現像を行って、パターンマスクされ
たソルダーレジストを除去することで開口部14を有す
るソルダーレジスト膜13を形成する。このソルダーレ
ジスト膜13の開口部14から露出する部分は、ボンデ
ィングワイヤで半導体素子と接続するためのワイヤボン
ドパッド15や、外部接続端子用パッド16等となる。
ワイヤボンドパッド15の部分のソルダーレジスト膜1
3の開口部14の形成においては、少なくともリード1
8が接続されている側のワイヤボンドパッド15の一部
がソルダーレジスト膜13によって覆われるように形成
している。ソルダーレジスト膜13によって、半田の付
着、導体配線パターン12への汚れ、傷、腐食等が防止
される。
【0016】次いで、図3(F)に示すように、ソルダ
ーレジスト膜13の開口部14の露出部分のワイヤボン
ドパッド15や外部接続端子用パッド16等には、ニッ
ケルめっき24及び金めっき25を施すことで銅の腐食
を防止すると同時に、ボンディングワイヤや半田ボール
との接続を容易にするプラスチックパッケージを形成し
ている。このニッケルめっき24は、金めっき25の下
地めっきであり、約2〜5μm形成され、金めっき25
は、フラッシュめっきにより0.05〜0.8μm程度
の厚さに形成される。めっき浴は、ニッケルはスルファ
ミン酸浴、金は硬質金の各種めっき浴が使用できる。ま
た、ニッケルめっき24が無電解ニッケルめっきの場合
には、次亜リン酸によるニッケル−燐めっきが用いられ
る。さらに、ニッケルめっき24には、ニッケル−コバ
ルトめっき等の合金めっきが用いられる場合もある。
【0017】
【発明の効果】請求項1及び2記載のプラスチックパッ
ケージにおいては、少なくともリードが接続されている
側のワイヤボンドパッドの一部は、ソルダーレジスト膜
によって覆われているので、的確にワイヤボンドを行う
ことができると同時にボンディングワイヤとの接触によ
る電気的ショートの発生を防止できる。更に、隣接する
導体配線パターンとボンディングワイヤとの接触による
電気的ショートの発生を防止できる。特に請求項2記載
のプラスチックパッケージにおいては、ワイヤボンドパ
ッドは長円状又は小判状となって、それぞれのワイヤボ
ンドパッドが規則的に向きを揃えて配置され、しかも、
その長手方向端部にリードが接続され、ソルダーレジス
ト膜は、全ワイヤボンドパッドの長手方向両側を覆って
いるので、ワイヤボンドパッド近傍のスルーホールをソ
ルダーレジスト膜で確実に覆うことができ、半導体パッ
ケージの破壊や、電気的ショートの発生を防止できる。
また、ワイヤボンドパッドを規則的に形成できるので、
ワイヤボンディング不着等の不良を低減できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るプラスチックパッ
ケージの部分拡大断面図である。
【図2】同プラスチックパッケージのワイヤボンドパッ
ド部の部分拡大平面図である。
【図3】(A)〜(F)は同プラスチックパッケージの
製造方法の説明図である。
【図4】従来のプラスチックパッケージのワイヤボンド
パッド部の部分拡大平面図である。
【符号の説明】
10:プラスチックパッケージ、11:銅張り樹脂基
板、12:導体配線パターン、13:ソルダーレジスト
膜、14:開口部、15:ワイヤボンドパッド、16:
外部接続端子用パッド、17:スルーホール、18:リ
ード、21:銅箔、22:銅めっき膜、23:エッチン
グレジスト膜、24:ニッケルめっき、25:金めっき

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リードの先部に形成されているワイヤボ
    ンドパッドが、ソルダーレジスト膜の開口部から露出し
    ているプラスチックパッケージにおいて、少なくとも前
    記リードが接続されている側の前記ワイヤボンドパッド
    の一部は、前記ソルダーレジスト膜によって覆われてい
    ることを特徴とするプラスチックパッケージ。
  2. 【請求項2】 請求項1記載のプラスチックパッケージ
    において、前記ワイヤボンドパッドは長円状又は小判状
    となって、それぞれのワイヤボンドパッドが規則的に向
    きを揃えて配置され、しかも、その長手方向端部に前記
    リードが接続され、前記ソルダーレジスト膜は、全ワイ
    ヤボンドパッドの長手方向両側を覆っていることを特徴
    とするプラスチックパッケージ。
JP2001033767A 2001-02-09 2001-02-09 プラスチックパッケージ Pending JP2002237543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001033767A JP2002237543A (ja) 2001-02-09 2001-02-09 プラスチックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001033767A JP2002237543A (ja) 2001-02-09 2001-02-09 プラスチックパッケージ

Publications (1)

Publication Number Publication Date
JP2002237543A true JP2002237543A (ja) 2002-08-23

Family

ID=18897467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001033767A Pending JP2002237543A (ja) 2001-02-09 2001-02-09 プラスチックパッケージ

Country Status (1)

Country Link
JP (1) JP2002237543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759513B1 (ko) 2006-03-08 2007-09-18 (주)엘텍써키트 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186440A (ja) * 1997-12-22 1999-07-09 Hitachi Ltd 半導体装置
JPH11224915A (ja) * 1998-02-06 1999-08-17 Ricoh Co Ltd 半導体接続用基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186440A (ja) * 1997-12-22 1999-07-09 Hitachi Ltd 半導体装置
JPH11224915A (ja) * 1998-02-06 1999-08-17 Ricoh Co Ltd 半導体接続用基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759513B1 (ko) 2006-03-08 2007-09-18 (주)엘텍써키트 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법

Similar Documents

Publication Publication Date Title
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP2004095972A (ja) プラスチックパッケージの製造方法
JP2011014644A (ja) 配線基板およびその製造方法
TW518917B (en) A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
JP3879410B2 (ja) リードフレームの製造方法
JP2010040936A (ja) 配線基板およびその製造方法
JP2004165238A (ja) プラスチックパッケージ及びその製造方法
JP2005229138A (ja) 配線基板
JP2002237543A (ja) プラスチックパッケージ
JP2001230507A (ja) プラスチックパッケージ及びその製造方法
JP2000124363A (ja) 半導体パッケージ
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2001298117A (ja) プラスチックパッケージの製造方法
JP2000114412A (ja) 回路基板の製造方法
JP2002270714A (ja) プラスチックパッケージの製造方法
JP2001237337A (ja) プラスチックパッケージ及びその製造方法
JP2005191131A (ja) 配線基板の製造方法
JP2000091722A (ja) プリント配線板及びその製造方法
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2005340866A (ja) 配線基板
JP2004022615A (ja) プラスチックbgaパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810