JP2002270714A - プラスチックパッケージの製造方法 - Google Patents
プラスチックパッケージの製造方法Info
- Publication number
- JP2002270714A JP2002270714A JP2001068491A JP2001068491A JP2002270714A JP 2002270714 A JP2002270714 A JP 2002270714A JP 2001068491 A JP2001068491 A JP 2001068491A JP 2001068491 A JP2001068491 A JP 2001068491A JP 2002270714 A JP2002270714 A JP 2002270714A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- core substrate
- manufacturing
- blind via
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ブランドビアの内部に気泡が残らないように
ソルダーレジストを充填するプラスチックパッケージの
製造方法を提供する。 【解決手段】 絶縁性基材１１の両面に導体回路となる
銅箔１２、１２ａを貼ったコア基板１３の一方側の面か
ら穿設されたビアホール１７の他方側の面を銅箔１２ａ
で閉塞して形成するブラインドビア１８の内部に気泡２
２の発生を防止するボールグリッドアレイ型のプラスチ
ックパッケージ１０の製造方法において、コア基板１３
のブラインドビア１８の開口側に感光性の第１のソルダ
ーレジスト１４ｂを印刷する工程と、第１のソルダーレ
ジスト１４ｂで封じ込められたブラインドビア１８内の
気泡２２を真空脱泡する工程と、コア基板１３の両面に
感光性の第２のソルダーレジスト１４ｃを印刷し、フォ
トリソグラフィ法で両面に開口部を備えるソルダーレジ
スト膜１４、１４ａを形成する工程とを有する。
ソルダーレジストを充填するプラスチックパッケージの
製造方法を提供する。 【解決手段】 絶縁性基材１１の両面に導体回路となる
銅箔１２、１２ａを貼ったコア基板１３の一方側の面か
ら穿設されたビアホール１７の他方側の面を銅箔１２ａ
で閉塞して形成するブラインドビア１８の内部に気泡２
２の発生を防止するボールグリッドアレイ型のプラスチ
ックパッケージ１０の製造方法において、コア基板１３
のブラインドビア１８の開口側に感光性の第１のソルダ
ーレジスト１４ｂを印刷する工程と、第１のソルダーレ
ジスト１４ｂで封じ込められたブラインドビア１８内の
気泡２２を真空脱泡する工程と、コア基板１３の両面に
感光性の第２のソルダーレジスト１４ｃを印刷し、フォ
トリソグラフィ法で両面に開口部を備えるソルダーレジ
スト膜１４、１４ａを形成する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、コア基板の一面側
に穴を有するブラインドビアにソルダーレジストを充填
するプラスチックパッケージの製造方法に関する。
に穴を有するブラインドビアにソルダーレジストを充填
するプラスチックパッケージの製造方法に関する。
【０００２】
【従来の技術】近年の半導体素子の高性能化、小型化に
ともない、半導体素子を搭載するためのプラスチックパ
ッケージには、外部接続端子の多端子化、半導体素子の
実装性、低コスト化、放熱特性、低インピーダンス化等
の観点から、ボールグリッドアレイ型のプラスチックパ
ッケージが多く用いられている。このボールグリッドア
レイ型のプラスチックパッケージの半田ボール接続用の
外部接続端子パッドは、ビアホールから離れたところに
形成されてビアホール導体と接続させていたが、この状
態では、半導体素子の高密度化に伴うパッケージの大型
化を抑えることができないので、ビアホールの上に直接
外部接続端子パッドを形成する方法が進められている。
ともない、半導体素子を搭載するためのプラスチックパ
ッケージには、外部接続端子の多端子化、半導体素子の
実装性、低コスト化、放熱特性、低インピーダンス化等
の観点から、ボールグリッドアレイ型のプラスチックパ
ッケージが多く用いられている。このボールグリッドア
レイ型のプラスチックパッケージの半田ボール接続用の
外部接続端子パッドは、ビアホールから離れたところに
形成されてビアホール導体と接続させていたが、この状
態では、半導体素子の高密度化に伴うパッケージの大型
化を抑えることができないので、ビアホールの上に直接
外部接続端子パッドを形成する方法が進められている。
【０００３】このビアホール上の外部接続端子パッドの
形成方法には、従来の貫通型のビアホールの内部を樹
脂、導電性ペースト又はめっき等で充填する方法が採用
されている。具体的には、ビアホールの側壁面にめっき
で上下層の導通を形成した後に樹脂で孔埋めを行い、樹
脂の表面に無電解銅めっき及び電解銅めっきを形成する
方法、ビアホールに導電性ペーストで孔埋めを行い、直
接電解銅めっきを形成する方法、ビアホールに特殊な添
加剤又はパルス波形の電源を用いて直接めっきによって
孔埋めする方法、ビアホールの中に柱状にめっきを成長
させるビアポスト法で形成する方法等がある。しかしな
がら、ビアホールの中に充填物を埋め込んで形成する場
合には、充填後にビアホールの開口部を平坦に研磨をす
る必要があり、工程の増加とコストアップの要因となっ
ている。そこで、図４に示すように、絶縁性基板５１の
両面に銅箔５２、５２ａを貼ったコア基板５３の一方側
の面から穿設されたビアホール５４の他方側の面を銅箔
５２ａで閉塞して底部としてブラインドビア５５を形成
する方法が有効な方法として採用されている。そして、
コア基板５３の両面の銅箔５２、５２ａの電気的導通の
ために銅めっき層５６を銅箔５２、５２ａの両面、及び
ブラインドビア５５の内面に施し、エッチングで導体パ
ターンを形成した後、ブラインドビア５５の穴部にはソ
ルダーレジストを充填してソルダーレジスト膜５７（図
５参照）を備えるプラスチックパッケージを形成してい
る。
形成方法には、従来の貫通型のビアホールの内部を樹
脂、導電性ペースト又はめっき等で充填する方法が採用
されている。具体的には、ビアホールの側壁面にめっき
で上下層の導通を形成した後に樹脂で孔埋めを行い、樹
脂の表面に無電解銅めっき及び電解銅めっきを形成する
方法、ビアホールに導電性ペーストで孔埋めを行い、直
接電解銅めっきを形成する方法、ビアホールに特殊な添
加剤又はパルス波形の電源を用いて直接めっきによって
孔埋めする方法、ビアホールの中に柱状にめっきを成長
させるビアポスト法で形成する方法等がある。しかしな
がら、ビアホールの中に充填物を埋め込んで形成する場
合には、充填後にビアホールの開口部を平坦に研磨をす
る必要があり、工程の増加とコストアップの要因となっ
ている。そこで、図４に示すように、絶縁性基板５１の
両面に銅箔５２、５２ａを貼ったコア基板５３の一方側
の面から穿設されたビアホール５４の他方側の面を銅箔
５２ａで閉塞して底部としてブラインドビア５５を形成
する方法が有効な方法として採用されている。そして、
コア基板５３の両面の銅箔５２、５２ａの電気的導通の
ために銅めっき層５６を銅箔５２、５２ａの両面、及び
ブラインドビア５５の内面に施し、エッチングで導体パ
ターンを形成した後、ブラインドビア５５の穴部にはソ
ルダーレジストを充填してソルダーレジスト膜５７（図
５参照）を備えるプラスチックパッケージを形成してい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のプラスチックパッケージの製造方法で
は、未だ解決すべき次のような問題があった。ビアホー
ルの他方側が塞がれて底部を有するブラインドビアは、
図５に示すように、ソルダーレジスト膜５７の形成時
に、一方側の開口側からソルダーレジストが充填される
が、ブラインドビア内に気泡５８が残り、水分が溜まっ
て半田ボール接続やボードへの装着時の加熱によって急
激に気泡５８内が膨張しプラスチックパッケージを水蒸
気爆発で破壊する（通称、ポップコーン現象）場合があ
る。また、ビアホールのアスペスト比（長さ／径）が大
きく（１．０以上）なると、ブラインドビア内のソルダ
ーレジストの充填が極端に悪くなり、安定してブライン
ドビア内にソルダーレジストを充填できない。本発明
は、このような事情に鑑みてなされたものであって、ブ
ランドビアの内部に気泡が残らないようにソルダーレジ
ストを充填するプラスチックパッケージの製造方法を提
供することを目的とする。
たような従来のプラスチックパッケージの製造方法で
は、未だ解決すべき次のような問題があった。ビアホー
ルの他方側が塞がれて底部を有するブラインドビアは、
図５に示すように、ソルダーレジスト膜５７の形成時
に、一方側の開口側からソルダーレジストが充填される
が、ブラインドビア内に気泡５８が残り、水分が溜まっ
て半田ボール接続やボードへの装着時の加熱によって急
激に気泡５８内が膨張しプラスチックパッケージを水蒸
気爆発で破壊する（通称、ポップコーン現象）場合があ
る。また、ビアホールのアスペスト比（長さ／径）が大
きく（１．０以上）なると、ブラインドビア内のソルダ
ーレジストの充填が極端に悪くなり、安定してブライン
ドビア内にソルダーレジストを充填できない。本発明
は、このような事情に鑑みてなされたものであって、ブ
ランドビアの内部に気泡が残らないようにソルダーレジ
ストを充填するプラスチックパッケージの製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的に沿う本発明に
係るプラスチックパッケージの製造方法は、絶縁性基材
の両面に導体回路となる銅箔を貼ったコア基板の一方側
の面から穿設されたビアホールの他方側の面を銅箔で閉
塞して形成するブラインドビアの内部に気泡の発生を防
止するボールグリッドアレイ型のプラスチックパッケー
ジの製造方法において、コア基板のブラインドビアの開
口側に感光性の第１のソルダーレジストを印刷する第１
工程と、第１のソルダーレジストで封じ込められたブラ
インドビア内の気泡を真空脱泡する第２工程と、コア基
板の両面に感光性の第２のソルダーレジストを印刷し、
フォトリソグラフィ法で両面に開口部を備えるソルダー
レジスト膜を形成する第３工程とを有する。これによ
り、ブラインドビア内部に気泡を残すことなくソルダー
レジストを充填することができるので、ポップコーン現
象を回避するプラスチックパッケージの製造方法を提供
できる。
係るプラスチックパッケージの製造方法は、絶縁性基材
の両面に導体回路となる銅箔を貼ったコア基板の一方側
の面から穿設されたビアホールの他方側の面を銅箔で閉
塞して形成するブラインドビアの内部に気泡の発生を防
止するボールグリッドアレイ型のプラスチックパッケー
ジの製造方法において、コア基板のブラインドビアの開
口側に感光性の第１のソルダーレジストを印刷する第１
工程と、第１のソルダーレジストで封じ込められたブラ
インドビア内の気泡を真空脱泡する第２工程と、コア基
板の両面に感光性の第２のソルダーレジストを印刷し、
フォトリソグラフィ法で両面に開口部を備えるソルダー
レジスト膜を形成する第３工程とを有する。これによ
り、ブラインドビア内部に気泡を残すことなくソルダー
レジストを充填することができるので、ポップコーン現
象を回避するプラスチックパッケージの製造方法を提供
できる。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照し
て、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の一実施の形態に係るプラスチックパッケー
ジの製造方法により製造されたプラスチックパッケージ
の表裏の斜視図、部分拡大断面図、図２（Ａ）〜（Ｅ）
は同プラスチックパッケージの製造方法の説明図、図３
（Ａ）〜（Ｃ）は同プラスチックパッケージの製造方法
によるソルダーレジスト膜形成の説明図である。
て、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の一実施の形態に係るプラスチックパッケー
ジの製造方法により製造されたプラスチックパッケージ
の表裏の斜視図、部分拡大断面図、図２（Ａ）〜（Ｅ）
は同プラスチックパッケージの製造方法の説明図、図３
（Ａ）〜（Ｃ）は同プラスチックパッケージの製造方法
によるソルダーレジスト膜形成の説明図である。
【０００７】図１（Ａ）、（Ｂ）に示すように、本発明
の一実施の形態に係るプラスチックパッケージの製造方
法で製造されたプラスチックパッケージ１０は、絶縁性
基材１１の一例であるプラスチック基材の両面のそれぞ
れに銅箔１２、１２ａを貼り付けたコア基板１３の一方
側の面に、ソルダーレジスト膜１４の開口部から露出し
たボンディングワイヤ接続用のワイヤボンドパッド１５
や、半導体素子実装後のモールド樹脂の導入路１６を有
し、コア基板１３の他方側の面の銅箔１２ａで閉塞して
なるブラインドビア１８がソルダーレジストで充填され
ている。一方、コア基板１３の他方側の面に、ソルダー
レジスト膜１４ａの開口部から露出した半田ボール接続
用の外部接続端子パッド１９を備えている。そして、こ
の外部接続端子パッド１９は、ブラインドビア１８に接
続している。また、ワイヤボンドパッド１５や、導入路
１６や、外部接続端子パッド１９の銅めっき層２０上に
は、銅めっき層２０の酸化の防止、ワイヤボンドの接続
性、樹脂の導入性、半田ボールの接着性等をよくするた
めに、ニッケルめっき及び金めっきからなるカバーめっ
き２１を施している。
の一実施の形態に係るプラスチックパッケージの製造方
法で製造されたプラスチックパッケージ１０は、絶縁性
基材１１の一例であるプラスチック基材の両面のそれぞ
れに銅箔１２、１２ａを貼り付けたコア基板１３の一方
側の面に、ソルダーレジスト膜１４の開口部から露出し
たボンディングワイヤ接続用のワイヤボンドパッド１５
や、半導体素子実装後のモールド樹脂の導入路１６を有
し、コア基板１３の他方側の面の銅箔１２ａで閉塞して
なるブラインドビア１８がソルダーレジストで充填され
ている。一方、コア基板１３の他方側の面に、ソルダー
レジスト膜１４ａの開口部から露出した半田ボール接続
用の外部接続端子パッド１９を備えている。そして、こ
の外部接続端子パッド１９は、ブラインドビア１８に接
続している。また、ワイヤボンドパッド１５や、導入路
１６や、外部接続端子パッド１９の銅めっき層２０上に
は、銅めっき層２０の酸化の防止、ワイヤボンドの接続
性、樹脂の導入性、半田ボールの接着性等をよくするた
めに、ニッケルめっき及び金めっきからなるカバーめっ
き２１を施している。
【０００８】次いで、図２（Ａ）〜（Ｅ）、図３（Ａ）
〜（Ｃ）を参照しながら、本発明の一実施の形態に係る
プラスチックパッケージの製造方法を説明する。先ず、
図２（Ａ）に示すように、１層又は複数層の高耐熱性の
ＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした
樹脂）やポリイミド樹脂等のプラスチック基材からなる
絶縁性基材１１の両面に、導体回路となる銅箔１２、１
２ａを接合してコア基板１３を形成する。コア基板１３
に貼り付けられる銅箔１２、１２ａの厚みは、通常１０
〜７０μｍであり、銅の純度は、９９．８％以上のもの
を使用している。このコア基板１３の一方側の面の銅箔
１２の表面を薄く（約５μｍ程度）エッチングしてレー
ザー照射時の反射を抑えてレーザーの吸収を良好にして
から炭酸ガスレーザーを用いて、例えば１８μｓｅｃを
１回と１０μｓｅｃを４回のサイクルショットを行うこ
とでコア基板１３の他方側の面の銅箔１２ａに達するま
での貫通穴を穿設しビアホール１７を形成する。これに
より、コア基板１３の他方側の面が銅箔１２ａで閉塞さ
れたブラインドビア１８が形成される。
〜（Ｃ）を参照しながら、本発明の一実施の形態に係る
プラスチックパッケージの製造方法を説明する。先ず、
図２（Ａ）に示すように、１層又は複数層の高耐熱性の
ＢＴ樹脂（ビスマイレイミドトリアジンを主成分にした
樹脂）やポリイミド樹脂等のプラスチック基材からなる
絶縁性基材１１の両面に、導体回路となる銅箔１２、１
２ａを接合してコア基板１３を形成する。コア基板１３
に貼り付けられる銅箔１２、１２ａの厚みは、通常１０
〜７０μｍであり、銅の純度は、９９．８％以上のもの
を使用している。このコア基板１３の一方側の面の銅箔
１２の表面を薄く（約５μｍ程度）エッチングしてレー
ザー照射時の反射を抑えてレーザーの吸収を良好にして
から炭酸ガスレーザーを用いて、例えば１８μｓｅｃを
１回と１０μｓｅｃを４回のサイクルショットを行うこ
とでコア基板１３の他方側の面の銅箔１２ａに達するま
での貫通穴を穿設しビアホール１７を形成する。これに
より、コア基板１３の他方側の面が銅箔１２ａで閉塞さ
れたブラインドビア１８が形成される。
【０００９】図２（Ｂ）に示すように、ブラインドビア
１８が形成されたコア基板１３にパラジウム等の触媒を
付与後、ホルマリンを還元剤とする強アルカリ浴中で無
電解銅めっきを施す。これにより、ブラインドビア１８
の内壁面に形成された無電解銅めっきの導体膜を介して
コア基板１３の両面表層が電気的に導通状態となる。次
いで、無電解銅めっきが施されたコア基板１３を、例え
ば、硫酸銅、ピロリン酸等からなるめっき浴中に陰極側
の被めっき物として配置し、陽極側に銅板を配設し、電
圧を印加することで、コア基板１３の無電解銅めっきが
施されている面に金属銅を析出させ、電解銅めっきの被
膜を形成する。銅箔１２、１２ａの表面上及びブライン
ドビア１８の内壁面に無電解銅めっき及び電解銅めっき
からなる銅めっき層２０を形成する。
１８が形成されたコア基板１３にパラジウム等の触媒を
付与後、ホルマリンを還元剤とする強アルカリ浴中で無
電解銅めっきを施す。これにより、ブラインドビア１８
の内壁面に形成された無電解銅めっきの導体膜を介して
コア基板１３の両面表層が電気的に導通状態となる。次
いで、無電解銅めっきが施されたコア基板１３を、例え
ば、硫酸銅、ピロリン酸等からなるめっき浴中に陰極側
の被めっき物として配置し、陽極側に銅板を配設し、電
圧を印加することで、コア基板１３の無電解銅めっきが
施されている面に金属銅を析出させ、電解銅めっきの被
膜を形成する。銅箔１２、１２ａの表面上及びブライン
ドビア１８の内壁面に無電解銅めっき及び電解銅めっき
からなる銅めっき層２０を形成する。
【００１０】図２（Ｃ）に示すように、コア基板１３表
面の銅めっき層２０上に形成されたドライフィルム等か
らなるフォトレジスト膜に導体配線パターン形成のため
のパターンマスクを合わせ、紫外線露光を行い、現像を
行って、導体配線パターン以外の部分のフォトレジスト
膜を削除することで、エッチングレジストマスク２３を
形成する。
面の銅めっき層２０上に形成されたドライフィルム等か
らなるフォトレジスト膜に導体配線パターン形成のため
のパターンマスクを合わせ、紫外線露光を行い、現像を
行って、導体配線パターン以外の部分のフォトレジスト
膜を削除することで、エッチングレジストマスク２３を
形成する。
【００１１】図２（Ｄ）に示すように、エッチングレジ
ストマスク２３の形成されたコア基板１３に、塩化第二
鉄溶液、塩化第二銅溶液、アルカリエッチャント、過酸
化水素−硫酸系エッチャント等のエッチング液を噴射し
て、エッチングレジストマスク２３で覆われていない部
分の銅めっき層２０及び銅箔１２、１２ａをエッチング
する。そして、エッチングを行った後、導体配線パター
ンを覆っているエッチングレジストマスク２３の表面に
剥離液をスプレーで噴射し、フォトレジストを膨潤させ
ながら洗い流すことで、剥離、除去して導体配線パター
ン２４を形成する。
ストマスク２３の形成されたコア基板１３に、塩化第二
鉄溶液、塩化第二銅溶液、アルカリエッチャント、過酸
化水素−硫酸系エッチャント等のエッチング液を噴射し
て、エッチングレジストマスク２３で覆われていない部
分の銅めっき層２０及び銅箔１２、１２ａをエッチング
する。そして、エッチングを行った後、導体配線パター
ンを覆っているエッチングレジストマスク２３の表面に
剥離液をスプレーで噴射し、フォトレジストを膨潤させ
ながら洗い流すことで、剥離、除去して導体配線パター
ン２４を形成する。
【００１２】図２（Ｅ）に示すように、導体配線パター
ン２４の形成されたコア基板１３の一方の面に、例え
ば、半導体素子とボンディングワイヤで接続するのに使
用するワイヤボンドパッド１５や、半導体素子実装後の
モールド樹脂の導入路１６等が開口部から露出するよう
にソルダーレジスト膜１４を形成する。また、コア基板
１３の他方の面に、半田ボール接続用の外部接続端子パ
ッド１９等が開口部から露出するようにソルダーレジス
ト膜１４ａを形成する。
ン２４の形成されたコア基板１３の一方の面に、例え
ば、半導体素子とボンディングワイヤで接続するのに使
用するワイヤボンドパッド１５や、半導体素子実装後の
モールド樹脂の導入路１６等が開口部から露出するよう
にソルダーレジスト膜１４を形成する。また、コア基板
１３の他方の面に、半田ボール接続用の外部接続端子パ
ッド１９等が開口部から露出するようにソルダーレジス
ト膜１４ａを形成する。
【００１３】ここで、ソルダーレジスト膜１４、１４ａ
の形成方法について更に詳しく説明する。先ず、図３
（Ａ）に示すように、第１工程として、ブランドビア１
８の開口側の面に、ペースト状の感光性の第１のソルダ
ーレジスト１４ｂをスクリーン印刷等によって印刷す
る。なお、第１のソルダーレジスト１４ｂは、ブライン
ドビア１８の開口穴のみに印刷を行うこともできる。第
１のソルダーレジスト１４ｂの印刷によって、ブライン
ドビア１８の底部に気泡２２が閉じ込められた状態にな
る。
の形成方法について更に詳しく説明する。先ず、図３
（Ａ）に示すように、第１工程として、ブランドビア１
８の開口側の面に、ペースト状の感光性の第１のソルダ
ーレジスト１４ｂをスクリーン印刷等によって印刷す
る。なお、第１のソルダーレジスト１４ｂは、ブライン
ドビア１８の開口穴のみに印刷を行うこともできる。第
１のソルダーレジスト１４ｂの印刷によって、ブライン
ドビア１８の底部に気泡２２が閉じ込められた状態にな
る。
【００１４】次に、図３（Ｂ）に示すように、第２工程
として、ブラインドビア１８内に封じ込まれた気泡２２
を取り除くために、第１のソルダーレジスト１４ｂの充
填後すぐに真空脱泡を行う。この真空脱泡では、ペース
ト状の第１のソルダーレジスト１４ｂの粘度に合わせて
−６．５×１０3 Ｐａ〜−１．０１×１０5 Ｐａ程度の
真空度中で行う。−６．５×１０3 Ｐａを下回る低い真
空度になると気泡２２の抜けが悪くなる。真空脱泡後、
第１のソルダーレジスト１４ｂの乾燥を行う。
として、ブラインドビア１８内に封じ込まれた気泡２２
を取り除くために、第１のソルダーレジスト１４ｂの充
填後すぐに真空脱泡を行う。この真空脱泡では、ペース
ト状の第１のソルダーレジスト１４ｂの粘度に合わせて
−６．５×１０3 Ｐａ〜−１．０１×１０5 Ｐａ程度の
真空度中で行う。−６．５×１０3 Ｐａを下回る低い真
空度になると気泡２２の抜けが悪くなる。真空脱泡後、
第１のソルダーレジスト１４ｂの乾燥を行う。
【００１５】次に、図３（Ｃ）に示すように、第３工程
として、コア基板１３の両面にペースト状の感光性の第
２のソルダーレジスト１４ｃをスクリーン印刷等によっ
て印刷する。これにより、ブランドビア１８の開口穴の
第１のソルダーレジスト１４ｂの表面の凸凹を埋めて第
２のソルダーレジスト１４ｃの表面を平らに形成する。
そして、フォトリソグラフィ法で所望するパターン、例
えば、ブラインドビア１８の直下の外部接続端子パッド
１９や、半導体素子とボンディングワイヤで接続するワ
イヤボンドパッド１５や、導入路１６等を開口部とする
ソルダーレジスト膜１４、１４ａを形成する。ソルダー
レジスト膜１４、１４ａによって導体配線パターン２４
への汚れ、傷、腐食等の防止や、半田の付着の防止を行
っている。更に、ワイヤボンドパッド１５や、導入路１
６や、外部接続端子パッド１９等の銅めっき層２０のソ
ルダーレジスト膜１４、１４ａで覆われない部分には、
ニッケルめっき及び金めっきからなるカバーめっき２１
を施す。
として、コア基板１３の両面にペースト状の感光性の第
２のソルダーレジスト１４ｃをスクリーン印刷等によっ
て印刷する。これにより、ブランドビア１８の開口穴の
第１のソルダーレジスト１４ｂの表面の凸凹を埋めて第
２のソルダーレジスト１４ｃの表面を平らに形成する。
そして、フォトリソグラフィ法で所望するパターン、例
えば、ブラインドビア１８の直下の外部接続端子パッド
１９や、半導体素子とボンディングワイヤで接続するワ
イヤボンドパッド１５や、導入路１６等を開口部とする
ソルダーレジスト膜１４、１４ａを形成する。ソルダー
レジスト膜１４、１４ａによって導体配線パターン２４
への汚れ、傷、腐食等の防止や、半田の付着の防止を行
っている。更に、ワイヤボンドパッド１５や、導入路１
６や、外部接続端子パッド１９等の銅めっき層２０のソ
ルダーレジスト膜１４、１４ａで覆われない部分には、
ニッケルめっき及び金めっきからなるカバーめっき２１
を施す。
【００１６】なお、ビアホール１７の形成は、銅箔１２
をエッチングしてからレーザー照射を行う方法以外に、
一方側の面の銅箔１２の表面にレーザーの熱効率を向上
することができるシート、例えば、三菱ガス化学製のレ
ーザーシート（商品名）等を貼り付けてからレーザーで
貫通穴を穿設することもできる。この場合は、銅箔１２
を薄くすることを必要としない。また、予め一方側の面
の銅箔１２をエッチングで穿孔しておいて、レーザーの
出力を下げて銅箔１２に傷を与えないようにし、この銅
箔１２をレーザーマスクとするコンフォーマルマスク法
で貫通穴を穿設することもできる。
をエッチングしてからレーザー照射を行う方法以外に、
一方側の面の銅箔１２の表面にレーザーの熱効率を向上
することができるシート、例えば、三菱ガス化学製のレ
ーザーシート（商品名）等を貼り付けてからレーザーで
貫通穴を穿設することもできる。この場合は、銅箔１２
を薄くすることを必要としない。また、予め一方側の面
の銅箔１２をエッチングで穿孔しておいて、レーザーの
出力を下げて銅箔１２に傷を与えないようにし、この銅
箔１２をレーザーマスクとするコンフォーマルマスク法
で貫通穴を穿設することもできる。
【００１７】
【発明の効果】請求項１記載のプラスチックパッケージ
の製造方法においては、コア基板のブラインドビアの開
口側に感光性の第１のソルダーレジストを印刷する第１
工程と、第１のソルダーレジストで封じ込められたブラ
インドビア内の気泡を真空脱泡する第２工程と、コア基
板の両面に感光性の第２のソルダーレジストを印刷し、
フォトリソグラフィ法で両面に開口部を備えるソルダー
レジスト膜を形成する第３工程とを有するので、ブライ
ンドビア内部に気泡を残すことなくソルダーレジストを
充填することができ、ポップコーン現象を回避すること
ができる。
の製造方法においては、コア基板のブラインドビアの開
口側に感光性の第１のソルダーレジストを印刷する第１
工程と、第１のソルダーレジストで封じ込められたブラ
インドビア内の気泡を真空脱泡する第２工程と、コア基
板の両面に感光性の第２のソルダーレジストを印刷し、
フォトリソグラフィ法で両面に開口部を備えるソルダー
レジスト膜を形成する第３工程とを有するので、ブライ
ンドビア内部に気泡を残すことなくソルダーレジストを
充填することができ、ポップコーン現象を回避すること
ができる。
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形
態に係るプラスチックパッケージの製造方法により製造
されたプラスチックパッケージの表裏の斜視図、部分拡
大断面図である。
態に係るプラスチックパッケージの製造方法により製造
されたプラスチックパッケージの表裏の斜視図、部分拡
大断面図である。
【図２】（Ａ）〜（Ｅ）は同プラスチックパッケージの
製造方法の説明図である。
製造方法の説明図である。
【図３】（Ａ）〜（Ｃ）は同プラスチックパッケージの
製造方法におけるソルダーレジスト膜形成の説明図であ
る。
製造方法におけるソルダーレジスト膜形成の説明図であ
る。
【図４】従来のプラスチックパッケージのブラインドビ
アの説明図である。
アの説明図である。
【図５】従来のプラスチックパッケージのソルダーレジ
スト膜の説明図である。
スト膜の説明図である。
１０：プラスチックパッケージ、１１：絶縁性基材、１
２、１２ａ：銅箔、１３：コア基板、１４、１４ａ：ソ
ルダーレジスト膜、１４ｂ：第１のソルダーレジスト、
１４ｃ：第２のソルダーレジスト、１５：ワイヤボンド
パッド、１６：導入路、１７：ビアホール、１８：ブラ
インドビア、１９：外部接続端子パッド、２０：銅めっ
き層、２１：カバーめっき、２２：気泡、２３：エッチ
ングレジストマスク、２４：導体配線パターン
２、１２ａ：銅箔、１３：コア基板、１４、１４ａ：ソ
ルダーレジスト膜、１４ｂ：第１のソルダーレジスト、
１４ｃ：第２のソルダーレジスト、１５：ワイヤボンド
パッド、１６：導入路、１７：ビアホール、１８：ブラ
インドビア、１９：外部接続端子パッド、２０：銅めっ
き層、２１：カバーめっき、２２：気泡、２３：エッチ
ングレジストマスク、２４：導体配線パターン
Claims (1)
- 【請求項１】 絶縁性基材の両面に導体回路となる銅箔
を貼ったコア基板の一方側の面から穿設されたビアホー
ルの他方側の面を前記銅箔で閉塞して形成するブライン
ドビアの内部に気泡の発生を防止するボールグリッドア
レイ型のプラスチックパッケージの製造方法において、
前記コア基板の前記ブラインドビアの開口側に感光性の
第１のソルダーレジストを印刷する第１工程と、前記第
１のソルダーレジストで封じ込められた前記ブラインド
ビア内の気泡を真空脱泡する第２工程と、前記コア基板
の両面に感光性の第２のソルダーレジストを印刷し、フ
ォトリソグラフィ法で両面に開口部を備えるソルダーレ
ジスト膜を形成する第３工程とを有することを特徴とす
るプラスチックパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068491A JP2002270714A (ja) | 2001-03-12 | 2001-03-12 | プラスチックパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001068491A JP2002270714A (ja) | 2001-03-12 | 2001-03-12 | プラスチックパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270714A true JP2002270714A (ja) | 2002-09-20 |
Family
ID=18926678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001068491A Pending JP2002270714A (ja) | 2001-03-12 | 2001-03-12 | プラスチックパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270714A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518065B2 (en) | 2004-11-04 | 2009-04-14 | Mitsui Mining & Smelting Co., Ltd. | Printed wiring board for plasma display and process for producing the same |
| WO2009146588A1 (en) * | 2008-06-05 | 2009-12-10 | Hong Kong Applied Science And Technology Research Institute Co., Ltd.. | Bonding method for through-silicon-via based 3d wafer stacking |
| US8030208B2 (en) | 2008-06-02 | 2011-10-04 | Hong Kong Applied Science and Technology Research Institute Company Limited | Bonding method for through-silicon-via based 3D wafer stacking |
| WO2011125935A1 (ja) * | 2010-04-05 | 2011-10-13 | 株式会社フジクラ | 半導体装置及びその製造方法 |
| WO2019069669A1 (ja) * | 2017-10-02 | 2019-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
-
2001
- 2001-03-12 JP JP2001068491A patent/JP2002270714A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518065B2 (en) | 2004-11-04 | 2009-04-14 | Mitsui Mining & Smelting Co., Ltd. | Printed wiring board for plasma display and process for producing the same |
| US8030208B2 (en) | 2008-06-02 | 2011-10-04 | Hong Kong Applied Science and Technology Research Institute Company Limited | Bonding method for through-silicon-via based 3D wafer stacking |
| WO2009146588A1 (en) * | 2008-06-05 | 2009-12-10 | Hong Kong Applied Science And Technology Research Institute Co., Ltd.. | Bonding method for through-silicon-via based 3d wafer stacking |
| WO2011125935A1 (ja) * | 2010-04-05 | 2011-10-13 | 株式会社フジクラ | 半導体装置及びその製造方法 |
| JP2011222596A (ja) * | 2010-04-05 | 2011-11-04 | Fujikura Ltd | 半導体装置及びその製造方法 |
| WO2019069669A1 (ja) * | 2017-10-02 | 2019-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| US11329092B2 (en) | 2017-10-02 | 2022-05-10 | Sony Semiconductor Solutions Corporation | Semiconductor device, manufacturing method of semiconductor device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| JP2013105908A (ja) | 配線基板 | |
| JP2004095972A (ja) | プラスチックパッケージの製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP2000151111A (ja) | 半導体装置用基板 | |
| JP2005347391A (ja) | プリント配線板 | |
| JP4376891B2 (ja) | 半導体モジュール | |
| JP2002270714A (ja) | プラスチックパッケージの製造方法 | |
| JP2004349603A (ja) | 多層配線基板およびその製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2011216519A (ja) | 配線基板の製造方法 | |
| JP2004165238A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP2003224230A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
| KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
| JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2001298117A (ja) | プラスチックパッケージの製造方法 | |
| JP2002141440A (ja) | 基板の製造方法 |