JPH104151A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH104151A
JPH104151A JP8155096A JP15509696A JPH104151A JP H104151 A JPH104151 A JP H104151A JP 8155096 A JP8155096 A JP 8155096A JP 15509696 A JP15509696 A JP 15509696A JP H104151 A JPH104151 A JP H104151A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
electrode
forming
die attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8155096A
Other languages
English (en)
Inventor
Takeshi Toyoda
剛士 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP8155096A priority Critical patent/JPH104151A/ja
Publication of JPH104151A publication Critical patent/JPH104151A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＰＢＧＡ４１は、吸湿し、この吸湿した状態
で実装するためのに加熱炉で加熱すると、吸湿した水分
が気化膨張し、応力が発生する。この際ダイアタッチパ
ターン１７と接着剤２７の界面で剥離が生じ、さらには
膨れが発生する。この膨れにより、隣あうハンダバンプ
３５が接触し短絡が発生したり、半導体チップ２９が動
き、ボンディングワイヤ３１の切れが発生する。 【解決手段】 回路基板２５のサーマルビアホール１５
をエポキシ樹脂３７で埋める。サーマルビアホール１５
をエポキシ樹脂で３７で埋めることにより、回路基板２
５下面のソルダーレジスト２３を浸透した水分がサーマ
ルビアホール１５を通過し、接着剤２７の下面近傍に溜
まることはなくなる。またダイアタッチパターン１７の
上に金属膜３９を設け、サーマルビアホール１５の上面
を覆う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくはハンダバンプ
付き半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子回路の高機能化にともなっ
て、多数の電極端子を有する半導体装置が開発されてい
る。その代表的なものとして表面実装形多端子パッケー
ジであるプラスチック・ボールグリッドアレイ（Ｐｌａ
ｓｔｉｃ Ｂａｌｌ ＧｒｉｄＡｒｒａｙ ： 以下Ｐ
ＢＧＡと記載する）がある。
【０００３】以下、図面を用いて従来の技術を説明す
る。図１１は従来技術のＰＢＧＡを示す断面図であり、
図１２は従来技術のＰＢＧＡを示す平面図である。以下
に、図１１と図１２を用いて、従来技術のＰＢＧＡの構
造について説明する。図１１と図１２に記すように、半
導体チップ２９は、回路基板２５上面のダイアタッチパ
ターン１７の上に、接着剤２７を用いて固定されてい
る。ダイアタッチパターン１７は、回路基板２５の中央
に位置し、半導体チップ２９の電源グランドと、半導体
チップ２９の発熱を放散させる役割を兼ねている。
【０００４】ダイアタッチパターン１７の領域内には、
サーマルビアホール１５が数個設けられている。サーマ
ルビアホール１５は、ダイアタッチパターン１７で受け
た半導体チップ２９の熱を回路基板２５の下面側へ逃が
す役割と、ダイアタッチパターン１７と回路基板２５の
下面側のパット電極２１とを電気的に接続する役割とを
兼ねている。
【０００５】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線を用いる。
【０００６】接続電極１９とパット電極２１は、スルー
ホール１３を介して、電気的に接続されている。半導体
チップ２９とボンディングワイヤ３１は、遮蔽と保護の
ため封止樹脂３３で樹脂封止する。封止樹脂３３は熱硬
化性樹脂のエポキシ系樹脂が用いられる。
【０００７】さらに、回路基板２５の下面側のパット電
極２１にはハンダバンプ３５を有する。このハンダバン
プ３５には、すずと鉛の比率が約６：４の組成のハンダ
を用いる。なおハンダバンプ３５は、図示しないＰＢＧ
Ａを実装するマザーボード基板の電極パターン上に実装
される。よってＰＢＧＡとマザーボード基板が電気的に
接続される。
【０００８】つぎに回路基板２５の製造方法を説明す
る。図１３〜図１６は、従来技術の回路基板２５の製造
工程を示す図である。図１３〜図１５は、従来技術の回
路基板２５の製造工程を示す要部断面図であり、図１６
は、従来技術の回路基板２５の製造工程を示す平面図で
ある。
【０００９】図１３に記すように、樹脂基板１１は四角
形で板厚が０．２ｍｍ程度のガラスエポキシ樹脂からな
り、その上下両面に厚さ１８μｍ程度の銅箔が設けられ
ている。その樹脂基板１１には、複数のスルーホール１
３と半導体チップ２９との放熱のためのサーマルビアホ
ール１５を切削ドリル加工によって設ける。スルーホー
ル１３とサーマルビアホール１５の壁面を含む基板面を
洗浄した後、樹脂基板１１の全表面には、無電解銅メッ
キおよび電解銅メッキにより銅メッキ層４５が設けられ
る。その銅メッキ層４５はスルーホール１３とサーマル
ビアホール１５の内まで施される。
【００１０】つぎに樹脂基板１１の上下両面に、感光性
ドライフィルムを張り付け、露光現像してエッチングレ
ジスト膜を形成させる。その後エッチング液を樹脂基板
１１の上下両面に吹き付け、エッチングレジスト膜のな
い露出した銅メッキ層を除去する。このエッチング後、
残ったエッチングレジスト膜を除去する。この工程によ
り図１４と図１６に記すように、樹脂基板１１の上面側
には、ＩＣチップのダイアタッチパターン１７およびワ
イヤーボンディング用の接続電極１９を、下面側にはハ
ンダバンプを形成するためのパット電極２１が設けられ
る。なおダイアタッチパターン１７とパット電極２１
は、サーマルビアホール１５を介して、また接続電極１
９とパット電極２１はスルーホール１３を介して接続さ
れている。
【００１１】さらに樹脂基板１１の銅メッキ層４５両面
にメッキレジストをラミネートし、露光現像を行うこと
によりソルダーレジスト２３を設け、ダイアタッチパタ
ーン１７と接続電極１９とパット電極２１には、ソルダ
ーレジスト２３の開口部を設ける。
【００１２】つぎに樹脂基板１１の上下両面の露出して
いる電極の銅メッキ層の表面に、厚さ２〜５μｍ程度の
ニッケルメッキ層を設ける。さらに樹脂基板１１のニッ
ケルメッキ層の表面に、コバルト等の不純物を含み、ニ
ッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ
程度のフラッシュ金メッキ層を設ける。以上の銅メッキ
層とニッケルメッキ層とフラッシュ金メッキ層までの工
程が下地メッキ層４７を設ける下地メッキ工程である。
【００１３】つぎに下地メッキ層４７の上に、ボンディ
ングワイヤーと導通性の優れた厚さ０．３μｍ〜０．７
μｍ程度の金メッキ層４９を設ける。この工程が金メッ
キ層４９を形成する金メッキ工程である。これで図１５
に記すように、回路基板２５が完成される。
【００１４】つぎにＰＢＧＡの製造方法を図１１と図１
２を用いて説明する。回路基板２５のダイアタッチパタ
ーン１７の上に、接着剤２７を塗布し、その上に半導体
チップ２９をのせ、接着剤２７が硬化するまで乾燥させ
る。これで半導体チップ２９は回路基板上２５に固定さ
れる。
【００１５】つぎに半導体チップ２９の電極と、回路基
板２５上の接続電極１９をボンディングワイヤ３１で電
気的に接続する。つぎに半導体チップ２９とボンディン
グワイヤ３１は、封止樹脂３３でトランスファモールド
により封止される。
【００１６】つぎに回路基板２５の下面側のパット電極
２１に、直径０．６ｍｍから０．８ｍｍのハンダボール
を供給し、加熱炉を用いて加熱することによって、ハン
ダバンプ３５が設けられる。これでＰＢＧＡ４１が完成
する。
【００１７】
【発明が解決しようとする課題】前述した半導体装置に
は以下に記載するような問題点がある。一般にＰＢＧＡ
４１は保管中に程度の差はあれ、回路基板２５、封止樹
脂３３より吸湿する。この状態でＰＢＧＡ４１をマザー
ボード基板に実装するために、加熱炉で加熱すると、吸
湿した水分が気化膨張し、応力が発生する。この際最も
強度が弱い、ダイアタッチパターン１７と接着剤２７の
界面で剥離が生じ、さらには膨れが発生する。これは一
般に、パッケージのポップコーン現象と呼ばれている。
【００１８】ポップコーン現象により、隣あうハンダバ
ンプ３５が接触し、電気的に短絡が発生したり、半導体
チップ２９が動き、ボンディングワイヤ３１の切れが発
生するなど半導体装置の信頼性を損なう。
【００１９】回路基板２５において、半導体チップ２９
下のサーマルビアホール１５は、半導体チップ２９の動
作時の発熱を、ハンダバンプ３５を通過させ、ＰＢＧＡ
４１の外側に放散するために設けてある。
【００２０】しかしサーマルビアホール１５はＰＢＧＡ
４１が吸湿の際、水分の流入経路となっている。サーマ
ルビアホール１５の下面側は、ソルダーレジスト２３で
覆われているが、吸湿水分はソルダーレジスト２３を浸
透し、空洞のサーマルビアホール１５を通って、半導体
チップ２９を固定している接着剤２７の下面近傍に溜ま
る。このためサーマルビアホール１５の数が多いほど、
ＰＢＧＡ４１に吸湿水分の溜まる量が大きくなり、ポッ
プコーン現象の発生する傾向が大きくなる。
【００２１】これまではポップコーン現象を防ぐため、
サーマルビアホール１５の数を減らしていた。しかしな
がらサーマルビアホール１５を減らすことは、半導体チ
ップ２９の放熱効果を低下させることになる。
【００２２】本発明の目的は、上記課題を解決して、半
導体チップの熱放散性を下げることなく、ＰＢＧＡが吸
湿した状態で加熱しても、半導体チップがダイアタッチ
パターンと接着剤の界面で剥離せず、さらにポップコー
ン現象が発生しない信頼性の高い半導体装置およびその
製造方法を提供することである。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。
【００２４】本発明の半導体装置は、上面側に半導体チ
ップを搭載するためのダイアタッチパターンと、半導体
チップとワイヤボンディングするための接続電極を備
え、下面側にハンダバンプを設けるためのパット電極を
備え、さらに、ダイアタッチパターンとパット電極を接
続し、半導体チップの発熱を放散するためのサーマルビ
アホールと、接続電極とパット電極を接続するためのス
ルーホールとを備える回路基板と、回路基板のダイアタ
ッチパターン上に接着剤で固定される半導体チップと、
半導体チップの電極と回路基板の接続電極を接続するた
めのボンディングワイヤと、半導体チップとボンディン
グワイヤを封止するための封止樹脂と、回路基板のパッ
ト電極上にハンダバンプとを備え、回路基板のサーマル
ビアホールが絶縁部材で埋められ、かつ、金属膜で覆わ
れていることを特徴とするものである。
【００２５】本発明の半導体装置は、上面側に半導体チ
ップを搭載するためのダイアタッチパターンと、半導体
チップとワイヤボンディングするための接続電極を備
え、下面側にハンダバンプを設けるためのパット電極を
備え、さらに、ダイアタッチパターンとパット電極を接
続し、半導体チップの発熱を放散するためのサーマルビ
アホールと、接続電極とパット電極を接続するためのス
ルーホールとを備える回路基板と、回路基板のダイアタ
ッチパターン上に接着剤で固定される半導体チップと、
半導体チップの電極と回路基板の接続電極を接続するた
めのボンディングワイヤと、半導体チップとボンディン
グワイヤを封止するための封止樹脂と、回路基板のパッ
ト電極上にハンダバンプとを備え、回路基板のサーマル
ビアホールがエポキシ樹脂で埋められ、かつ、金属膜で
覆われていることを特徴とするものである。
【００２６】また、本発明の半導体装置の製造方法は、
上下面に銅箔張りした樹脂基板に、半導体チップの放熱
用貫通穴のサーマルビアホールと、樹脂基板の上下面を
接続するためのスルーホールを形成するための穴あけ工
程と、樹脂基板の全表面と穴あけ工程で設けられた穴の
中に銅メッキ層を設ける銅メッキ工程と、穴あけ工程で
設けられた穴を絶縁部材で埋める穴埋め工程と、樹脂基
板の上面側には半導体チップを搭載するためのダイアタ
ッチパターンおよび半導体チップの電極とボンディング
ワイヤで接続される接続電極を、樹脂基板の下面側には
ハンダバンプを形成するためのパット電極を形成するた
めのパターン化工程と、接続電極およびパット電極にソ
ルダーレジストの開口部を形成するレジスト工程と、ソ
ルダーレジストの開口部に露出した電極上に金メッキの
ための下地メッキを行う下地メッキ工程と、その下地メ
ッキ層上に金メッキ層を形成する金メッキ工程と、金属
膜の形成を防ぐためのマスクを形成するマスク工程と、
金属膜を形成するための金属メッキ工程を有する回路基
板のダイアタッチパターン上に半導体チップを接着剤で
固定するダイボンド工程と、固定された半導体チップの
電極と回路基板の接続電極をボンディングワイヤで接続
するワイヤボンド工程と、回路基板上に固定された半導
体チップと、この半導体チップと回路基板上の接続電極
を接続するボンディングワイヤを樹脂で封止するトラン
スファーモールド工程と、回路基板下面側のパット電極
にハンダボールを供給し、加熱炉で加熱することによ
り、ハンダボールがパット電極上に固定され、ハンダバ
ンプが形成されるバンプ工程を有することを特徴とする
ものである。
【００２７】また、本発明の半導体装置の製造方法は、
上下面に銅箔張りした樹脂基板に、半導体チップの放熱
用貫通穴のサーマルビアホールと、樹脂基板の上下面を
接続するためのスルーホールを形成するための穴あけ工
程と、樹脂基板の全表面と穴あけ工程で設けられた穴の
中に銅メッキ層を設ける銅メッキ工程と、穴あけ工程で
設けられた穴をエポキシ樹脂で埋める穴埋め工程と、樹
脂基板の上面側には半導体チップを搭載するためのダイ
アタッチパターンおよび半導体チップの電極とボンディ
ングワイヤで接続される接続電極を、樹脂基板の下面側
にはハンダバンプを形成するためのパット電極を形成す
るためのパターン化工程と、接続電極およびパット電極
にソルダーレジストの開口部を形成するレジスト工程
と、ソルダーレジストの開口部に露出した電極上に金メ
ッキのための下地メッキを行う下地メッキ工程と、その
下地メッキ層上に金メッキ層を形成する金メッキ工程
と、金属膜の形成を防ぐためのマスクを形成するマスク
工程と、金属膜を形成するための金属メッキ工程を有す
る回路基板のダイアタッチパターン上に半導体チップを
接着剤で固定するダイボンド工程と、固定された半導体
チップの電極と回路基板の接続電極をボンディングワイ
ヤで接続するワイヤボンド工程と、回路基板上に固定さ
れた半導体チップと、この半導体チップと回路基板上の
接続電極を接続するボンディングワイヤを樹脂で封止す
るトランスファーモールド工程と、回路基板下面側のパ
ット電極にハンダボールを供給し、加熱炉で加熱するこ
とにより、ハンダボールがパット電極上に固定され、ハ
ンダバンプが形成されるバンプ工程を有することを特徴
とするものである。
【００２８】本発明の半導体装置において、サーマルビ
アホールは絶縁部材で埋められている。サーマルビアホ
ールが絶縁部材で埋められることにより、ソルダーレジ
ストを浸透した吸湿水分は、サーマルビアホールからの
流入が抑えられ、接着剤の下面近傍に溜まることはな
い。
【００２９】本発明の半導体装置において、サーマルビ
アホールはエポキシ樹脂で埋められている。サーマルビ
アホールがエポキシ樹脂で埋められることにより、ソル
ダーレジストを浸透した吸湿水分はサーマルビアホール
からの流入が抑えられ、接着剤の下面近傍に溜まること
はない。
【００３０】本発明の半導体装置において、サーマルビ
アホール上面は、ダイアタッチパターンの上に設けらる
金属膜により覆われている。ダイアタッチパターン上に
金属膜を設けることにより、半導体チップを固定する接
着剤の下面近傍への水分の流入を完全に遮蔽する。ダイ
アタッチパターン上に、金属膜を設けることにより、サ
ーマルビアホールの数を減らすことなく半導体チップの
熱放散性を下げることのないＰＢＧＡが得られる。
【００３１】サーマルビアホールを絶縁部材で埋め、ダ
イアタッチパターン上に金属膜を設けることにより、Ｐ
ＢＧＡが吸湿した状態でリフロー加熱しても、ダイアタ
ッチパターンと接着剤の界面での剥離はなく、ポップコ
ーン現象も発生しない。
【００３２】サーマルビアホールをエポキシ樹脂で埋め
ダイアタッチパターン上に金属膜を設けることにより、
ＰＢＧＡが吸湿した状態でリフロー加熱しても、ダイア
タッチパターンと接着剤の界面での剥離はなく、ポップ
コーン現象も発生しない。
【００３３】
【発明の実施の形態】以下、図面を用いて本発明の最適
な実施形態における半導体装置について説明する。図１
は、本発明の実施形態におけるＰＢＧＡの断面図であ
る。図２は、本発明の実施形態におけるＰＢＧＡの平面
図である。図１および図２を用いて、本発明のＰＢＧＡ
の構造について説明する。図において、従来技術と同一
部材は同一符号で示す。
【００３４】半導体チップ２９は、回路基板２５上面の
ダイアタッチパターン１７の上の金属膜３９の上に接着
剤２７を用いて固定されている。ダイアタッチパターン
１７は、回路基板２５の中央に位置している。金属膜３
９は、ダイアタッチパターン１７と同一形状で、ダイア
タッチパターン１７上にメッキされていて、サーマルビ
アホール１５を覆っている。
【００３５】サーマルビアホール１５を金属膜３９で覆
うことにより、回路基板２５の下面からソルダーレジス
ト２３を浸透し、さらにサーマルビアホール１５を通過
してきた水分を完全に遮蔽する。ダイアタッチパターン
１７は、半導体チップ２９の電源グランドと、半導体チ
ップ２９の発熱を放散させる役割を兼ねている。
【００３６】ダイアタッチパターン１７の領域内には、
サーマルビアホール１５が数個設けている。サーマルビ
アホール１５は、ダイアタッチパターン１７で受けた半
導体チップ２９の熱を回路基板２５の下面側へ逃がす役
割と、ダイアタッチパターン１７と回路基板２５の下面
側のパット電極２１とを電気的に接続する役割とを兼ね
ている。
【００３７】サーマルビアホール１５は、半導体チップ
２９の放熱効率を高めるため半導体チップ２９の外形サ
イズ内に設けることが望ましい。
【００３８】サーマルビアホール１５はエポキシ樹脂３
７で埋められている。サーマルビアホール１５がエポキ
シ樹脂３７で埋められることにより、回路基板２５の下
面から、ソルダーレジスト２３を浸透した水分の侵入を
抑えることができる。
【００３９】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が用いられる。
【００４０】接続電極１９とパット電極２１は、スルー
ホール１３を介して電気的に接続されている。半導体チ
ップ２９およびボンディングワイヤ３１は、遮蔽と保護
のため、封止樹脂３３で樹脂封止される。封止樹脂３３
は、熱硬化性樹脂のエポキシ系樹脂が用いられる。
【００４１】さらに回路基板２５の下面側のパット電極
２１には、ハンダバンプ３５を有する。ハンダバンプ３
５は半導体チップ２９の電極がボンディングワイヤ３１
と、接続電極１９と、スルーホール１３と、パット電極
２１を通して、ＰＢＧＡ４１の外側に出た接続端子であ
る。ハンダバンプ３５にはすずと鉛の比率が約６：４の
組成のハンダを用いる。なおハンダバンプ３５は、図示
しないＰＢＧＡを実装するマザーボード基板の電極パタ
ーン上に実装される。よってＰＢＧＡとマザーボード基
板が電気的に接続される。
【００４２】つぎに本発明のＰＢＧＡ４１における回路
基板２５の製造方法を説明する。図３〜図１０は、本発
明のＰＢＧＡ４１における回路基板２５の製造工程を示
す図である。図３〜図８は、本発明のＰＢＧＡ４１にお
ける回路基板２５の製造工程を示す断面図である。そし
て図９と図１０は、本発明のＰＢＧＡ４１における回路
基板２５の製造工程を示す平面図である。以下図３〜図
１０を用いて、回路基板２５の製造方法について説明す
る。
【００４３】樹脂基板１１は、四角形で板厚が０．２ｍ
ｍ程度のガラスエポキシ樹脂よりなり、その上下両面に
厚さ１８μｍ程度の銅箔を有する。図３に記すように、
樹脂基板１１には複数のスルーホール１３とサーマルビ
アホール１５を切削ドリル加工により設ける。
【００４４】スルーホール１３とサーマルビアホール１
５の壁面を含む基板面を洗浄したのち、樹脂基板１１の
全表面に、無電解銅メッキと電解銅メッキとによって膜
厚が１２〜２２μｍの銅メッキ層４５を設ける。このと
きのメッキ条件は電流密度が５７．８Ａ／ｄｍ2 であ
る。
【００４５】つぎに図４に記すように、スルーホール１
３とサーマルビアホール１５との中にエポキシ樹脂３７
を充填する。充填方法は一般的なスクリーン印刷法で、
基板上面に液体状のエポキシ樹脂をたらし、スキージ塗
りを３回ないし４回行う。エポキシ樹脂を乾燥させ、硬
化後エポキシ樹脂表面を研磨する。この方法により、ス
ルーホール１３とサーマルビアホール１５の中にエポキ
シ樹脂３７を完全に充填することができる。
【００４６】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図５と図９に記すように、樹
脂基板１１の上面側には、ＩＣチップのダイパターン１
７とワイヤーボンディング用の接続電極１９を、下面側
にはハンダバンプを形成するためのパット電極２１が形
成される。なおダイパターン１７とパット電極２１は、
サーマルビアホール１５を介して接続し、さらに接続電
極１９とパット電極２１はスルーホール１３を介して接
続されている。
【００４７】さらに、樹脂基板１１の銅メッキ層４５の
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイアタ
ッチパターン１７と接続電極１９とパット電極２１に
は、ソルダーレジスト２３の開口部を設ける。
【００４８】つぎに樹脂基板１１の上下両面の露出して
いる電極の銅メッキ層４５の表面に厚さ５〜１５μｍ程
度のニッケルメッキ層を設ける。このときのメッキ条件
は、電流密度が１．０Ａ／ｄｍ2 である。
【００４９】さらに樹脂基板１１のニッケルメッキ層の
表面に、コバルト等の不純物を含みニッケルメッキ層に
食いつきやすい厚さ０．０５μｍ程度のフラッシュ金メ
ッキ層を設ける。このときのメッキ条件は電流密度が
０．５Ａ／ｄｍ2 である。以上の銅メッキ層、ニッケル
メッキ層およびフラッシュ金メッキ層までの工程が下地
メッキ層４７を設ける下地メッキ工程である。
【００５０】つぎに図６に記すように、下地メッキ層４
７の上にボンディングワイヤーと導通性の優れた厚さ
０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。このときのメッキ条件は、電流密度が０．１６Ａ／
ｄｍ2 である。この工程が金メッキ層を形成する金メッ
キ工程である。
【００５１】つぎに図７および図１０に記すように、樹
脂基板１１の下面側全面と上面側の接続電極１９には、
金属膜３９を形成させないために、マスクフィルム５１
を設け、マスクする。ここでマスクフィルム５１は、ド
ライフィルムであり、ラミネート工程で形成する。この
工程がマスク工程である。
【００５２】その後、ダイアタッチパターン１７の上面
に、ダイアタッチパターン１７と同一形状で厚さ０．５
μｍ程度の金メッキ層を設け、これを金属膜３９とす
る。このときのメッキ条件は電流密度が０．１６Ａ／ｄ
ｍ2 である。これで金属膜３９によって、サーマルビア
ホール１５が覆われる。
【００５３】つぎにマスクフィルム５１を除去する。マ
スクフィルム５１を現像し、炭酸ソーダでエッチング処
理することにより、マスクフィルム５１のみを剥離でき
る。これで図８に示すように、本発明のＰＢＧＡ４１に
おける回路基板２５が完成する。
【００５４】つぎに本発明におけるＰＢＧＡ４１の製造
方法を、図１と図２を用いて説明する。回路基板２５の
ダイアタッチパターン１７の上の金属膜３９の上に、接
着剤２７を塗布し、その上に半導体チップ２９をのせ、
接着剤２７が完全に硬化するまで乾燥する。これで半導
体チップ２９は回路基板２５上に固定される。
【００５５】つぎに半導体チップ２９上面の電極と、回
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続によって、半導体チップ２９と回
路基板２５が電気的に接続される。
【００５６】つぎに半導体チップ２９とボンディングワ
イヤ３１は、封止樹脂３３で封止される。封止方法は封
止樹脂を型の中に挿入し、加熱しながらプランジャで加
圧することにより、溶融した封止樹脂がランナを通って
型の所要部に供給され、形成されるトランスファモール
ドで行う。
【００５７】つぎに回路基板２５の下面側にハンダバン
プ３５を形成する。回路基板２５の下面側のパット電極
２１上に、ハンダぬれ性をよくするためにフラックス液
を塗布し、そのパット電極２１上に直径０．６〜０．８
ｍｍのハンダボールを供給する。その後加熱炉で、約２
２０〜２３０℃の温度で加熱することにより、ハンダボ
ールがパット電極２１上に固定され、ハンダバンプ３５
が設けられる。このときフラックス液はロジン系の材料
で、ハンダボールはすずと鉛が約６：４の組成のハンダ
を使用する。
【００５８】最後に回路基板２５の下面側に残ったフラ
ックス液をアルコール等の洗浄液で洗浄し、ＰＢＧＡ４
１が完成する。本発明の半導体装置において、サーマル
ビアホールは絶縁部材で埋められている。サーマルビア
ホールが絶縁部材で埋められることにより、ソルダーレ
ジストを浸透した吸湿水分はサーマルビアホールからの
流入が抑えられ、接着剤の下面近傍に溜まることはな
い。
【００５９】本発明の半導体装置において、サーマルビ
アホールはエポキシ樹脂で埋められている。サーマルビ
アホールがエポキシ樹脂で埋められることにより、ソル
ダーレジストを浸透した吸湿水分はサーマルビアホール
からの流入が抑えられ、接着剤の下面近傍に溜まること
はない。
【００６０】本発明の半導体装置において、サーマルビ
アホールの上面は、ダイアタッチパターンの上に設けら
る金属メッキ層によって覆われている。ダイアタッチパ
ターンの上に金属メッキ層を設けることにより、半導体
チップを固定する接着剤の下面近傍への水分の流入を完
全に遮蔽する。ダイアタッチパターンの上に金属メッキ
層を設けることにより、サーマルビアホールの数を減ら
すことなく、放熱効果の大きいＰＢＧＡが得られる。
【００６１】サーマルビアホールを絶縁部材で埋め、ダ
イアタッチパターンの上に金属メッキ層を設けることに
より、ＰＢＧＡが吸湿した状態で加熱しても、ダイアタ
ッチパターンと接着剤の界面での剥離はなく、ポップコ
ーン現象も発生しない。
【００６２】サーマルビアホールをエポキシ樹脂で埋
め、ダイアタッチパターンの上に金属メッキ層を設ける
ことにより、ＰＢＧＡが吸湿した状態で加熱しても、ダ
イアタッチパターンと接着剤の界面での剥離はなく、ポ
ップコーン現象も発生しない。
【００６３】以上の本発明の実施形態の説明では、サー
マルビアホール１５をダイアタッチパターン１７側を覆
っているが、これとは逆にパット電極２１側を覆っても
同じ効果が得られる。またサーマルビアホール１５の上
下面を覆っても同じ効果が得られる。
【００６４】
【発明の効果】以上の説明で明らかなように、本発明に
おいてはサーマルビアホールがエポキシ樹脂で埋めら
れ、かつ金属膜で覆われている。したがって、従来技術
の半導体装置と異なり、半導体チップの熱放散性を下げ
ることなく、ＰＢＧＡが吸湿した状態で加熱しても、ポ
ップコーン現象を発生しない、信頼性の高い半導体装置
が得られる。
【００６５】また回路基板の製造において、サーマルビ
アホールを覆う金属膜の製造以外、銅メッキ層、ニッケ
ルメッキ層、フラッシュ金メッキ層の下地メッキ層と金
メッキ層をそのまま採用できるので、本発明は生産上有
利である。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置の構造と
その製造方法を示す断面図である。
【図２】本発明の実施の形態における半導体装置の構造
とその製造方法を示す平面図である。
【図３】本発明の実施の形態における回路基板の構造と
その製造方法を示す断面図である。
【図４】本発明の実施の形態における回路基板の製造工
程の構造とその製造方法を示す断面図である。
【図５】本発明の実施の形態における回路基板の構造と
その製造方法を示す断面図である。
【図６】本発明の実施の形態における回路基板の構造と
その製造方法を示す断面図である。
【図７】本発明の実施の形態における回路基板の構造と
その製造方法を示す断面図である。
【図８】本発明の実施の形態における回路基板の構造と
その製造方法を示す断面図である。
【図９】本発明の実施の形態における回路基板の構造と
その製造方法を示す平面図である。
【図１０】本発明の実施の形態における回路基板の構造
とその製造方法を示す平面図である。
【図１１】従来の技術における半導体装置を示す断面図
である。
【図１２】従来の技術における半導体装置を示す平面図
である。
【図１３】従来の技術における回路基板の製造工程を示
す断面図である。
【図１４】従来の技術における回路基板の製造工程を示
す断面図である。
【図１５】従来の技術における回路基板の製造工程を示
す断面図である。
【図１６】従来の技術における回路基板の製造工程を示
す平面図である。
【符号の説明】
１３ スルーホール １５ サーマルビアホール １７ ダイアタッチパターン ２５ 回路基板 ２９ 半導体チップ ３７ エポキシ樹脂 ３９ 金属膜 ４１ ＰＢＧＡ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 上面側に半導体チップを搭載するための
    ダイアタッチパターンと、半導体チップとワイヤボンデ
    ィングするための接続電極を備え、下面側にハンダバン
    プを設けるためのパット電極を備え、さらに、ダイアタ
    ッチパターンとパット電極を接続して半導体チップの発
    熱を放散するためのサーマルビアホールと、接続電極と
    パット電極を接続するためのスルーホールとを備える回
    路基板と、回路基板のダイアタッチパターン上に接着剤
    で固定される半導体チップと、半導体チップの電極と回
    路基板の接続電極を接続するためのボンディングワイヤ
    と、半導体チップとボンディングワイヤを封止するため
    の封止樹脂と、回路基板のパット電極上にハンダバンプ
    とを備え、回路基板のサーマルビアホールが絶縁部材で
    埋められ、かつ、金属膜で覆われていることを特徴とす
    る半導体装置。
  2. 【請求項２】 上面側に半導体チップを搭載するための
    ダイアタッチパターンと、半導体チップとワイヤボンデ
    ィングするための接続電極を備え、下面側にハンダバン
    プを設けるためのパット電極を備え、さらに、ダイアタ
    ッチパターンとパット電極を接続して半導体チップの発
    熱を放散するためのサーマルビアホールと、接続電極と
    パット電極を接続するためのスルーホールとを備える回
    路基板と、回路基板のダイアタッチパターン上に接着剤
    で固定される半導体チップと、半導体チップの電極と回
    路基板の接続電極を接続するためのボンディングワイヤ
    と、半導体チップとボンディングワイヤを封止するため
    の封止樹脂と、回路基板のパット電極上にハンダバンプ
    とを備え、回路基板のサーマルビアホールがエポキシ樹
    脂で埋められ、かつ、金属膜層で覆われていることを特
    徴とする半導体装置。
  3. 【請求項３】 上下面に銅箔張りした樹脂基板に、半導
    体チップの放熱用貫通穴のサーマルビアホールと、樹脂
    基板の上下面を接続するためのスルーホールを形成する
    ための穴あけ工程と、樹脂基板の全表面と穴あけ工程で
    設けられた穴の中に銅メッキ層を設ける銅メッキ工程
    と、穴あけ工程で設けられた穴を絶縁部材で埋める穴埋
    め工程と、樹脂基板の上面側には半導体チップを搭載す
    るためのダイアタッチパターンおよび半導体チップの電
    極とボンディングワイヤで接続される接続電極を、樹脂
    基板の下面側にはハンダバンプを形成するためのパット
    電極を形成するためのパターン化工程と、接続電極およ
    びパット電極にソルダーレジストの開口部を形成するレ
    ジスト工程と、ソルダーレジストの開口部に露出した電
    極上に金メッキのための下地メッキを行う下地メッキ工
    程と、その下地メッキ層上に金メッキ層を形成する金メ
    ッキ工程と、金属膜の形成を防ぐためのマスクを形成す
    るマスク工程と、金属膜を形成するための金属メッキ工
    程を有する回路基板のダイアタッチパターン上に半導体
    チップを接着剤で固定するダイボンド工程と、固定され
    た半導体チップの電極と回路基板の接続電極をボンディ
    ングワイヤで接続するワイヤボンド工程と、回路基板上
    に固定された半導体チップと、この半導体チップと回路
    基板上の接続電極を接続するボンディングワイヤを樹脂
    で封止するトランスファーモールド工程と、回路基板下
    面側のパット電極にハンダボールを供給し、加熱炉で加
    熱することにより、ハンダボールがパット電極上に固定
    され、ハンダバンプが形成されるバンプ工程を有するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 上下面に銅箔張りした樹脂基板に、半導
    体チップの放熱用貫通穴のサーマルビアホールと、樹脂
    基板の上下面を接続するためのスルーホールを形成する
    ための穴あけ工程と、樹脂基板の全表面と穴あけ工程で
    設けられた穴の中に銅メッキ層を設ける銅メッキ工程
    と、穴あけ工程で設けられた穴をエポキシ樹脂で埋める
    穴埋め工程と、樹脂基板の上面側には半導体チップを搭
    載するためのダイアタッチパターンおよび半導体チップ
    の電極とボンディングワイヤで接続される接続電極を、
    樹脂基板の下面側にはハンダバンプを形成するためのパ
    ット電極を形成するためのパターン化工程と、接続電極
    およびパット電極にソルダーレジストの開口部を形成す
    るレジスト工程と、ソルダーレジストの開口部に露出し
    た電極上に金メッキのための下地メッキを行う下地メッ
    キ工程と、その下地メッキ層上に金メッキ層を形成する
    金メッキ工程と、金属膜の形成を防ぐためのマスクを形
    成するマスク工程と、金属膜を形成するための金属メッ
    キ工程を有する回路基板のダイアタッチパターン上に半
    導体チップを接着剤で固定するダイボンド工程と、固定
    された半導体チップの電極と回路基板の接続電極をボン
    ディングワイヤで接続するワイヤボンド工程と、回路基
    板上に固定された半導体チップと、この半導体チップと
    回路基板上の接続電極を接続するボンディングワイヤを
    樹脂で封止するトランスファーモールド工程と、回路基
    板下面側のパット電極にハンダボールを供給し、加熱炉
    で加熱することにより、ハンダボールがパット電極上に
    固定され、ハンダバンプが形成されるバンプ工程を有す
    ることを特徴とする半導体装置の製造方法。
JP8155096A 1996-06-17 1996-06-17 半導体装置およびその製造方法 Pending JPH104151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8155096A JPH104151A (ja) 1996-06-17 1996-06-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8155096A JPH104151A (ja) 1996-06-17 1996-06-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH104151A true JPH104151A (ja) 1998-01-06

Family

ID=15598546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8155096A Pending JPH104151A (ja) 1996-06-17 1996-06-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH104151A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065198A (ko) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100388291B1 (ko) * 1999-06-08 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 구조
US6723932B2 (en) 2001-01-22 2004-04-20 Sony Corporation Water immersed electrical switch and method for preparation thereof
KR100442911B1 (ko) * 2000-08-29 2004-08-02 엔이씨 일렉트로닉스 가부시키가이샤 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
US6858947B2 (en) * 2001-06-11 2005-02-22 Oki Electric Industry Co., Ltd. Semiconductor device
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2011044720A (ja) * 2010-09-17 2011-03-03 Rohm Co Ltd 半導体装置
JP2013085007A (ja) * 2008-09-09 2013-05-09 Lsi Corp ビアを介して電力供給及び接地されるパッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388291B1 (ko) * 1999-06-08 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 구조
KR100442911B1 (ko) * 2000-08-29 2004-08-02 엔이씨 일렉트로닉스 가부시키가이샤 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
US6723932B2 (en) 2001-01-22 2004-04-20 Sony Corporation Water immersed electrical switch and method for preparation thereof
KR20020065198A (ko) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6858947B2 (en) * 2001-06-11 2005-02-22 Oki Electric Industry Co., Ltd. Semiconductor device
US7247522B2 (en) 2001-06-11 2007-07-24 Oki Electric Industry Co., Ltd Semiconductor device
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2013085007A (ja) * 2008-09-09 2013-05-09 Lsi Corp ビアを介して電力供給及び接地されるパッケージ
JP2011044720A (ja) * 2010-09-17 2011-03-03 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
US6329228B1 (en) Semiconductor device and method of fabricating the same
JP2003318327A (ja) プリント配線板および積層パッケージ
CN110571201B (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
KR100300922B1 (ko) 반도체장치
JP3939847B2 (ja) 半導体装置の製造方法
JP4416874B2 (ja) 半導体チップの製造方法
JPH104151A (ja) 半導体装置およびその製造方法
JP5000105B2 (ja) 半導体装置
JPH0883865A (ja) 樹脂封止型半導体装置
JP3617072B2 (ja) チップキャリア
JP4416875B2 (ja) 半導体チップ及び半導体装置の製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP2002064162A (ja) 半導体チップ
JP3768653B2 (ja) 半導体装置
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JP2000082760A (ja) 半導体装置
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JPH11154717A (ja) 半導体装置
JP2000031195A (ja) 半導体装置およびその製造方法
JP2000223613A (ja) 半導体装置
KR20000031820A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JPH08139225A (ja) 半導体パッケージおよびその製造方法
JPH08316360A (ja) Ｉｃ実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201