KR100237330B1 - 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 - Google Patents

볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 Download PDF

Info

Publication number
KR100237330B1
KR100237330B1 KR1019970004435A KR19970004435A KR100237330B1 KR 100237330 B1 KR100237330 B1 KR 100237330B1 KR 1019970004435 A KR1019970004435 A KR 1019970004435A KR 19970004435 A KR19970004435 A KR 19970004435A KR 100237330 B1 KR100237330 B1 KR 100237330B1
Authority
KR
South Korea
Prior art keywords
via hole
solder ball
copper
forming
resin substrate
Prior art date
Application number
KR1019970004435A
Other languages
English (en)
Other versions
KR19980068021A (ko
Inventor
김성진
김영문
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970004435A priority Critical patent/KR100237330B1/ko
Publication of KR19980068021A publication Critical patent/KR19980068021A/ko
Application granted granted Critical
Publication of KR100237330B1 publication Critical patent/KR100237330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지에 사용되는 PCB 기판(10)의 솔더볼 랜드(35) 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지에 관한 것이며, 더욱 상세하게는, PCB 기판(10)에서 비아(Via) 홀(40)의 하방 위치에 솔더볼 랜드(35)를 형성시키는 방법 및 그 구조를 갖는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지에 관한 것으로서, 비아 홀(40)의 저면에 구리 박판(32)을 부착하여 회로 패턴 형성 후, 비아홀(40) 하방 저면의 구리 박판 영역 일부에 솔더볼 랜드(35)를 형성시켜, 솔더볼 랜드(35)상에 융착된 솔더볼(50)의 중심 위치를 비아 홀(40)(폐색 수지물(25)이 충진)의 중심과 일치시키는 것에 의하여, 입출력 단자로서의 솔더볼(50)이 융착되는 솔더볼 랜드(35)의 형성에 필요한 면적을 최소화시킬 수 있으며, 이에 의하여 다핀화가 가능하게 될 뿐만 아니라, 비아 홀(40) 하방의 구리 박판(32)을 부착시키므로, 이를 통한 수분의 침투가 불가능하며, 따라서, 고온을 필요로 하는 와이어 본딩 공정이나 수지 몰딩 공정 등에 있어서의 수분 침투로 인한 팝콘(Pop Corn) 현상이나, 반도체 칩과 PCB 기판 사이의 계면 박리 현상을 초래할 우려가 없다.

Description

볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
본 발명은 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지에 사용되는 인쇄 회로 기판(이하, 'PCB 기판'이라 함)의 솔더볼 랜드 형성 방법 및 그 구조를 갖는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지에 관한 것이며, 더욱 상세하게는, PCB 기판에서 비아(Via) 홀의 수직 하방 위치에 솔더볼 랜드를 형성시키는 방법 및 그 구조를 갖는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지에 관한 것이다.
최근, 반도체 칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전 제품들도 소형화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 다핀화가 요구되고 있다. 따라서, 다핀화를 가능케 한 볼 그리드 어레이 반도체 패키지에 있어서도, 입출력 단자로서 사용되는 솔더볼의 밀도 증대가 더욱 요망되고 있으며, 이와 같이, 단위 면적당 솔더볼 수의 더욱 큰 증가를 위해서는 PCB 기판에 형성된 비아 홀의 중심으로부터 솔더볼이 융착되는 솔더볼 랜드의 중심까지의 거리를 단축시킬 필요가 있다.
볼 그리드 어레이 반도체 패키지의 개략적인 구조를, 제9도에 도시한 바와 같은 종래의 볼 그리드 어레이 반도체 패키지(1')을 통하여 설명하면, PCB 기판(10')상에 반도체 칩(2)이 실장되고, 실장된 반도체 칩(2)의 본드 패드(도시하지 않음)와 PCB 기판(10')상에 패턴 형성된 도전성 트레이스(Trace)(37)는 와이어(3)에 의해 전기적으로 접속되며, PCB 기판(10')상의 도전성 트레이스(37)는 비아(Via) 홀(40)을 통하여 솔더볼(50)이 융착되는 PCB 기판(10') 저면의 솔더 마스크(28)에 의해 한정되는 영역인 솔더볼 랜드(35')에 전기적으로 접속된다. 따라서, 반도체 칩(2)의 전기적 신호는 솔더볼(50)을 입출력 단자로 하여 외부의 마더(Mother) 보드(도시하지 않음)에 전송된다. 그러나, 이러한 종래의 볼 그리드 어레이 반도체 패키지(1')에 있어서는 PCB 기판(10')에 형성된 비아 홀(40)의 중심으로부터 솔더볼(50)이 융착되는 솔더볼 랜드(35')의 중심이 거리 d 만큼 벗어나 있으므로 일정한 단위 면적당 입출력 단자로서의 솔더볼(50) 수의 증가는 일정한 한계가 있을 수 밖에 없었다. 따라서, 단위 면적당의 솔더볼(50) 수(즉, 단위 면적당 솔더볼 랜드(35')의 수)를 더욱 증대시키기 위해서는 거리 d를 단축시키거나 비아 홀(40)의 중심과 솔더볼 랜드(35')의 중심을 일치시킬 필요가 있다.
종래의 솔더볼 랜드 형성 방법은 순차 설명도인 제6도에 나타낸 바와 같으며, 이에 대하여 구체적으로 설명하기로 한다.
제6(a)도는 수지 기판(20) 상하면에 구리층(30)이 코팅된 PCB 용 원판을 도시한 것이며, 제6(b)도는 PCB용 원판을 드릴 비트(Drill Bit)나 레이저 광선, 또는 화학적 식각법에 의하여 비아 홀(40)을 형성시키는 드릴링(Drilling) 단계를 도시한 것이다.
제6(c)도는 비아 홀(40)의 내주면을 구리 도금하여 구리 도금층(31)을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층(30)과 저면의 구리층(30)을 연결시키는 비아 홀 내주면 도금 단계를 도시한 것이며, 제6(d)도는 통상적인 패턴 형성 방법에 의하여 상면에 도전성 트레이스(37)를 형성시키는 회로 패턴 형성 단계를 도시한 것이다.
제6(e)도는, 패턴 형성 단계에서 구리층(30,31)의 제거된 수지 기판(20)상의 노출면(도시하지 않음) 및 도전성 트레이스(37), 그리고 비아 홀(40)의 내부 및 수지 기판(20) 저면의 솔더볼 랜드(35')를 제외한 영역에 절연성 솔더 마스크(28)를 형성시키는 솔더볼 랜드 형성 단계를 도시한 것이다.
제7도는 종래의 솔더볼 랜드 형성 방법에 관한 제6도에 있어서의 솔더볼 랜드(35')의 평면도로서, PCB 기판(10') 저면의 솔더볼 랜드(35')를 제외한 영역에는 솔더 마스크(28)가 형성되어 있으며, 외부로 노출되어 있는 솔더볼 랜드(35')는 비아 홀(40)로부터 거리 d 만큼 이격된 위치에 형성된다.
제8도는 제6도에 나타낸 종래의 방법에 의하여 형성된 솔더볼 랜드(35')상의 솔더볼(50) 융착 상태를 도시한 측단면도로서, 융착된 솔더볼(50)의 중심 위치는 비아 홀(40)(솔더 마스크(28)가 충진)의 중심으로부터 거리 d 만큼 이격되어 있다.
따라서, 상기한 바와 같은 종래의 솔더볼 랜드(35') 형성 방법에 의하면, 입출력 단자로서 사용되는 솔더볼(50)을 융착시키기 위한 솔더볼 랜드(35')를 형성시키기 위해서는 비교적 많은 면적이 소요되는 문제가 있으며, 이것은 다핀화를 저해하는 하나의 요인이 되었다. 또한, 비아 홀(40)의 내외부가 솔더 마스크(28)만으로 충진 및 피복되어 있으므로, 이를 통한 수분의 침투가 비교적 용이하여 고온을 필요로 하는 와이어 본딩 공정이나 수지 몰딩 공정등에 있어서 침투된 수분의 급팽창으로 인한 팝콘(Pop Corn) 현상이나, 반도체 칩과 PCB 기판 사이의 계면 박리 현상을 초래할 염려가 있었다.
본 발명은 상기한 바와 같은 종래 기술의 제반 문제점을 해소하기 위한 것으로서, 비아(Via) 홀의 상하 개구를 구리로 도금한 후 회로 패턴을 형성시키고 비아 홀의 중심과 솔더볼 랜드의 중심을 일치시키거나 또는 적어도 비아 홀 영역내에 솔더볼 랜드의 중심이 위치하도록 형성시키는 것에 의하여, 솔더볼 랜드의 형성에 필요한 면적을 최소화하여 다핀화를 가능케 하는 동시에, 수분의 침투도 최소화하고자 하는 것이다.
따라서, 본 발명의 첫 번째 목적은, 솔더볼 랜드의 형성에 필요한 면적을 최소화하여 다핀화를 가능케 하는 동시에, 수분의 침투도 최소화할 수 있는 솔더볼랜드 형성 방법을 제공하는 것이다.
본 발명의 두 번째 목적은, 상기한 첫 번째 목적에 따른 방법에 의하여 형성되는 솔더볼 랜드 주변 구조를 갖는 PCB 기판을 제공하는 것이다.
본 발명의 세 번째 목적은, 상기한 두 번째 목적에 따른 PCB 기판을 이용한 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지를 제공하는 것이다.
본 발명의 첫 번재 목적에 따른 제1실시예의 양태(樣態)에 의하면, 수지기판의 상하면에 구리층이 도금된 PCB용 원판에 비아(Via) 홀을 형성시키는 드릴링(Drilling) 단계와; 비아 홀의 내주면에 구리 도금층을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층과 저면의 구리층을 연결시키는 비아 홀 내주면 구리 도금 단계와; 비아 홀을 수지물로 폐색시키는 비아 홀 폐색 단계와; 비아 홀을 폐색시킨 수지 기판의 하면에 구리 박판을 부착시키는 단계와; 도전성 트레이스(Trace)를 형성시키기 위한 회로 패턴 형성 단계와; 비아 홀 저면의 구리 박판이 솔더 마스크에 의해 한정 형성되는 솔더볼 랜드의 중심이 비아 홀의 외경에 대응하는 하방의 구리박판 내에 위치하도록, 솔더볼 랜드 형성 영역을 제외한 저면 및 상면에 절연성 솔더 마스크를 형성시키는 솔더볼 랜드 형성 단계로 구성되는, 볼 그리드 어레이(Ball Grid Array;BGA) 반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법이 제공된다.
본 발명의 두 번째 목적에 따른 양태(樣態)에 의하면, 수지 기판에 천공된 비아(Via) 홀과; 비아 홀의 하방을 포함하여 수지 기판 저면에 부착된 구리 박판과; 수지 기판의 상면 영역에 형성되는 도전성 트레이스(Trace); 도전성 트레이스와 수지 기판 저면의 구리 박판이 상호 연결되도록 비아 홀의 내주면에 도금된 구리층과; 비아 홀 하방의 구리 박판 중앙부를 제외한 수지 기판 저면 및 수지 기판 상면에 형성된 절연성 솔더 마스크와; 비아 홀의 외경에 의해 한정되는 영역 내에 중심이 위치하고, 솔더 마스크가 적층되지 않으며 주변에 적층된 솔더 마스크에 의하여 경계가 한정되고, 비아 홀 하방의 구리 박판 중앙부에 형성되며, 입출력 단자로서의 솔더볼이 융착되는 솔더볼 랜드를 포함하는, 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지용 PCB 기판이 제공된다.
본 발명의 세 번째 목적에 따른 양태(樣態)에 의하면, 신호 인입출용 본딩 패드가 형성된 반도체 칩과; 상면에 형성된 인쇄 회로 패턴과 저면에 부착된 구리 박판에 의해 형성되는 솔더볼 랜드가 비아 홀에 의해 전기적으로 접속되고 상기한 솔더볼 랜드의 중심이 상기한 비아 홀의 외경에 의해 한정되는 영역 내에 위치하는 인쇄 회로 기판과; 상기한 인쇄 회로 패턴의 도전성 트레이스와 상기한 반도체의 본딩 패드를 전기적으로 접속시키는 와이어와; 상기한 반도체 칩 및 와이어를 외부 환경으로부터 보호하기 위하여 몰딩 형성되는 수지 봉지부와; 상기한 솔더볼 랜드에 융착되는 입출력 단자로서의 솔더볼로 구성되는 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지가 제공된다.
제1도는 본 발명에 따른 제1실시예의 방법을 설명하는 순차 설명도.
제2도는 본 발명에 따른 제2실시예의 방법을 설명하는 순차 설명도.
제3도는 본 발명에 따른 제3실시예의 방법을 설명하는 순차 설명도.
제4(a)도는 본 발명의 방법에 의하여 형성된 솔더볼 랜드상의 솔더볼 융착상태를 도시한 측단면도.
제4(b)도는 회로 패턴 형성후의 도전성 트레이스(Trace)에 형성된 비아(Via) 홀을 나타내는 부분 평면도.
제5도는 본 발명의 볼 그리드 어레이 반도체 패키지의 측단면도.
제6도는 종래의 방법에 의한 솔더볼 랜드 형성 방법을 설명하는 순차 설명도.
제7도는 제6도의 솔더볼 랜드의 평면도.
제8도는 종래의 방법에 의하여 형성된 솔더볼 랜드상의 솔더볼 융착 상태를 도시한 측단면도.
제9도는 종래의 볼 그리드 어레이 반도체 패키지의 측단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 볼 그리드 어레이 반도체 패키지 2 : 반도체 칩
3 : 와이어 4 : 수지 봉지부
10 : PCB 기판 20 : 수지 기판
25 : 폐색 수지물 28 : 솔더 마스크
30 : 구리층 31 : 구리 도금층
32 : 구리 박판 35 : 솔더볼 랜드
37 : 도전성 트레이스(Trace) 38 : 은 도금 영역
40 : 비아(Via) 홀 50 : 솔더볼
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.
본 발명에 따른 제1실시예의 솔더볼 랜드(35) 형성 방법은 순차 설명도인 제1도에 나타낸 바와 같으며, 이에 대하여 구체적으로 설명하면 다음과 같다.
제1(a)도는 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등과 같은 수지 기판(20)의 상하면에 구리층(30)이 도금된 PCB용 원판을 도시한 것이고, 제1(b)도는 PCB용 원판을 드릴 비트나 레이저 광선, 또는 화학적 식각법에 의하여 비아 홀(40)을 형성시키는 드릴링(Drilling) 단계를 나타낸 것이다.
제1(c)도는 비아 홀(40)의 내주면에 구리 도금층(31)을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층(30,31)과 저면의 구리층(30,31)을 연결시키는 비아 홀 내주면 도금 단계를 나타낸 것으로서, 비아 홀(40) 내주면의 구리 도금층(31)은 베어(Bare) 수지(20) 표면상의 무전해 구리 도금 박막(도시하지 않음)과 그위의 전해 구리 도금층(31)으로 형성되며, 전해 도금법에 의한 도금은 유기 중합체의 표면에 원활히 수행될 수 없으므로 무전해 구리 도금 박막을 먼저 입힌 후, 전해 도금법에 의한 도금을 수행하는 것이 바람직하다.
제1(d)도는, 천공된 비아 홀(40)의 내주면에 구리 도금층(31)을 형성시킨 다음, 비아 홀(40)의 내부를 폐색 수지물(25)로 충진시켜 그 상하 개구를 폐색시키는 비아 홀 폐색 단계를 나타낸 것으로서, 폐색 수지물(25)은 수지 기판(20)의 열 팽창률과 유사한 열 팽창률을 갖는 것이 계면 박리 현상을 방지할 수 있으므로 바람직하다. 수지 기판(20)이 비스말레이미드트리아진인 경우에는 에폭시 수지를 사용하는 것이 열 팽창률 및 공정 처리상의 용이성 등을 고려하여 바람직하다.
제1(e)도는 비아 홀(40)을 폐색시킨 수지물(25)의 하방을 포함하는 수지기판(20)의 저면에 구리 박판(32)을 부착시키는 단계를 나타낸 것으로서, 구리 박판(32)은 전도성 접착 물질을 사용하여 부착시킨다.
제1(f)도는 통상적인 패턴 형성 방법에 의하여 구리 도금층(30,31) 및 구리 박판(32)에 도전성 트레이스(37)등을 형성시키는 회로 패턴 형성 단계를 나타낸 것으로서, 폐색 수지물(25)의 저면이 구리 박판(32)에 의하여 폐색되므로, 비아홀(40)을 통한 수분의 침투가 불가능하게 되는 동시에, 비아 홀(40) 저면의 구리 박판(32)에 대한 솔더볼 랜드(35)의 형성을 가능하게 한다.
제1(g)도는, 회로 패턴 형성 단계에서 구리층(30,31) 및 구리 박판(32)이 제거된 수지 기판(20)상의 노출면(도시하지 않음) 및 도전성 트레이스(37), 그리고 수지 기판(20) 저면의 솔더볼 랜드(35)로 형성될 영역을 제외한 영역에 절연성 솔더 마스크(28)를 형성시키는 솔더볼 랜드 형성 단계를 도시한 것이다. 형성된 솔더볼 랜드(35)의 중심이 비아 홀(40)의 중심선과 일치되는 것이 솔더볼 랜드(35)의 면적을 최소화할 수 있다.
본 발명에 따른 제2실시예의 솔더볼 랜드(35) 형성 방법은 순차 설명도인 제2도에 나타낸 바와 같으며, 이에 대하여 구체적으로 설명하면 다음과 같다.
제2(a)도는 비스말레이미트리아진(Bismaleimidetriazin)이나 폴리이미드(Polyimide)등과 같은 수지 기판(20)의 상하면에 구리층(30)이 도금된 PCB용 원판을 도시한 것이고, 제2(b)도는 PCB용 원판을 드릴 비트나 레이저 광선, 또는 화학적 식각법에 의하여 비아 홀(40)을 형성시키는 드릴링(Drilling) 단계를 나타낸 것이다.
제2(c)도는 비아 홀(40)의 내주면에 구리 도금층(31)을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층(30,31)과 저면의 구리층(30,31)을 연결시키는 비아 홀 내주면 도금 단계를 나타낸 것으로서, 이는 본 발명에 따른 제1실시예의 도금 단계의 경우와 동일하다.
제2(d)도는 비아 홀(40)의 하방을 포함하는 수지 기판(20)의 저면에 구리 박판(32)을 부착시키는 단계를 나타낸 것으로서, 구리 박판(32)은 전도성 접착물질을 사용하여 부착시킨다.
제2(e)는 통상적인 패턴 형성 방법에 의하여 구리 도금층(30,31) 및 구리 박판(32)에 도전성 트레이스(37)등을 형성시키는 회로 패턴 형성 단계를 나타낸 것으로서, 비아 홀(40) 저면의 구리 박판(32)에 대한 솔더볼 랜드(35)의 형성을 가능하게 한다.
제2(f)도는, 수지 기판(20)에 형성된 비아 홀(40)을 폐색시키도록 비아홀(40)을 포함하여 회로 패턴 형성 단계에서 구리층(30,31) 및 구리 박판(32)이 제거된 수지 기판(20)상의 노출면(도시하지 않음) 및 도전성 트레이스(37), 그리고 수지 기판(20) 저면의 솔더볼 랜드(35)로 형성될 영역을 제외한 영역에 절연성 솔더 마스크(28)를 형성시키는 솔더볼 랜드 형성 단계를 도시한 것이다. 형성된 솔더볼 랜드(35)의 중심이 비아 홀(40)의 중심선과 일치되는 것이 솔더볼 랜드(35)의 면적을 최소화활 수 있다.
본 발명에 따른 제3실시예의 솔더볼 랜드(35) 형성 방법은 순차 설명도인 제3도에 나타낸 바와 같으며, 이에 대하여 구체적으로 설명하면 다음과 같다.
제3(a)도는 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등과 같은 수지 기판(20)의 상하면에 구리층(30)이 도금된 PCB용 원판을 도시한 것이고, 제3(a)도는 PCB용 원판을 드릴 비트나 레이저 광선, 또는 화학적 식각법에 의하여 비아 홀(40)을 형성시키는 드릴링(Drilling) 단계를 나타낸 것이다.
제3(c)도는 비아 홀(40)의 내주면에 구리 도금층(31)을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층(30,31)과 저면의 구리층(30,31)을 연결시키는 비아 홀 내주면 도금 단계를 나타낸 것으로서, 이는 본 발명에 따른 제1실시예의 도금 단계의 경우와 동일하다.
제3(d)도는 통상적인 패턴 형성 방법에 의하여 수지 기판(20)의 상면 구리 도금층(30,31)에 도전성 트레이스(37)등을 형성시키는 회로 패턴 형성 단계를 나타낸 것이며, 제3(e)도는 회로 패턴 형성 단계에서 구리층(30,31)이 제거된 수지 기판(20) 상면의 노출면(도시하지 않음) 및 도전성 트레이스(37)에 절연성 솔더 마스크(28)를 도포하며 비아 홀(40)을 폐색시키는 단계를 도시한 것이다.
제3(f)도는 비아 홀(40)의 저면으로 돌출된 솔더마스크(28)를 제거하는 단계를 나타낸 것이며, 제3(g)도는 비아 홀(40)을 폐색시킨 수지 기판(20)의 저면에 구리 박판(32)을 부착시키는 단계를 나타낸 것으로서, 구리 박판(32)은 전도성 접착 물질을 사용하여 부착시킨다.
제3(g)도는 수지 기판(20)의 저면에 부착된 구리 박판(32)에 대한 솔더볼 랜드를 형성할 수 있도록 구리 박판(32)을 식각 처리하는 단계를 나타낸 것이고, 제3(h)는, 수지 기판(20) 저면의 솔더볼 랜드(35)로 형성될 영역을 제외한 영역에 절연성 솔더 마스크(28)를 형성시키는 솔더볼 랜드 형성 단계를 도시한 것이다. 솔더볼 랜드(35)의 중심은 비아 홀(40)의 중심선에 일치되어 솔더볼 랜드(35)의 면적을 최소화 할 수 있다.
제4(a)도는 본 발명의 방법에 의하여 형성된 솔더볼 랜드(35)상의 솔더볼(50) 융착 상태를 도시한 측단면도로서, 구리층이 도금된 PCB용 원판을 사용하는 일 없이, 구리층이 도금되지 않은 베어(Bare) 수지 기판(20)을 사용하는 것에 의하여 코스트 다운을 가능하게 할 수도 있다.
따라서, 본 발명의 솔더볼 랜드 형성 방법에 의하여 형성되는 솔더볼 랜드 구조를 갖는 PCB 기판(10)은, 수지 기판(20)에 천공된 비아(Via) 홀(40)과; 비아 홀(40)의 하방을 포함하여 수지 기판(20)의 저면에 부착된 구리 박판(32)과; 수지 기판(20) 상면 영역에 형성되는 도전성 트레이스(Trace)(37)와; 도전성 트레이스(37)와 수지 기판(20) 저면의 구리 박판(32)이 상호 연결되도록 비아 홀(40)의 내주면에 도금된 구리층(31)과; 비아 홀(40) 하방의 구리 박판(32) 중앙부를 제외한 수지 기판(20) 저면 및 수지 기판(20) 상면에 형성된 절연성 솔더 마스크(28)와; 솔더 마스크(28)가 형성되지 않은 비아 홀(40) 하방의 구리 박판(32) 중앙부에 형성되며, 입출력 단자로서의 솔더볼(50)이 융착되는 솔더볼 랜드(35)를 포함한다.
여기서, 융착된 솔더볼(50)의 중심은 비아 홀(40)의 중심선과 정확히 일치될 수 있으므로, 솔더볼 랜드(35)를 형성시키는데 필요한 면적이 최소화될 수 있으며, 비아 홀(40)을 통한 수분의 침투도 불가능하게 된다.
본 발명의 솔더볼 랜드 형성 방법에 의하여 형성되는 솔더볼 랜드 구조에 대한 구체적인 사항은, 솔더볼 랜드 형성 방법을 설명하고 있는 제1도 내지 제3도의 제1,2,3 실시예에 대한 설명을 참조하기 바란다.
제4(b)도는 회로 패턴 형성후의 도전성 트레이스(37)에 형성된 비아 홀(40)을 나타내는 부분 평면도로서, 도전성 트레이스(37)의 내측 단부에는 금 도금 영역(38)이 형성되며, 반도체칩(도시하지 않음)의 본드 패드와 금 도금 영역(38)은 와이어(도시하지 않음)에 의하여 전기적으로 접속된다. 비아 홀(40) 상면에 도금된 구리층은 도전성 트레이스(37)의 일부로 구성된다.
제5도는 본 발명의 볼 그리드 어레이 반도체 패키지(1)를 나타내는 측단면도로서, 신호 인입출용 본딩 패드(도시하지 않음)가 형성된 반도체 칩(2)이 인쇄 회로기판(10) 상면에 에폭시 수지(도면 부호는 부여하지 않음)에 의하여 실장되며, 인쇄 회로 기판(10) 상면에는 도전성 트레이스(인쇄 회로 패턴을 이룸)(37)가 형성되고 비아 홀(40)에 의해 그 저면에 형성된 도전성 트레이스(37)상의 솔더볼 랜드(35)와 전기적으로 연통된다. 솔더볼 랜드(35)는 회로 기판(10)의 저면에 구리 박판(32)을 부착하여 형성한다. 구리 박판(32)의 부착은 전도성 접착 물질을 이용하여 부착한다. 솔더볼 랜드(35)의 중심은 비아 홀(40)의 외경(도시하지 않음)에 의해 한정되는 영역에 대응하는 하방 영역 내에 위치하므로, 일정한 단위 면적의 인쇄 회로 기판(10)당 더욱 증대된 수효의 솔더볼 랜드(35)를 형성시키는 것이 가능하게 되며, 따라서 초다핀화가 가능하게 된다. 반도체 칩(2)의 본딩 패드와 인쇄 회로 기판(10)의 도전성 트레이스(37)는 와이어(3)에 의하여 전기적으로 접촉되며, 반도체 칩(2) 및 와이어(3)를 비롯한 주변 구성 요소들을 습기나 먼지, 진동, 충격등의 외부 환경으로부터 안전하게 보호하기 위하여 에폭시 수지 등과 같은 수지로 몰딩하여 수지 봉지부(4)를 형성시킨다. 입출력 단자로서의 솔더볼(50)은 솔더볼 랜드(35)상에 융착된다.
위에서 상세히 설명한 바와 같이, 본 발명은 수지 기판의 저면에 구리 박판을 부착하여 회로 패턴 형성 후, 비아 홀 하방 저면의 구리 박판의 일부를 솔더볼랜드로 형성시키는 것에 의하여, 솔더볼 랜드 상에 융착된 솔더볼의 중심 위치를 비아 홀(폐색 수지물이 충진)의 중심과 일치시킬 수 있으므로, 입출력 단자로서의 솔더볼이 융착되는 솔더볼 랜드의 형성에 필요한 면적을 최소화시킬 수 있으며, 이에 의하여 다핀화가 가능하게 될 뿐만 아니라, 비아 홀을 폐색시키고 있는 수지물의 상면 및 저면에 구리 도금층을 형성시키므로, 이를 통한 수분의 침투가 불가능하며, 따라서, 고온을 필요로 하는 와이어 본딩 공정이나 수지 몰딩 공정 등에 있어서의 수분 침투로 인한 팝콘(Pop Corn) 반도체 칩과 PCB 기판 사이의 계면 박리 현상을 초래할 우려가 없다.

Claims (8)

  1. 수지 기판의 상하면에 구리층이 도금된 PCB용 원판에 비아(Via) 홀을 형성시키는 비아 홀 형성 단계와; 무전해 도금과 전해 도금에 의해 비아 홀의 내주면에 구리 도금층을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층과 저면의 구리층을 연결시키는 비아홀 내주면 구리 도금 단계와; 수지 기판의 열팽창률과 유사한 열팽창률을 갖는 에폭시 수지물로 비아 홀을 폐색시키는 비아 홀 폐색 단계와; 비아 홀을 폐색시킨 수지 기판의 저면에 구리 박판을 부착시키는 구리 박판 부착 단계와; 도전성 트레이스(Trace)를 형성시키기 위한 회로 패턴 형성 단계와; 솔더 마스크에 의해 한정 형성되는 솔더볼 랜드의 중심이 비아 홀의 외경에 대응하는 하방의 구리 박판 내에 위치하도록, 솔더볼 랜드 형성 영역을 제외한 저면 및 상면에 절연성 솔더 마스크를 형성시키는 솔더볼 랜드 형성 단계로, 이루어지는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  2. 제1항에 있어서, 구리 박판을 부착시키는 단계에서 구리 박판은 전도성 접착 물질로 부착하는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  3. 수지 기판의 상하면에 구리층이 도금된 PCB용 원판에 비아(Via) 홀을 형성시키는 비아 홀 형성 단계와; 무전해 도금과 전해 도금에 의해 비아 홀의 내주면에 구리 도금층을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층과 저면의 구리층을 연결시키는 비아홀 내주면 구리 도금 단계와; 비아 홀의 하방을 포함하여 수지 기판의 저면에 구리 박판을 부착시키는 구리 박판 부착 단계와; 도전성 트레이스(Trace)를 형성시키기 위한 회로 패턴 형성 단계와; 솔더 마스크에 의해 한정 형성되는 솔더볼 랜드의 중심이 비아 홀의 외경에 대응하는 하방의 구리 박판 내에 위치하도록, 솔더볼 랜드 형성 영역을 제외한 저면과, 그 상면의 비아 홀을 폐색시키도록 수지 기판에 절연성 솔더 마스크를 형성시키는 솔더볼 랜드 형성 단계로, 이루어지는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  4. 제7항에 있어서, 구리 박판을 부착시키는 단계에서 구리 박판은 전도성 접착 물질로 부착하는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA) 반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  5. 수지 기판의 상하면에 구리층이 도금된 PCB용 원판에 비아(Via) 홀을 형성시키는 비아 홀 형성 단계와; 무전해 도금과 전해 도금에 의해 비아 홀의 내주면에 구리 도금층을 형성시키는 것에 의하여 PCB용 원판 상면의 구리층과 저면의 구리층을 연결시키는 비아 홀 내주면 구리 도금 단계와; 수지 기판의 상면에 도전성 트레이스(Trace)를 형성시키기 위한 회로 패턴 형성 단계와; 수지 기판의 상면에 솔더 마스크를 도포하여 비아 홀을 폐색시키는 비아 홀 폐색 단계와; 비아 홀의 하방으로 돌출되는 솔더 마스크를 수지 기판의 저면과 동일면이 되도록 하는 단계와; 비아 홀의 폐색된 하방을 포함하여 수지 기판의 저면에 구리 박판을 부착시키는 구리 박판 부착 단계와; 비아 홀 저면의 구리 박판을 솔더볼 랜드로 형성하도록 비아 홀 저면 주위의 영역을 제외한 구리 박판을 제거하는 단계와; 솔더 마스크에 의해 한정 형성되는 솔더볼 랜드의 중심이 비아 홀의 외경에 대응하는 하방의 구리 박판 내에 위치하도록, 솔더볼 랜드 형성 영역을 제외한 수지 기판의 저면에 절연성 솔더 마스크를 형성시키는 솔더볼 랜드 형성 단계로, 이루어지는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  6. 제11항에 있어서, 구리 박판을 부착시키는 단계에서 구리 박판은 전도성 접착 물질로 부착하는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지용 PCB 기판의 솔더볼 랜드 형성 방법.
  7. 상하면에 구리 도금층이 형성된 수지 기판에 천공된 비아(Via) 홀과; 비아 홀의 하방을 포함하여 수지 기판 저면의 비아 홀 하방에 부착된 구리 박판과; 수지 기판 상면 영역에 형성되는 도전성 트레이스(Trace)와; 도전성 트레이스와 수지 기판 저면의 구리 박판이 상호 연결되도록 비아 홀의 내주면에 도금된 구리층과; 비아 홀 하방의 구리 박판 중앙부를 제외한 수지 기판 저면 및 수지 기판 상면에 형성된 절연성 솔더 마스크와; 비아 홀의 외경에 의해 한정되는 영역내에 중심이 위치하고, 솔더 마스크가 적층되지 않으며 주면에 적층된 솔더 마스크에 의하여 경계가 한정되고, 비아 홀 하방의 구리 도금 영역 중앙부에 형성되며, 입출력 단자로서의 솔더볼이 융착되는 솔더볼 랜드를 포함하는, 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지용 PCB 기판.
  8. 신호 인입출용 본딩 패드가 형성된 반도체 칩과; 수지 기판의 상면에 형성되는 도전성 트레이스의 인쇄 회로 패턴 및 수지 기판의 저면에 부착된 구리 박판에 의해 형성되는 솔더볼 랜드가 비아 홀의 내주면에 도금된 도금층에 의해 전기적으로 접속됨과 동시에, 상기 비아 홀은 수지물로 폐색되고, 상기한 솔더볼 랜드의 중심이 상기한 비아 홀의 외경에 의해 한정되는 영역내에 위치하는 인쇄 회로 기판과; 상기한 인쇄 회로 패턴의 도전성 트레이스와 상기한 반도체의 본딩 패드를 전기적으로 접속시키는 와이어와; 상기한 반도체 칩 및 와이어를 외부 환경으로부터 보호 하기 위하여 몰딩 형성되는 수지 봉지부와; 상기한 솔더볼 랜드에 융착되는 입출력 단자로서의 솔더볼로 구성되는, 볼 그리드 어레이(Ball Grid Array:BGA)반도체 패키지.
KR1019970004435A 1997-02-14 1997-02-14 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 KR100237330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004435A KR100237330B1 (ko) 1997-02-14 1997-02-14 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004435A KR100237330B1 (ko) 1997-02-14 1997-02-14 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980068021A KR19980068021A (ko) 1998-10-15
KR100237330B1 true KR100237330B1 (ko) 2000-01-15

Family

ID=19497024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004435A KR100237330B1 (ko) 1997-02-14 1997-02-14 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100237330B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388289B1 (ko) * 1999-10-09 2003-06-19 앰코 테크놀로지 코리아 주식회사 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판
KR100388290B1 (ko) * 1999-12-10 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100355798B1 (ko) * 2000-06-19 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판 및 그 제조 방법
KR20020005822A (ko) * 2000-07-10 2002-01-18 윤종용 인쇄회로기판 및 그의 제조 방법
KR100752017B1 (ko) * 2006-02-03 2007-08-28 삼성전기주식회사 인쇄회로기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148824A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148824A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法

Also Published As

Publication number Publication date
KR19980068021A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US6472732B1 (en) BGA package and method for fabricating the same
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2015510686A (ja) 基板コア層に関する方法及び装置
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
JPH10163406A (ja) 半導体パッケージングのためのカラム・グリッド・アレーおよび方法
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP5000105B2 (ja) 半導体装置
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JPH11260954A (ja) 半導体装置およびその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP4856410B2 (ja) 半導体装置
KR100220152B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄회로기판의 솔더볼 랜드 형성방법 및 그 구조를 포함하는 인쇄회로기판과 볼 그리드 어레이 반도체 패키지
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee