JP2000223613A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000223613A JP2000223613A JP1969299A JP1969299A JP2000223613A JP 2000223613 A JP2000223613 A JP 2000223613A JP 1969299 A JP1969299 A JP 1969299A JP 1969299 A JP1969299 A JP 1969299A JP 2000223613 A JP2000223613 A JP 2000223613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- pattern
- pbga
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 ＰＢＧＡ４１は、吸湿し、この吸湿した状態
で実装するために加熱炉で加熱すると、吸湿した水分が
気化膨張し、応力が発生する。この応力によって密着力
の弱い半導体チップ２９と、接着剤２７との界面で剥離
が発生する。この剥離により、ボンディングワイヤ３１
の切れや、接合部からの剥離が発生する。 【解決手段】 回路基板２５上のダイパターン１７を、
半導体チップ１９の大きさ以上の全面パターンとする。
このダイパターン１７によって、接着剤２７の中にボイ
ドは発生せず、さらに、接着剤２７近傍に吸湿水分が溜
まることはなく、ＰＢＧＡ４１が吸湿した状態で加熱し
ても、半導体チップ２９と、接着剤２７との界面で剥離
が発生することはない。
で実装するために加熱炉で加熱すると、吸湿した水分が
気化膨張し、応力が発生する。この応力によって密着力
の弱い半導体チップ２９と、接着剤２７との界面で剥離
が発生する。この剥離により、ボンディングワイヤ３１
の切れや、接合部からの剥離が発生する。 【解決手段】 回路基板２５上のダイパターン１７を、
半導体チップ１９の大きさ以上の全面パターンとする。
このダイパターン１７によって、接着剤２７の中にボイ
ドは発生せず、さらに、接着剤２７近傍に吸湿水分が溜
まることはなく、ＰＢＧＡ４１が吸湿した状態で加熱し
ても、半導体チップ２９と、接着剤２７との界面で剥離
が発生することはない。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子回路の高機能化に伴い、多数
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
るプラスチック・ボールグリッドアレイ（Plastic Ball
Grid Array：以下ＰＢＧＡと記する）がある。
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
るプラスチック・ボールグリッドアレイ（Plastic Ball
Grid Array：以下ＰＢＧＡと記する）がある。
【０００３】〔従来のＰＢＧＡの構造説明：図６および
図７〕図６は従来のＰＢＧＡを示す断面図であり、図７
は従来のＰＢＧＡを示す平面図である。図７は回路基板
２５の上面側の平面図である。以下に、図６と図７を用
いて、従来のＰＢＧＡの構造について説明する。
図７〕図６は従来のＰＢＧＡを示す断面図であり、図７
は従来のＰＢＧＡを示す平面図である。図７は回路基板
２５の上面側の平面図である。以下に、図６と図７を用
いて、従来のＰＢＧＡの構造について説明する。
【０００４】図６および図７に示すように、半導体チッ
プ２９は、回路基板２５の半導体チップ２９を搭載する
面（以後、上面と記す）のダイパターン１７上のソルダ
ーレジスト２３ｂの上に、接着剤２７を用いて固定され
ている。ここで接着剤２７は、フィラーに銀を使用した
エポキシ系の導電性接着剤が使用されている。導電性接
着剤を使用する理由は、半導体チップ２９の発熱を効率
よく放散するためである。
プ２９は、回路基板２５の半導体チップ２９を搭載する
面（以後、上面と記す）のダイパターン１７上のソルダ
ーレジスト２３ｂの上に、接着剤２７を用いて固定され
ている。ここで接着剤２７は、フィラーに銀を使用した
エポキシ系の導電性接着剤が使用されている。導電性接
着剤を使用する理由は、半導体チップ２９の発熱を効率
よく放散するためである。
【０００５】回路基板２５は、樹脂基板１１の上下両面
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３ａと
ソルダーレジスト２３ｂによって覆われている。
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３ａと
ソルダーレジスト２３ｂによって覆われている。
【０００６】ダイパターン１７上にソルダーレジスト２
３ｂを設ける理由は、半導体チップ２９を直接ダイパタ
ーン１７上に、接着剤２７で固定するより、密着力が増
大するためである。
３ｂを設ける理由は、半導体チップ２９を直接ダイパタ
ーン１７上に、接着剤２７で固定するより、密着力が増
大するためである。
【０００７】樹脂基板１１の材料は、ビスマレイミド−
トリアジン樹脂が、ソルダーレジスト２３ａとソルダー
レジスト２３ｂの材料は、変性エポキシ樹脂が用いられ
る。
トリアジン樹脂が、ソルダーレジスト２３ａとソルダー
レジスト２３ｂの材料は、変性エポキシ樹脂が用いられ
る。
【０００８】ダイパターン１７は、回路基板２５の中央
に位置し、回路基板２５内の配線パターンに対して、ビ
アホール１５と、パッド電極２１と、半田バンプ３５を
経由して、ＰＢＧＡ４１の外部へアースを確保する役割
がある。
に位置し、回路基板２５内の配線パターンに対して、ビ
アホール１５と、パッド電極２１と、半田バンプ３５を
経由して、ＰＢＧＡ４１の外部へアースを確保する役割
がある。
【０００９】ダイパターン１７の領域内には、ビアホー
ル１５が複数個設けられている。ビアホール１５は、ダ
イパターン１７と回路基板２５のパッド電極２１を有す
る面（以後、下面と記す）のパッド電極２１を電気的に
接続する役割がある。
ル１５が複数個設けられている。ビアホール１５は、ダ
イパターン１７と回路基板２５のパッド電極２１を有す
る面（以後、下面と記す）のパッド電極２１を電気的に
接続する役割がある。
【００１０】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。この時ボンディングワイヤ３１は、電
気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が用いられる。
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。この時ボンディングワイヤ３１は、電
気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が用いられる。
【００１１】接続電極１９とパッド電極２１は、スルー
ホール１３を介して、電気的に接続されている。
ホール１３を介して、電気的に接続されている。
【００１２】回路基板２５上面には、ダイパターン１７
と、接続電極１９と、接続電極１９とスルーホール１３
を結ぶ配線パターンを有する。
と、接続電極１９と、接続電極１９とスルーホール１３
を結ぶ配線パターンを有する。
【００１３】回路基板２５の下面には、パッド電極２１
と、パッド電極２１とスルーホール１３を結ぶ配線パタ
ーンを有する。
と、パッド電極２１とスルーホール１３を結ぶ配線パタ
ーンを有する。
【００１４】回路基板２５は、熱収縮による基板の反り
を小さくするために、上面の配線パターン（ダイパター
ン１７と接続電極１９を含む）の総面積と、回路基板２
５の下面の配線パターン（パッド電極２１とスルーホー
ル１３を結ぶ配線パターンを含む）の総面積を出来るだ
け等しくしてきた。
を小さくするために、上面の配線パターン（ダイパター
ン１７と接続電極１９を含む）の総面積と、回路基板２
５の下面の配線パターン（パッド電極２１とスルーホー
ル１３を結ぶ配線パターンを含む）の総面積を出来るだ
け等しくしてきた。
【００１５】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ樹脂
が用いられる。
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ樹脂
が用いられる。
【００１６】さらに、回路基板２５の下面のパッド電極
２１には半田バンプ３５を有する。半田バンプ３５に
は、すずと鉛の比率が約６：４の組成の半田を用いる。
なお半田バンプ３５は、図示しないＰＢＧＡ４１を実装
するマザーボードの電極パターン上に実装される。よっ
てＰＢＧＡ４１とマザーボードが電気的に接続される。
２１には半田バンプ３５を有する。半田バンプ３５に
は、すずと鉛の比率が約６：４の組成の半田を用いる。
なお半田バンプ３５は、図示しないＰＢＧＡ４１を実装
するマザーボードの電極パターン上に実装される。よっ
てＰＢＧＡ４１とマザーボードが電気的に接続される。
【００１７】
【発明が解決しようとする課題】ＰＢＧＡ４１は、表面
実装可能で、半田バンプ３５のピッチを微細化せずに多
ピンに対応でき、一括加熱による実装であるため、高歩
留まりであるという利点がある。
実装可能で、半田バンプ３５のピッチを微細化せずに多
ピンに対応でき、一括加熱による実装であるため、高歩
留まりであるという利点がある。
【００１８】しかし前述したＰＢＧＡ４１には次のよう
な問題点がある。
な問題点がある。
【００１９】一般にＰＢＧＡ４１は保管中に程度の差は
あれ、回路基板２５、封止樹脂３３より吸湿する。この
状態でＰＢＧＡ４１をマザーボード基板に実装するため
に、加熱炉で加熱すると、吸湿した水分が気化膨張し、
応力が発生する。この応力によって密着力の弱い半導体
チップ２９と、接着剤２７との界面で剥離が発生する。
あれ、回路基板２５、封止樹脂３３より吸湿する。この
状態でＰＢＧＡ４１をマザーボード基板に実装するため
に、加熱炉で加熱すると、吸湿した水分が気化膨張し、
応力が発生する。この応力によって密着力の弱い半導体
チップ２９と、接着剤２７との界面で剥離が発生する。
【００２０】回路基板２５の下面から吸湿した水分は、
ソルダーレジスト２３ａと、ビアホール１５とを経由し
て、接着剤２７の近傍に溜まる。
ソルダーレジスト２３ａと、ビアホール１５とを経由し
て、接着剤２７の近傍に溜まる。
【００２１】また接着剤２７の中にはボイド発生してお
り、吸湿水分は特にボイドの中に溜まる。
り、吸湿水分は特にボイドの中に溜まる。
【００２２】〔ボイドの説明：図８および図９〕図８は
従来のＰＢＧＡを示す断面図であり、図９は従来のＰＢ
ＧＡを示す平面図である。図８および図９は、ボイドの
発生する位置を示してる。図８に示すように、樹脂基板
１１上のダイパターン１７が存在する部分と、ダイパタ
ーン１７が存在しない部分で、凹凸ができる。
従来のＰＢＧＡを示す断面図であり、図９は従来のＰＢ
ＧＡを示す平面図である。図８および図９は、ボイドの
発生する位置を示してる。図８に示すように、樹脂基板
１１上のダイパターン１７が存在する部分と、ダイパタ
ーン１７が存在しない部分で、凹凸ができる。
【００２３】接着剤２７を回路基板２５上に塗布した際
に、ダイパターン１７上の凹凸部に空気を巻き込んでし
まう。この空気を巻き込んだ状態で、半導体チップ２９
を搭載し、接着剤２７を硬化させると、巻き込んだ空気
が接着剤２７の層内にボイドとして残る。
に、ダイパターン１７上の凹凸部に空気を巻き込んでし
まう。この空気を巻き込んだ状態で、半導体チップ２９
を搭載し、接着剤２７を硬化させると、巻き込んだ空気
が接着剤２７の層内にボイドとして残る。
【００２４】ボイドは回路基板２５上の凹凸の境界に発
生する。
生する。
【００２５】このために、接着剤２７近傍に溜まった水
分が、特に接着剤２７のボイドに溜まった水分が、ＰＢ
ＧＡ４１の実装時の加熱炉の加熱によって気化膨張し、
応力が発生した際、半導体チップ２９と接着剤２７との
界面で、最も剥離が発生しやすい。
分が、特に接着剤２７のボイドに溜まった水分が、ＰＢ
ＧＡ４１の実装時の加熱炉の加熱によって気化膨張し、
応力が発生した際、半導体チップ２９と接着剤２７との
界面で、最も剥離が発生しやすい。
【００２６】この剥離によってボンディングワイヤ３１
の切れや、ボンディングワイヤ３１と接続電極１９の接
合部からの剥離が発生して、半導体装置の信頼性を損な
ってきた。
の切れや、ボンディングワイヤ３１と接続電極１９の接
合部からの剥離が発生して、半導体装置の信頼性を損な
ってきた。
【００２７】〔発明の目的〕本発明の目的は、上記の課
題点を解決して、ＰＢＧＡが吸湿した状態で加熱して
も、半導体チップと接着剤との界面で剥離せず、信頼性
の高い半導体装置を提供することである。
題点を解決して、ＰＢＧＡが吸湿した状態で加熱して
も、半導体チップと接着剤との界面で剥離せず、信頼性
の高い半導体装置を提供することである。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、下記記載の構成を採
用する。
に、本発明における半導体装置は、下記記載の構成を採
用する。
【００２９】本発明の半導体装置は、回路基板と半導体
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、回路基
板は、ダイパターンをすべて覆うソルダーレジストを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、回路基板上のダイパターンが、半導体チ
ップの大きさ以上の全面パターンであることを特徴とす
るものである。
チップを備えるプラスチック・ボールグリッドアレイで
あって、半導体チップは回路基板の一方の面に搭載し、
回路基板の一方の面に接着剤を用いて半導体チップを搭
載するためのダイパターンと、半導体チップの電極とボ
ンディングワイヤで接続する接続電極とを有し、回路基
板は、ダイパターンをすべて覆うソルダーレジストを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、回路基板上のダイパターンが、半導体チ
ップの大きさ以上の全面パターンであることを特徴とす
るものである。
【００３０】〔作用〕本発明において、ダイパターン
が、半導体チップの大きさ以上の全面パターンである。
が、半導体チップの大きさ以上の全面パターンである。
【００３１】ＰＢＧＡ４１は保管中に程度の差はあれ、
回路基板２５、封止樹脂３３より吸湿する。この状態で
ＰＢＧＡ４１をマザーボード基板に実装するために、加
熱炉で加熱すると、吸湿した水分が気化膨張し、応力が
発生する。この応力によって密着力の弱い半導体チップ
２９と、接着剤２７との界面で剥離が発生する。
回路基板２５、封止樹脂３３より吸湿する。この状態で
ＰＢＧＡ４１をマザーボード基板に実装するために、加
熱炉で加熱すると、吸湿した水分が気化膨張し、応力が
発生する。この応力によって密着力の弱い半導体チップ
２９と、接着剤２７との界面で剥離が発生する。
【００３２】回路基板２５の下面から吸湿した水分は、
ソルダーレジスト２３ａと、ビアホール１５とを経由し
て、接着剤２７の近傍に溜まる。
ソルダーレジスト２３ａと、ビアホール１５とを経由し
て、接着剤２７の近傍に溜まる。
【００３３】また接着剤２７の中にはボイドが発生して
おり、吸湿水分は特にボイドの中に溜まる。
おり、吸湿水分は特にボイドの中に溜まる。
【００３４】樹脂基板１１上のダイパターンが存在する
部分とダイパターンが存在しない部分で、凹凸ができ
る。
部分とダイパターンが存在しない部分で、凹凸ができ
る。
【００３５】接着剤２７のボイドは、回路基板２５上の
凹凸の境界に発生する。
凹凸の境界に発生する。
【００３６】このために、接着剤２７近傍に溜まった水
分が、特に接着剤２７のボイドに溜まった水分が、ＰＢ
ＧＡ４１の実装時の加熱炉の加熱によって気化膨張し、
応力が発生した際、半導体チップ２９と接着剤２７との
界面で、最も剥離が発生しやすい。
分が、特に接着剤２７のボイドに溜まった水分が、ＰＢ
ＧＡ４１の実装時の加熱炉の加熱によって気化膨張し、
応力が発生した際、半導体チップ２９と接着剤２７との
界面で、最も剥離が発生しやすい。
【００３７】そこで、ダイパターン１７の大きさが半導
体チップの大きさ以上の全面パターンとする。
体チップの大きさ以上の全面パターンとする。
【００３８】回路基板２５の下面から吸湿した水分は、
ソルダーレジスト２３ａ、樹脂基板１１を通過した後、
半導体チップ面積以上のダイパターン１７で浸透を妨げ
られるため、接着剤２７近傍に溜まることはない。
ソルダーレジスト２３ａ、樹脂基板１１を通過した後、
半導体チップ面積以上のダイパターン１７で浸透を妨げ
られるため、接着剤２７近傍に溜まることはない。
【００３９】また、ダイパターン１７が全面パターンで
あるため、回路基板の接着剤塗布面は、平坦であり、接
着剤２７の中にボイドは発生しない。
あるため、回路基板の接着剤塗布面は、平坦であり、接
着剤２７の中にボイドは発生しない。
【００４０】よって吸湿したＰＢＧＡ４１をマザーボー
ドに実装するため、加熱炉で加熱しても半導体チップ２
９と、接着剤２７との界面で剥離が発生することはな
い。
ドに実装するため、加熱炉で加熱しても半導体チップ２
９と、接着剤２７との界面で剥離が発生することはな
い。
【００４１】
【発明の実施の形態】以下、図面を用いて本発明のＰＢ
ＧＡを実施するための最適な形態について説明する。図
１は、本発明の実施形態におけるＰＢＧＡの断面図であ
る。図２は、本発明の実施形態におけるＰＢＧＡの平面
図である。図２は回路基板２５の上面側の平面図であ
る。図１と図２を用いて、本発明のＰＢＧＡの構造につ
いて説明する。これらの図において、従来技術と同一部
材は同一符号で示す。
ＧＡを実施するための最適な形態について説明する。図
１は、本発明の実施形態におけるＰＢＧＡの断面図であ
る。図２は、本発明の実施形態におけるＰＢＧＡの平面
図である。図２は回路基板２５の上面側の平面図であ
る。図１と図２を用いて、本発明のＰＢＧＡの構造につ
いて説明する。これらの図において、従来技術と同一部
材は同一符号で示す。
【００４２】〔本発明のＰＢＧＡの構造説明：図１およ
び図２〕図１および図２に示すように、半導体チップ２
９は、回路基板２５上面の中央に配置されているダイパ
ターン１７の上のソルダーレジスト２３ｂ上に、接着剤
２７を用いて固定されている。接着剤２７の層厚は６０
μｍである。ここで接着剤２７は、フィラーに銀を使用
したエポキシ系の導電性接着剤が使用されている。導電
性接着剤を使用する理由は、半導体チップ２９の発熱を
効率よく放散するためである。
び図２〕図１および図２に示すように、半導体チップ２
９は、回路基板２５上面の中央に配置されているダイパ
ターン１７の上のソルダーレジスト２３ｂ上に、接着剤
２７を用いて固定されている。接着剤２７の層厚は６０
μｍである。ここで接着剤２７は、フィラーに銀を使用
したエポキシ系の導電性接着剤が使用されている。導電
性接着剤を使用する理由は、半導体チップ２９の発熱を
効率よく放散するためである。
【００４３】半導体チップ２９の電極と回路基板２５上
の接続電極１９とは、ボンディングワイヤ３１で電気的
に接続されている。この時ボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
の接続電極１９とは、ボンディングワイヤ３１で電気的
に接続されている。この時ボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
【００４４】接続電極１９とパッド電極２１は、直径
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
【００４５】スルーホール１３は、接続電極１９よりパ
ターンが引き回され、回路基板２５の外周に位置してい
る。
ターンが引き回され、回路基板２５の外周に位置してい
る。
【００４６】スルーホール１３内は、銅メッキが施さ
れ、スルーホール１３の上下面が電気的に接続されてい
る。
れ、スルーホール１３の上下面が電気的に接続されてい
る。
【００４７】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ樹脂
が用いられる。
ヤ３１は、遮蔽と保護のため、封止樹脂３３で樹脂封止
される。封止樹脂３３は、熱硬化性樹脂のエポキシ樹脂
が用いられる。
【００４８】さらに、回路基板２５の下面のパッド電極
２１には半田バンプ３５を有する。半田バンプ３５は、
半導体チップ２９の電極がボンディングワイヤ３１と、
接続電極１９と、スルーホール１３と、パッド電極２１
を通して、ＰＢＧＡ４１の外側に出た接続端子である。
半田バンプ３５には、すずと鉛の比率が約６：４の組成
の半田を用いる。なお半田バンプ３５は、図示しないＰ
ＢＧＡを実装するマザーボードの電極パターン上に実装
される。よってＰＢＧＡ４１とマザーボードが電気的に
接続される。
２１には半田バンプ３５を有する。半田バンプ３５は、
半導体チップ２９の電極がボンディングワイヤ３１と、
接続電極１９と、スルーホール１３と、パッド電極２１
を通して、ＰＢＧＡ４１の外側に出た接続端子である。
半田バンプ３５には、すずと鉛の比率が約６：４の組成
の半田を用いる。なお半田バンプ３５は、図示しないＰ
ＢＧＡを実装するマザーボードの電極パターン上に実装
される。よってＰＢＧＡ４１とマザーボードが電気的に
接続される。
【００４９】回路基板２５は、樹脂基板１１の上下両面
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３ａ
と、ソルダーレジスト２３ｂとによって覆われている。
このパターンのうち、接続電極１９と、パッド電極２１
の部分は、ソルダーレジスト２３ａが開口している。こ
のため接続電極１９と、パッド電極２１は、ソルダーレ
ジスト２３ａより露出している。これらの膜構成は、１
８μｍの銅箔上に１２μｍ〜２２μｍの銅メッキ層を有
し、その上に５μｍ〜１５μｍのニッケルメッキ層を有
し、さらにその上に０．３μｍ〜０．７μｍの金メッキ
層を有する。
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３ａ
と、ソルダーレジスト２３ｂとによって覆われている。
このパターンのうち、接続電極１９と、パッド電極２１
の部分は、ソルダーレジスト２３ａが開口している。こ
のため接続電極１９と、パッド電極２１は、ソルダーレ
ジスト２３ａより露出している。これらの膜構成は、１
８μｍの銅箔上に１２μｍ〜２２μｍの銅メッキ層を有
し、その上に５μｍ〜１５μｍのニッケルメッキ層を有
し、さらにその上に０．３μｍ〜０．７μｍの金メッキ
層を有する。
【００５０】樹脂基板１１は、板厚０．２ｍｍから０．
４ｍｍのビスマレイミド―トリアジン樹脂が用いられ
る。この樹脂基板１１には、三菱瓦斯化学株式会社のＢ
ＴレジンＣＣＬ−８３２（ガラス布基材銅張積層板）が
用いられる。
４ｍｍのビスマレイミド―トリアジン樹脂が用いられ
る。この樹脂基板１１には、三菱瓦斯化学株式会社のＢ
ＴレジンＣＣＬ−８３２（ガラス布基材銅張積層板）が
用いられる。
【００５１】ソルダーレジスト２３ａと、ソルダーレジ
スト２３ｂは、液状の変性エポキシ樹脂が用いられる。
このソルダーレジスト２３ａと、ソルダーレジスト２３
ｂには、太陽インキ製造株式会社のアルカリ現像型ソル
ダーレジストＰＳＲ−４０００が用いられる。
スト２３ｂは、液状の変性エポキシ樹脂が用いられる。
このソルダーレジスト２３ａと、ソルダーレジスト２３
ｂには、太陽インキ製造株式会社のアルカリ現像型ソル
ダーレジストＰＳＲ−４０００が用いられる。
【００５２】ダイパターン１７は、半導体チップ２９の
面積以上の大きさで、全面パターンである。
面積以上の大きさで、全面パターンである。
【００５３】ダイパターン１７は、すべてソルダーレジ
スト２３ｂで覆われている。
スト２３ｂで覆われている。
【００５４】ダイパターン１７をすべてソルダーレジス
ト２３ｂで覆う理由は、半導体チップ２９を直接ダイパ
ターン１７上に接着剤２７で固定するより、密着力が増
大するためである。
ト２３ｂで覆う理由は、半導体チップ２９を直接ダイパ
ターン１７上に接着剤２７で固定するより、密着力が増
大するためである。
【００５５】ダイパターン１７をソルダーレジスト２３
ｂにて覆わない場合、ダイパターン１７は、腐食防止の
ために、表面を金メッキ処理を施すことになる。しかし
ながら、金は不活性金属であり、接着剤２７の主成分で
あるエポキシ樹脂との密着力は、非常に小さい。よっ
て、ダイパターン１７は、ソルダーレジスト２３ｂで、
すべて覆われている。
ｂにて覆わない場合、ダイパターン１７は、腐食防止の
ために、表面を金メッキ処理を施すことになる。しかし
ながら、金は不活性金属であり、接着剤２７の主成分で
あるエポキシ樹脂との密着力は、非常に小さい。よっ
て、ダイパターン１７は、ソルダーレジスト２３ｂで、
すべて覆われている。
【００５６】ダイパターン１７は、回路基板２５の中央
に位置し、回路基板２５内の配線パターンに対して、ビ
アホール１５と、パッド電極２１と、半田バンプ３５を
経由して、ＰＢＧＡ４１の外部へアースを確保する役割
がある。
に位置し、回路基板２５内の配線パターンに対して、ビ
アホール１５と、パッド電極２１と、半田バンプ３５を
経由して、ＰＢＧＡ４１の外部へアースを確保する役割
がある。
【００５７】ダイパターン１７の領域内には、直径０．
３ｍｍのビアホール１５が複数個設けられている。ビア
ホール１５内は、銅メッキが施され、回路基板２５の上
下面が電気的に接続されている。このビアホール１５
は、ダイパターン１７と回路基板２５の下面側のパッド
電極２１とを電気的に接続する役割がある。
３ｍｍのビアホール１５が複数個設けられている。ビア
ホール１５内は、銅メッキが施され、回路基板２５の上
下面が電気的に接続されている。このビアホール１５
は、ダイパターン１７と回路基板２５の下面側のパッド
電極２１とを電気的に接続する役割がある。
【００５８】従来、回路基板２５は、熱収縮による基板
の反りを小さくするために、上面の配線パターン（ダイ
パターン１７と接続電極１９を含む）の総面積と、回路
基板２５の下面の配線パターン（パッド電極２１とスル
ーホール１３を結ぶ配線パターンを含む）の総面積を出
来るだけ等しくしてきた。
の反りを小さくするために、上面の配線パターン（ダイ
パターン１７と接続電極１９を含む）の総面積と、回路
基板２５の下面の配線パターン（パッド電極２１とスル
ーホール１３を結ぶ配線パターンを含む）の総面積を出
来るだけ等しくしてきた。
【００５９】しかし、本発明の半導体装置においては、
回路基板２５の上面に半導体チップ面積以上のダイパタ
ーン１７を設けるため、下面の配線パターンの総面積よ
り、上面の配線パターンの総面積の方が大きくなる。
回路基板２５の上面に半導体チップ面積以上のダイパタ
ーン１７を設けるため、下面の配線パターンの総面積よ
り、上面の配線パターンの総面積の方が大きくなる。
【００６０】回路基板２５の上面の配線パターンが、大
きくなることによって、回路基板２５は、１０μｍ前
後、下に凸状に反る。
きくなることによって、回路基板２５は、１０μｍ前
後、下に凸状に反る。
【００６１】ＰＢＧＡ４１は、回路基板２５の樹脂基板
１１の線膨張係数と封止樹脂３３の線膨張係数の差によ
って、図９示すように、１００μｍ前後、下に凸状に反
る。
１１の線膨張係数と封止樹脂３３の線膨張係数の差によ
って、図９示すように、１００μｍ前後、下に凸状に反
る。
【００６２】よって、回路基板２５が単体で、１０μｍ
前後、下に凸状に反っても何ら問題はない。
前後、下に凸状に反っても何ら問題はない。
【００６３】〔本発明のＰＢＧＡの製造方法：図１およ
び図２〕つぎに本発明におけるＰＢＧＡ４１の製造方法
を、図１と図２とを用いて説明する。
び図２〕つぎに本発明におけるＰＢＧＡ４１の製造方法
を、図１と図２とを用いて説明する。
【００６４】回路基板２５のダイパターン１７の上のソ
ルダーレジスト２３ｂ上に、接着剤２７を塗布し、その
上に半導体チップ２９をのせ、接着剤２７が完全に硬化
するまで乾燥する。これで半導体チップ２９は、回路基
板２５上に固定される。
ルダーレジスト２３ｂ上に、接着剤２７を塗布し、その
上に半導体チップ２９をのせ、接着剤２７が完全に硬化
するまで乾燥する。これで半導体チップ２９は、回路基
板２５上に固定される。
【００６５】つぎに半導体チップ２９上面の電極と、回
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続には、ボンディングワイヤ３１の
先端に放電によりボールを形成し、このボールを圧しつ
ぶして、半導体チップ２９の電極に圧着する、ボールボ
ンディング法を採用する。この接続により、半導体チッ
プ２９と回路基板２５が、電気的に接続される。
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続には、ボンディングワイヤ３１の
先端に放電によりボールを形成し、このボールを圧しつ
ぶして、半導体チップ２９の電極に圧着する、ボールボ
ンディング法を採用する。この接続により、半導体チッ
プ２９と回路基板２５が、電気的に接続される。
【００６６】つぎに半導体チップ２９およびボンディン
グワイヤ３１は、封止樹脂３３で封止される。封止方法
は、封止樹脂を型の中に挿入し、加熱しながらプランジ
ャで加圧することにより、溶融した封止樹脂がランナを
通って型の所要部に供給されて形成されるトランスファ
モールドで行う。
グワイヤ３１は、封止樹脂３３で封止される。封止方法
は、封止樹脂を型の中に挿入し、加熱しながらプランジ
ャで加圧することにより、溶融した封止樹脂がランナを
通って型の所要部に供給されて形成されるトランスファ
モールドで行う。
【００６７】つぎに回路基板２５の下面に半田バンプ３
５を設ける。回路基板２５の下面のパッド電極２１上
に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパッド電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後加熱炉で、約２２０〜２
３０℃の温度で加熱することにより、半田ボールがパッ
ド電極２１上に接合され、半田バンプ３５が設けられ
る。この時フラックス液は、ロジン系の材料で、半田ボ
ールはすずと鉛が約６：４の組成の半田を使用する。
５を設ける。回路基板２５の下面のパッド電極２１上
に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパッド電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後加熱炉で、約２２０〜２
３０℃の温度で加熱することにより、半田ボールがパッ
ド電極２１上に接合され、半田バンプ３５が設けられ
る。この時フラックス液は、ロジン系の材料で、半田ボ
ールはすずと鉛が約６：４の組成の半田を使用する。
【００６８】最後に回路基板２５の下面に残ったフラッ
クス液を、アルコール系の洗浄液で洗浄し、ＰＢＧＡ４
１が完成する。
クス液を、アルコール系の洗浄液で洗浄し、ＰＢＧＡ４
１が完成する。
【００６９】〔本発明のＰＢＧＡにおける回路基板の製
造方法：図３〜図５〕つぎに本発明のＰＢＧＡ４１にお
ける回路基板２５の製造方法を説明する。図３〜図５
は、本発明のＰＢＧＡ４１における回路基板２５の製造
工程を示す図である。図３〜図５は、本発明のＰＢＧＡ
４１における回路基板２５の製造工程を示す要部断面図
である。図３〜図５を用いて、回路基板２５の製造方法
について説明する。
造方法：図３〜図５〕つぎに本発明のＰＢＧＡ４１にお
ける回路基板２５の製造方法を説明する。図３〜図５
は、本発明のＰＢＧＡ４１における回路基板２５の製造
工程を示す図である。図３〜図５は、本発明のＰＢＧＡ
４１における回路基板２５の製造工程を示す要部断面図
である。図３〜図５を用いて、回路基板２５の製造方法
について説明する。
【００７０】樹脂基板１１は四角形で板厚が０．２ｍｍ
から０．４ｍｍのビスマレイミド―トリアジン樹脂より
なり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。
から０．４ｍｍのビスマレイミド―トリアジン樹脂より
なり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。
【００７１】図３に示すように、樹脂基板１１には複数
個のスルーホール１３とビアホール１５が、切削ドリル
加工により設けられる。
個のスルーホール１３とビアホール１５が、切削ドリル
加工により設けられる。
【００７２】スルーホール１３とビアホール１５の壁面
を含む基板面を洗浄した後、樹脂基板１１の全表面に
は、無電解銅メッキおよび電解銅メッキにより厚さ１２
μｍ〜２２μｍの銅メッキ層４５を設ける。銅メッキ層
４５は、スルーホール１３とビアホール１５の開口内面
にも形成される。
を含む基板面を洗浄した後、樹脂基板１１の全表面に
は、無電解銅メッキおよび電解銅メッキにより厚さ１２
μｍ〜２２μｍの銅メッキ層４５を設ける。銅メッキ層
４５は、スルーホール１３とビアホール１５の開口内面
にも形成される。
【００７３】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイパターン１
７およびワイヤーボンディング用の接続電極１９を、下
面側には半田バンプを形成するためのパット電極２１が
形成される。なおダイパターン１７とパッド電極２１
は、ビアホール１５の開口面内の銅メッキ層４５を介し
て、また接続電極１９とパット電極２１はスルーホール
１３の開口面内の銅メッキ層４５を介して接続されてい
る。
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイパターン１
７およびワイヤーボンディング用の接続電極１９を、下
面側には半田バンプを形成するためのパット電極２１が
形成される。なおダイパターン１７とパッド電極２１
は、ビアホール１５の開口面内の銅メッキ層４５を介し
て、また接続電極１９とパット電極２１はスルーホール
１３の開口面内の銅メッキ層４５を介して接続されてい
る。
【００７４】さらに、樹脂基板１１の銅メッキ層４５の
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３ａとソルダーレジ
スト２３ｂを設け、接続電極１９、パッド電極２１に
は、図５に示すようにソルダーレジスト２３ａの開口部
を設ける。
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３ａとソルダーレジ
スト２３ｂを設け、接続電極１９、パッド電極２１に
は、図５に示すようにソルダーレジスト２３ａの開口部
を設ける。
【００７５】つぎに図５に示すように樹脂基板１１の上
下両面の露出している電極の銅メッキ層４５の表面に、
厚さ５〜１５μｍ程度のニッケルメッキ層４７を設け
る。
下両面の露出している電極の銅メッキ層４５の表面に、
厚さ５〜１５μｍ程度のニッケルメッキ層４７を設け
る。
【００７６】最後に図５に示すように、ニッケルメッキ
層４７上にボンディングワイヤ３１と導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。
層４７上にボンディングワイヤ３１と導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。
【００７７】これで本発明のＰＢＧＡ４１における回路
基板２５が完成する。
基板２５が完成する。
【００７８】
【発明の効果】以上の説明で明らかなように、本発明に
おいては、ダイパターンが、半導体チップの大きさ以上
の全面パターンである。
おいては、ダイパターンが、半導体チップの大きさ以上
の全面パターンである。
【００７９】したがって、従来の半導体装置と異なり、
吸湿した状態のＰＢＧＡを実装するため、加熱炉で加熱
しても、半導体チップ２９と接着剤２７との界面で剥離
が発生することはない、信頼性の高い半導体装置が得ら
れる。
吸湿した状態のＰＢＧＡを実装するため、加熱炉で加熱
しても、半導体チップ２９と接着剤２７との界面で剥離
が発生することはない、信頼性の高い半導体装置が得ら
れる。
【図１】本発明の実施形態における半導体装置を示す断
面図である。
面図である。
【図２】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図３】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図４】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図５】本発明の実施形態における回路基板構造を得る
ための製造工程を示す断面図である。
ための製造工程を示す断面図である。
【図６】従来技術における半導体装置を示す断面図であ
る。
る。
【図７】従来技術における半導体装置を示す平面図であ
る。
る。
【図８】従来技術におけるボイドの発生を示す要部断面
図である。
図である。
【図９】従来技術におけるボイドの発生を示す洋舞平面
図である。
図である。
【図１０】一般的なＰＧＢＡの反りを示す断面図であ
る。
る。
１７：ダイパターン ２３ａ：ソルダーレジ
スト ２３ｂ：ソルダーレジスト ２５：回路基板 ２９：半導体チップ ４１：ＰＢＧＡ
スト ２３ｂ：ソルダーレジスト ２５：回路基板 ２９：半導体チップ ４１：ＰＢＧＡ
Claims (1)
- 【請求項１】 回路基板と半導体チップを備えるプラス
チック・ボールグリッドアレイであって、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に接着剤を用いて半導体チップを搭載するた
めのダイパターンと、半導体チップの電極とボンディン
グワイヤで接続する接続電極とを有し、 回路基板は、ダイパターンをすべて覆うソルダーレジス
トを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は接続電極とパッド電極とを電気的に接続する
ためのスルーホールを有し、 回路基板上のダイパターンが、半導体チップの大きさ以
上の全面パターンであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1969299A JP2000223613A (ja) | 1999-01-28 | 1999-01-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1969299A JP2000223613A (ja) | 1999-01-28 | 1999-01-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223613A true JP2000223613A (ja) | 2000-08-11 |
Family
ID=12006315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1969299A Pending JP2000223613A (ja) | 1999-01-28 | 1999-01-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223613A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089204A1 (fr) * | 2001-04-16 | 2002-11-07 | Niigata Seimitsu Co., Ltd. | Dispositif semiconducteur |
| JP2007201368A (ja) * | 2006-01-30 | 2007-08-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010016096A (ja) * | 2008-07-02 | 2010-01-21 | Omron Corp | 電子部品 |
-
1999
- 1999-01-28 JP JP1969299A patent/JP2000223613A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089204A1 (fr) * | 2001-04-16 | 2002-11-07 | Niigata Seimitsu Co., Ltd. | Dispositif semiconducteur |
| JP2007201368A (ja) * | 2006-01-30 | 2007-08-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010016096A (ja) * | 2008-07-02 | 2010-01-21 | Omron Corp | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| JP2004031607A (ja) | 半導体装置及びその製造方法 | |
| JP3820022B2 (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージの製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| KR100300922B1 (ko) | 반도체장치 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JP5000105B2 (ja) | 半導体装置 | |
| JP3617072B2 (ja) | チップキャリア | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JPH0997860A (ja) | 半導体装置 | |
| JP2000223613A (ja) | 半導体装置 | |
| JP3768653B2 (ja) | 半導体装置 | |
| JP2000082760A (ja) | 半導体装置 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JPH11154717A (ja) | 半導体装置 | |
| JP3938017B2 (ja) | 電子装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2002176124A (ja) | 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051128 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060405 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20070718 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070814 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |