JP2002176124A - 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法 - Google Patents
半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法Info
- Publication number
- JP2002176124A JP2002176124A JP2000370865A JP2000370865A JP2002176124A JP 2002176124 A JP2002176124 A JP 2002176124A JP 2000370865 A JP2000370865 A JP 2000370865A JP 2000370865 A JP2000370865 A JP 2000370865A JP 2002176124 A JP2002176124 A JP 2002176124A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- mounting
- manufacturing
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】ベントホールの直径を小さくでき、かつ低価格
の半導体搭載用基板とそれを用いた半導体パッケージ及
び半導体搭載用基板の製造法並びに半導体パッケージの
製造法を提供すること。 【解決手段】絶縁性基材と、前記絶縁性基材を貫通する
接続端子と、少なくとも前記絶縁性基材の一方の面に複
数の導体パターンを有し、前記導体パターンには前記接
続端子に接続されたものがあり、かつ、前記導体パター
ン上に半導体チップが搭載されたときに、前記半導体チ
ップの裏面に形成された半導体チップ搭載用絶縁性接着
剤と前記導体パターンの間で形成される空間を、前記絶
縁性基材の反対面に通じさせる穴を有する半導体搭載用
基板と、その製造法と、半導体パッケージとその製造
法。
の半導体搭載用基板とそれを用いた半導体パッケージ及
び半導体搭載用基板の製造法並びに半導体パッケージの
製造法を提供すること。 【解決手段】絶縁性基材と、前記絶縁性基材を貫通する
接続端子と、少なくとも前記絶縁性基材の一方の面に複
数の導体パターンを有し、前記導体パターンには前記接
続端子に接続されたものがあり、かつ、前記導体パター
ン上に半導体チップが搭載されたときに、前記半導体チ
ップの裏面に形成された半導体チップ搭載用絶縁性接着
剤と前記導体パターンの間で形成される空間を、前記絶
縁性基材の反対面に通じさせる穴を有する半導体搭載用
基板と、その製造法と、半導体パッケージとその製造
法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体搭載用基板
とそれを用いた半導体パッケージ及び半導体搭載用基板
の製造法並びに半導体パッケージの製造法に関する。
とそれを用いた半導体パッケージ及び半導体搭載用基板
の製造法並びに半導体パッケージの製造法に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加しており、多くの入出力端子数を有する
半導体パッケージが必要とされるようになってきた。一
般に、入出力端子はパッケージの周辺に一列配置するタ
イプと、周辺だけでなく内部まで多列に配置するタイプ
がある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）が代表的である。これを多端子化する場合
は、端子ピッチを縮小することが必要であるが、０．５
ｍｍピッチ以下の領域では、配線板との接続に高度な技
術が必要になる。後者のアレイタイプは、比較的大きな
ピッチで端子配列が可能なため、多ピン化に適してい
る。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線
板との接続は挿入型となり、表面実装には適していな
い。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称するパッケージが開発されてい
る。
力端子数が増加しており、多くの入出力端子数を有する
半導体パッケージが必要とされるようになってきた。一
般に、入出力端子はパッケージの周辺に一列配置するタ
イプと、周辺だけでなく内部まで多列に配置するタイプ
がある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）が代表的である。これを多端子化する場合
は、端子ピッチを縮小することが必要であるが、０．５
ｍｍピッチ以下の領域では、配線板との接続に高度な技
術が必要になる。後者のアレイタイプは、比較的大きな
ピッチで端子配列が可能なため、多ピン化に適してい
る。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線
板との接続は挿入型となり、表面実装には適していな
い。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称するパッケージが開発されてい
る。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ）が提案されている。これは、半導体チップの周辺部
でなく、実装領域内に外部配線基板との接続部を有する
パッケージである。具体例としては、バンプ付きポリイ
ミドフィルムを半導体チップの表面に接着し、チップと
金リード線により電気的接続を図った後、エポキシ樹脂
等をポッティングして封止したもの（ＮＩＫＫＥＩ Ｍ
ＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．
４、Ｎｏ．１４０、Ｐ１８−１９）や、仮基板上に半導
体チップ及び外部配線基板との接続部に相当する位置に
金属バンプを形成し、半導体チップをフェースダウンボ
ンディング後、仮基板上でトランスファーモールドした
もの（Ｓｍａｌｌｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ
Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ Ｖ
ＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ
Ｊａｐａｎ、ｐ４６−５０、１９９４）等がある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ）が提案されている。これは、半導体チップの周辺部
でなく、実装領域内に外部配線基板との接続部を有する
パッケージである。具体例としては、バンプ付きポリイ
ミドフィルムを半導体チップの表面に接着し、チップと
金リード線により電気的接続を図った後、エポキシ樹脂
等をポッティングして封止したもの（ＮＩＫＫＥＩ Ｍ
ＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．
４、Ｎｏ．１４０、Ｐ１８−１９）や、仮基板上に半導
体チップ及び外部配線基板との接続部に相当する位置に
金属バンプを形成し、半導体チップをフェースダウンボ
ンディング後、仮基板上でトランスファーモールドした
もの（Ｓｍａｌｌｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ
Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ Ｖ
ＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ
Ｊａｐａｎ、ｐ４６−５０、１９９４）等がある。
【０００４】
【発明が解決しようとする課題】各種提案されているＣ
ＳＰの中に、絶縁性基材と、少なくとも絶縁性基材の一
方の面に複数の導体パターンを有し、絶縁性基材の他方
の面には導体パターンと接続された接続端子があり、か
つ、その導体パターンの上に半導体チップが搭載された
ときに、半導体チップの裏面に形成された絶縁性接着剤
と導体パターン間で形成される空間を、絶縁性基材の反
対面に通じさせる穴を有するものがあり、その穴は、ベ
ントホールと呼ばれている。このベントホールは、接続
端子にはんだボールを搭載したり、はんだボールのつい
た状態でプリント配線板に搭載するときの熱によって、
半導体パッケージ内部に残る蒸発成分が膨張しても、ガ
スを外部に逃がすことができ、半導体パッケージが破損
するのを防ぐことができるものである。ところが、近年
の電子機器の発達により、配線密度の増加が望まれてい
るが、ベントホールの面積を小さくできず、配線の収容
量が増加できないという課題がある。
ＳＰの中に、絶縁性基材と、少なくとも絶縁性基材の一
方の面に複数の導体パターンを有し、絶縁性基材の他方
の面には導体パターンと接続された接続端子があり、か
つ、その導体パターンの上に半導体チップが搭載された
ときに、半導体チップの裏面に形成された絶縁性接着剤
と導体パターン間で形成される空間を、絶縁性基材の反
対面に通じさせる穴を有するものがあり、その穴は、ベ
ントホールと呼ばれている。このベントホールは、接続
端子にはんだボールを搭載したり、はんだボールのつい
た状態でプリント配線板に搭載するときの熱によって、
半導体パッケージ内部に残る蒸発成分が膨張しても、ガ
スを外部に逃がすことができ、半導体パッケージが破損
するのを防ぐことができるものである。ところが、近年
の電子機器の発達により、配線密度の増加が望まれてい
るが、ベントホールの面積を小さくできず、配線の収容
量が増加できないという課題がある。
【０００５】本発明は、ベントホールの直径を小さくで
き、かつ低価格の半導体搭載用基板とそれを用いた半導
体パッケージ及び半導体搭載用基板の製造法並びに半導
体パッケージの製造法を提供することを目的とする。
き、かつ低価格の半導体搭載用基板とそれを用いた半導
体パッケージ及び半導体搭載用基板の製造法並びに半導
体パッケージの製造法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は以下のことを特
徴とする。 （１）絶縁性基材と、前記絶縁性基材を貫通する接続端
子と、少なくとも前記絶縁性基材の一方の面に複数の導
体パターンを有し、前記導体パターンには前記接続端子
に接続されたものがあり、かつ、前記導体パターン上に
半導体チップが搭載されたときに、前記半導体チップの
裏面に形成された半導体チップ搭載用絶縁性接着剤と前
記導体パターンの間で形成される空間を、前記絶縁性基
材の反対面に通じさせる穴を有する半導体搭載用基板。 （２）金属箔の一方の面に、接続端子になる箇所と穴に
なる箇所に突起を有し、前記金属箔の前記突起を有する
面に、前記突起の間を埋めるように絶縁層を形成し、前
記穴になる箇所の突起のみを除去すると共に、前記金属
箔の不要な箇所をエッチング除去する工程からなる半導
体搭載用基板の製造法。 （３）絶縁層が突起よりも高く、穴になる箇所の突起を
除去する前に、前記絶縁層を前記突起の先端が露出する
ように除去する工程を有する（２）に記載の半導体搭載
用基板の製造法。 （４）絶縁層が突起よりも低く、接続端子及び穴になる
箇所の突起が露出するように形成する（２）に記載の半
導体搭載用基板の製造法。 （５）接続端子になる箇所の突起が除去されないよう被
覆する工程を有する（３）または（４）に記載の半導体
搭載用基板の製造法。 （６）穴になる箇所の突起を除去する工程と、金属箔の
不要な箇所をエッチング除去する工程とを、同時に行う
ことを特徴とする（２）〜（５）のいずれかに記載の半
導体搭載用基板の製造法。 （７）（１）に記載の半導体搭載用基板、または（２）
〜（６）のいずれかに記載の方法で製造された半導体搭
載用基板に、半導体チップの裏面に形成された半導体チ
ップ搭載用絶縁性接着剤と導体パターンの間に空間が形
成されるように前記半導体チップを搭載した半導体パッ
ケージ。 （８）半導体チップ搭載に、ダイボンドフィルムを用い
た（７）に記載の半導体パッケージ。 （９）半導体チップを搭載した半導体搭載用基板の、少
なくとも前記半導体チップを搭載した側を樹脂封止した
（７）または（８）に記載の半導体パッケージ。 （１０）（１）に記載の半導体搭載用基板、または
（２）〜（６）のいずれかに記載の方法で製造された半
導体搭載用基板に、半導体チップの裏面に形成された半
導体チップ搭載用絶縁性接着剤と導体パターンの間に空
間が形成されるように前記半導体チップを搭載する工程
を有する半導体パッケージの製造法。 （１１）半導体搭載用基板にダイボンドフィルムを接着
した後、前記ダイボンドフィルムを用いて半導体チップ
を搭載する工程を有する（１０）に記載の半導体パッケ
ージの製造法。 （１２）半導体チップの裏面にダイボンドフィルムを接
着した後、前記ダイボンドフィルムを用いて半導体搭載
用基板に前記半導体チップを搭載する工程を有する（１
０）に記載の半導体パッケージの製造法。 （１３）半導体チップを搭載した半導体搭載用基板の、
少なくとも前記半導体チップを搭載した側を樹脂封止す
る工程を有する（１０）〜（１２）のいずれかに記載の
半導体パッケージの製造法。
徴とする。 （１）絶縁性基材と、前記絶縁性基材を貫通する接続端
子と、少なくとも前記絶縁性基材の一方の面に複数の導
体パターンを有し、前記導体パターンには前記接続端子
に接続されたものがあり、かつ、前記導体パターン上に
半導体チップが搭載されたときに、前記半導体チップの
裏面に形成された半導体チップ搭載用絶縁性接着剤と前
記導体パターンの間で形成される空間を、前記絶縁性基
材の反対面に通じさせる穴を有する半導体搭載用基板。 （２）金属箔の一方の面に、接続端子になる箇所と穴に
なる箇所に突起を有し、前記金属箔の前記突起を有する
面に、前記突起の間を埋めるように絶縁層を形成し、前
記穴になる箇所の突起のみを除去すると共に、前記金属
箔の不要な箇所をエッチング除去する工程からなる半導
体搭載用基板の製造法。 （３）絶縁層が突起よりも高く、穴になる箇所の突起を
除去する前に、前記絶縁層を前記突起の先端が露出する
ように除去する工程を有する（２）に記載の半導体搭載
用基板の製造法。 （４）絶縁層が突起よりも低く、接続端子及び穴になる
箇所の突起が露出するように形成する（２）に記載の半
導体搭載用基板の製造法。 （５）接続端子になる箇所の突起が除去されないよう被
覆する工程を有する（３）または（４）に記載の半導体
搭載用基板の製造法。 （６）穴になる箇所の突起を除去する工程と、金属箔の
不要な箇所をエッチング除去する工程とを、同時に行う
ことを特徴とする（２）〜（５）のいずれかに記載の半
導体搭載用基板の製造法。 （７）（１）に記載の半導体搭載用基板、または（２）
〜（６）のいずれかに記載の方法で製造された半導体搭
載用基板に、半導体チップの裏面に形成された半導体チ
ップ搭載用絶縁性接着剤と導体パターンの間に空間が形
成されるように前記半導体チップを搭載した半導体パッ
ケージ。 （８）半導体チップ搭載に、ダイボンドフィルムを用い
た（７）に記載の半導体パッケージ。 （９）半導体チップを搭載した半導体搭載用基板の、少
なくとも前記半導体チップを搭載した側を樹脂封止した
（７）または（８）に記載の半導体パッケージ。 （１０）（１）に記載の半導体搭載用基板、または
（２）〜（６）のいずれかに記載の方法で製造された半
導体搭載用基板に、半導体チップの裏面に形成された半
導体チップ搭載用絶縁性接着剤と導体パターンの間に空
間が形成されるように前記半導体チップを搭載する工程
を有する半導体パッケージの製造法。 （１１）半導体搭載用基板にダイボンドフィルムを接着
した後、前記ダイボンドフィルムを用いて半導体チップ
を搭載する工程を有する（１０）に記載の半導体パッケ
ージの製造法。 （１２）半導体チップの裏面にダイボンドフィルムを接
着した後、前記ダイボンドフィルムを用いて半導体搭載
用基板に前記半導体チップを搭載する工程を有する（１
０）に記載の半導体パッケージの製造法。 （１３）半導体チップを搭載した半導体搭載用基板の、
少なくとも前記半導体チップを搭載した側を樹脂封止す
る工程を有する（１０）〜（１２）のいずれかに記載の
半導体パッケージの製造法。
【０００７】
【発明の実施の形態】本発明の基材には、イミド基、ア
ミド基、フェノール基、フェニレン基、エステル基、エ
ーテル基、サルホン基、カーボネート基、カルボニル
基、シリコーン結合を少なくとも１つ以上含む樹脂、ま
たは液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれ
かを用いたプラスチックフィルム、または、これらの樹
脂をガラス不織布等に含浸・硬化したもの、さらにこれ
らの樹脂に無機フィラーを含有させたもの等が使用でき
る。
ミド基、フェノール基、フェニレン基、エステル基、エ
ーテル基、サルホン基、カーボネート基、カルボニル
基、シリコーン結合を少なくとも１つ以上含む樹脂、ま
たは液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれ
かを用いたプラスチックフィルム、または、これらの樹
脂をガラス不織布等に含浸・硬化したもの、さらにこれ
らの樹脂に無機フィラーを含有させたもの等が使用でき
る。
【０００８】基材を貫通する接続端子には、銅、ニッケ
ル等の金属バンプ、導電性ペーストをバンプ状に硬化さ
せたもの、または樹脂バンプに金属めっきを施したもの
等が使用できる。
ル等の金属バンプ、導電性ペーストをバンプ状に硬化さ
せたもの、または樹脂バンプに金属めっきを施したもの
等が使用できる。
【０００９】少なくとも基材の一方の面に有する複数の
導体パターンは、銅箔等の金属箔を基材と接着した後エ
ッチングで形成する方法、予め別のキャリア材表面に形
成した導体パターンを基材に転写する方法等がある。金
属箔や導体パターン付きキャリアの接着方法としては、
プレスやラミネートといった熱加圧方法や、ワニス状の
樹脂を塗布し乾燥するキャスティング法等がある。
導体パターンは、銅箔等の金属箔を基材と接着した後エ
ッチングで形成する方法、予め別のキャリア材表面に形
成した導体パターンを基材に転写する方法等がある。金
属箔や導体パターン付きキャリアの接着方法としては、
プレスやラミネートといった熱加圧方法や、ワニス状の
樹脂を塗布し乾燥するキャスティング法等がある。
【００１０】その導体パターンに接続された接続端子
は、金属箔の所定の位置に、エッチングやめっき等で金
属バンプを形成する方法、導電性ペーストを印刷等でバ
ンプ状に形成し硬化させる方法、または、樹脂バンプを
形成した後に表面に金属めっきを施す方法等で作製でき
る。接続端子に接続された導体パターンが、接続端子を
構成する導体と連続した導体であるようにするには、金
属箔の所定の位置にめっき等で同一金属のバンプを形成
する方法、または、厚めの金属箔の不要な部分をハーフ
エッチングでバンプを形成する方法等がある。
は、金属箔の所定の位置に、エッチングやめっき等で金
属バンプを形成する方法、導電性ペーストを印刷等でバ
ンプ状に形成し硬化させる方法、または、樹脂バンプを
形成した後に表面に金属めっきを施す方法等で作製でき
る。接続端子に接続された導体パターンが、接続端子を
構成する導体と連続した導体であるようにするには、金
属箔の所定の位置にめっき等で同一金属のバンプを形成
する方法、または、厚めの金属箔の不要な部分をハーフ
エッチングでバンプを形成する方法等がある。
【００１１】導体パターン上に半導体チップが搭載され
たときに、半導体チップの裏面に形成された半導体チッ
プ搭載用絶縁性接着剤と導体パターンの間で形成される
空間を基材の反対面に通じさせる穴は、ドリル加工やパ
ンチング等の機械加工、エキシマレーザや炭酸ガスレー
ザ等のレーザ加工、薬液で溶解させるエッチング加工、
及びプラズマ等を用いたドライエッチング加工等により
行うことができる。また、基材にバンプ等の突起を貫通
させ、その後突起を除去する方法等もある。この穴径
は、半導体搭載用基板を設計する上では小径であること
が好ましく、直径０．１５ｍｍ以下が好ましく、直径
０．１ｍｍ以下がより好ましい。小径の穴を形成するに
は、レーザ加工、薬液によるエッチング加工、ドライエ
ッチング加工、突起を除去する方法が好ましい。
たときに、半導体チップの裏面に形成された半導体チッ
プ搭載用絶縁性接着剤と導体パターンの間で形成される
空間を基材の反対面に通じさせる穴は、ドリル加工やパ
ンチング等の機械加工、エキシマレーザや炭酸ガスレー
ザ等のレーザ加工、薬液で溶解させるエッチング加工、
及びプラズマ等を用いたドライエッチング加工等により
行うことができる。また、基材にバンプ等の突起を貫通
させ、その後突起を除去する方法等もある。この穴径
は、半導体搭載用基板を設計する上では小径であること
が好ましく、直径０．１５ｍｍ以下が好ましく、直径
０．１ｍｍ以下がより好ましい。小径の穴を形成するに
は、レーザ加工、薬液によるエッチング加工、ドライエ
ッチング加工、突起を除去する方法が好ましい。
【００１２】このような構造の半導体搭載用基板は、金
属箔の一方の面に、接続端子となる箇所と穴になる箇所
に突起を有する金属箔を用い、この突起を有する面に、
突起の間を埋めるように絶縁層を形成し、穴になる箇所
の突起のみを除去し、さらに金属箔の不要な箇所をエッ
チング除去することによって製造することができる。
属箔の一方の面に、接続端子となる箇所と穴になる箇所
に突起を有する金属箔を用い、この突起を有する面に、
突起の間を埋めるように絶縁層を形成し、穴になる箇所
の突起のみを除去し、さらに金属箔の不要な箇所をエッ
チング除去することによって製造することができる。
【００１３】一方の面に接続端子となる箇所と穴になる
箇所に突起を有する金属箔は、金属箔の所定の位置に、
エッチングやめっき等で金属バンプを形成する方法、導
電性ペーストを印刷等でバンプ状に形成し硬化させる方
法、または、樹脂バンプを形成した後に表面に金属めっ
きを施す方法等で作製できる。
箇所に突起を有する金属箔は、金属箔の所定の位置に、
エッチングやめっき等で金属バンプを形成する方法、導
電性ペーストを印刷等でバンプ状に形成し硬化させる方
法、または、樹脂バンプを形成した後に表面に金属めっ
きを施す方法等で作製できる。
【００１４】その面に形成する絶縁層は、イミド基、ア
ミド基、フェノール基、フェニレン基、エステル基、エ
ーテル基、サルホン基、カーボネート基、カルボニル
基、シリコーン結合を少なくとも１つ以上含む樹脂、ま
たは液晶ポリマ、含フッ素樹脂、エポキシ樹脂等を用い
た絶縁ワニスを塗布し、加熱硬化して形成するか、ある
いは、イミド基、アミド基、フェノール基、フェニレン
基、エステル基、エーテル基、サルホン基、カーボネー
ト基、カルボニル基、シリコーン結合を少なくとも１つ
以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポ
キシ樹脂等の絶縁フィルムを重ね、加熱・加圧して積層
一体化することによって可能である。絶縁ワニスを塗布
するには、キスコータ、ロールコータ、コンマコータ等
を用い、加熱条件は１２０〜３５０℃で２０〜１８０分
間位であり、使用する樹脂によってそれぞれのものに適
切な条件で行うことが好ましい。
ミド基、フェノール基、フェニレン基、エステル基、エ
ーテル基、サルホン基、カーボネート基、カルボニル
基、シリコーン結合を少なくとも１つ以上含む樹脂、ま
たは液晶ポリマ、含フッ素樹脂、エポキシ樹脂等を用い
た絶縁ワニスを塗布し、加熱硬化して形成するか、ある
いは、イミド基、アミド基、フェノール基、フェニレン
基、エステル基、エーテル基、サルホン基、カーボネー
ト基、カルボニル基、シリコーン結合を少なくとも１つ
以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポ
キシ樹脂等の絶縁フィルムを重ね、加熱・加圧して積層
一体化することによって可能である。絶縁ワニスを塗布
するには、キスコータ、ロールコータ、コンマコータ等
を用い、加熱条件は１２０〜３５０℃で２０〜１８０分
間位であり、使用する樹脂によってそれぞれのものに適
切な条件で行うことが好ましい。
【００１５】絶縁層を突起よりも高く形成したときに
は、穴になる箇所の突起を除去する前に、絶縁層を突起
の先端が露出するように除去する工程を有することが好
ましく、この除去には、機械研磨や化学研磨、またはレ
ーザ等を用いることができ、絶縁層の表面が平滑になる
ように除去することが好ましい。エポキシ樹脂を用いた
場合には、機械研磨を用いるのが好ましく、ポリイミド
樹脂を用いた場合には、機械研磨または化学研磨を用い
るのが好ましい。これらは、絶縁層に用いる樹脂の種類
によって、それぞれのものに適切な条件で行うことが好
ましい。
は、穴になる箇所の突起を除去する前に、絶縁層を突起
の先端が露出するように除去する工程を有することが好
ましく、この除去には、機械研磨や化学研磨、またはレ
ーザ等を用いることができ、絶縁層の表面が平滑になる
ように除去することが好ましい。エポキシ樹脂を用いた
場合には、機械研磨を用いるのが好ましく、ポリイミド
樹脂を用いた場合には、機械研磨または化学研磨を用い
るのが好ましい。これらは、絶縁層に用いる樹脂の種類
によって、それぞれのものに適切な条件で行うことが好
ましい。
【００１６】また、形成する絶縁層が、突起よりも低
く、接続端子及び穴になる箇所の突起が露出するように
形成すれば、上記のような研磨工程を用いることなく穴
になる箇所の突起を除去することができ、好ましい。
く、接続端子及び穴になる箇所の突起が露出するように
形成すれば、上記のような研磨工程を用いることなく穴
になる箇所の突起を除去することができ、好ましい。
【００１７】この、穴になる箇所の突起を除去するとき
に、接続端子となる突起が除去されないよう被覆する工
程を有することが好ましく、例えば、保護フィルムで部
分的に被覆するか、あるいは、感光性ドライフィルムを
用いて、接続端子の箇所が部分的に被覆できるように、
露光・現像することによって、保護することができる。
に、接続端子となる突起が除去されないよう被覆する工
程を有することが好ましく、例えば、保護フィルムで部
分的に被覆するか、あるいは、感光性ドライフィルムを
用いて、接続端子の箇所が部分的に被覆できるように、
露光・現像することによって、保護することができる。
【００１８】また、穴となる箇所の突起を除去する工程
と、金属箔の不要な箇所をエッチング除去する工程と
を、同時に行うことができ、いずれも、化学エッチング
による方法で行うことができるので、効率的である。そ
のためには、突起と金属箔は同一の金属であることがよ
り好ましい。
と、金属箔の不要な箇所をエッチング除去する工程と
を、同時に行うことができ、いずれも、化学エッチング
による方法で行うことができるので、効率的である。そ
のためには、突起と金属箔は同一の金属であることがよ
り好ましい。
【００１９】このようにして製造された半導体搭載用基
板に、ダイボンドフィルムを用いて、半導体チップを搭
載することができる。このときに、半導体搭載用基板に
ダイボンドフィルムを加圧あるいは、加圧・加熱して接
着して、その上に半導体チップを搭載するか、あるい
は、半導体チップの裏面に予めダイボンドフィルムをそ
の大きさに合わせて切断したものを仮接着しておき、そ
れを半導体搭載用基板に重ねて、加圧あるいは、加圧・
加熱して接着することができる。このとき、ダイボンド
フィルムは導体パターンに接着させ、ダイボンドフィル
ムと導体パターン間に、穴に通じた空間を形成する。こ
のときの接着条件は、使用するダイボンドフィルムによ
って異なるが、例えばＤＦ−１００（日立化成工業株式
会社製）を用いた場合は、２４０℃、２００ｇ、５秒で
あり、導体パターンと十分な接着力が得られる条件であ
ることが好ましい。
板に、ダイボンドフィルムを用いて、半導体チップを搭
載することができる。このときに、半導体搭載用基板に
ダイボンドフィルムを加圧あるいは、加圧・加熱して接
着して、その上に半導体チップを搭載するか、あるい
は、半導体チップの裏面に予めダイボンドフィルムをそ
の大きさに合わせて切断したものを仮接着しておき、そ
れを半導体搭載用基板に重ねて、加圧あるいは、加圧・
加熱して接着することができる。このとき、ダイボンド
フィルムは導体パターンに接着させ、ダイボンドフィル
ムと導体パターン間に、穴に通じた空間を形成する。こ
のときの接着条件は、使用するダイボンドフィルムによ
って異なるが、例えばＤＦ−１００（日立化成工業株式
会社製）を用いた場合は、２４０℃、２００ｇ、５秒で
あり、導体パターンと十分な接着力が得られる条件であ
ることが好ましい。
【００２０】さらに半導体チップを樹脂封止して、半導
体パッケージとすることができ、封止樹脂に、フェノー
ル樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエ
ステル樹脂等の熱硬化性樹脂を用いることができる。封
止方法としては、半導体チップを包み込むように樹脂ワ
ニスで固めるポッティングや、コンパウンドによるトラ
ンスファモールド等を用いることが好ましい。
体パッケージとすることができ、封止樹脂に、フェノー
ル樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエ
ステル樹脂等の熱硬化性樹脂を用いることができる。封
止方法としては、半導体チップを包み込むように樹脂ワ
ニスで固めるポッティングや、コンパウンドによるトラ
ンスファモールド等を用いることが好ましい。
【００２１】
【実施例】実施例１ 金属箔には、厚さ１８μｍの銅箔を使用し、一方の面
に、接続端子となる箇所と穴（ベントホール）になる箇
所に、それぞれ直径０．４ｍｍ及び直径０．１ｍｍの銅
バンプをめっきにより形成したものを用いた（図１
（ａ））。
に、接続端子となる箇所と穴（ベントホール）になる箇
所に、それぞれ直径０．４ｍｍ及び直径０．１ｍｍの銅
バンプをめっきにより形成したものを用いた（図１
（ａ））。
【００２２】その面に形成する絶縁層には、ポリイミド
樹脂を用いた絶縁ワニスを塗布し、３００℃、６０分の
条件で、加熱して形成した（図１（ｂ））。絶縁ワニス
を塗布するには、コンマコータを用いた。
樹脂を用いた絶縁ワニスを塗布し、３００℃、６０分の
条件で、加熱して形成した（図１（ｂ））。絶縁ワニス
を塗布するには、コンマコータを用いた。
【００２３】絶縁層は、突起よりも５μｍ高く形成し、
穴になる箇所の突起を除去する前に、絶縁層を突起の先
端が露出するように除去する工程として、機械研磨（ポ
リッシング）を用いた（図１（ｃ））。このときに、絶
縁層は１０μｍ研磨することができた。
穴になる箇所の突起を除去する前に、絶縁層を突起の先
端が露出するように除去する工程として、機械研磨（ポ
リッシング）を用いた（図１（ｃ））。このときに、絶
縁層は１０μｍ研磨することができた。
【００２４】この、穴になる箇所の突起を除去するとき
に、接続端子となる突起が除去されないように被覆する
工程として、感光性ドライフィルムであるＭＣＰ２２５
（ニチゴーモートン株式会社製）をラミネートし、接続
端子の箇所が部分的に被覆できるように、露光・現像す
ることによって、エッチングレジストを形成する。反対
面には、形成する回路の形状に、エッチングレジストを
形成し、両面から、化学エッチング液である塩化第二銅
溶液を、スプレー噴霧し、穴となる箇所の突起を除去す
る工程と、銅箔の不要な箇所をエッチング除去する工程
とを同時に行った。さらに、導体パッケージと接続端子
の表面に、無電解ニッケル及び無電解金めっきを順次施
した（図１（ｄ））。
に、接続端子となる突起が除去されないように被覆する
工程として、感光性ドライフィルムであるＭＣＰ２２５
（ニチゴーモートン株式会社製）をラミネートし、接続
端子の箇所が部分的に被覆できるように、露光・現像す
ることによって、エッチングレジストを形成する。反対
面には、形成する回路の形状に、エッチングレジストを
形成し、両面から、化学エッチング液である塩化第二銅
溶液を、スプレー噴霧し、穴となる箇所の突起を除去す
る工程と、銅箔の不要な箇所をエッチング除去する工程
とを同時に行った。さらに、導体パッケージと接続端子
の表面に、無電解ニッケル及び無電解金めっきを順次施
した（図１（ｄ））。
【００２５】このようにして製造された半導体搭載用基
板に、ダイボンドフィルムであるＤＦ−１００（日立化
成工業株式会社製）を半導体チップの大きさに切断して
仮固定し、その上に半導体チップを重ね、２４０℃、２
００ｇｆ、５秒の条件で、加圧・加熱して接着した（図
１（ｅ））。
板に、ダイボンドフィルムであるＤＦ−１００（日立化
成工業株式会社製）を半導体チップの大きさに切断して
仮固定し、その上に半導体チップを重ね、２４０℃、２
００ｇｆ、５秒の条件で、加圧・加熱して接着した（図
１（ｅ））。
【００２６】さらに、金ワイヤを用いて半導体チップと
半導体搭載用基板を電気的に接続し（図１（ｆ））、封
止樹脂である。ＣＥＬ−９２００（日立化成工業株式会
社製）を用いてトランスファモールドによって半導体チ
ップを封止した。最後に接続端子にはんだボールを溶融
させ、半導体パッケージとすることができた（図１
（ｇ））。
半導体搭載用基板を電気的に接続し（図１（ｆ））、封
止樹脂である。ＣＥＬ−９２００（日立化成工業株式会
社製）を用いてトランスファモールドによって半導体チ
ップを封止した。最後に接続端子にはんだボールを溶融
させ、半導体パッケージとすることができた（図１
（ｇ））。
【００２７】実施例２ 絶縁層に、Ｂステージ状の絶縁フィルムであるエポキシ
系接着フィルムＭＣＦ−６０００（日立化成工業株式会
社製）を用いて、１８０℃、３ＭＰａ、４０分の条件
で、加熱・加圧して積層一体化した以外は、実施例１と
同様にして半導体パッケージを作製した。
系接着フィルムＭＣＦ−６０００（日立化成工業株式会
社製）を用いて、１８０℃、３ＭＰａ、４０分の条件
で、加熱・加圧して積層一体化した以外は、実施例１と
同様にして半導体パッケージを作製した。
【００２８】実施例３ 形成する絶縁層を、突起よりも５μｍ低く、少なくとも
穴になる箇所の突起が露出するように形成し、上記のよ
うな研磨工程を用いることなく穴になる箇所の突起を除
去した以外は、実施例１と同様にして半導体パッケージ
を作製した。
穴になる箇所の突起が露出するように形成し、上記のよ
うな研磨工程を用いることなく穴になる箇所の突起を除
去した以外は、実施例１と同様にして半導体パッケージ
を作製した。
【００２９】比較例 比較例として、実施例２と同じ絶縁層であるエポキシ系
接着フィルムＭＣＦ−６０００（日立化成工業株式会社
製）に、接続端子となる箇所とベントホールとなる箇所
に穴をあけ、１８μｍの銅箔と重ねて、１８０℃、３Ｍ
Ｐａ、４０分の条件で加熱・加圧して積層一体化し、銅
箔の不要な箇所を実施例１と同じ方法で、エッチング除
去し、回路を形成したものに、実施例１と同様にして、
半導体チップを搭載し、樹脂封止して、半導体パッケー
ジとした。しかし、ベントホールの穴径を、実施例１と
同じ０．１ｍｍにすると、積層接着したときにつぶれて
しまい、ベントホールとして有効に使用できなかった。
ベントホールとして有効に用いるには、穴径を０．２ｍ
ｍ以上にしなければならず、予め基材にその穴径の穴を
形成すると、不要な銅箔をエッチング除去したときに、
必要な回路部分がベントホール部分に露出してしまい、
絶縁被覆ができなかった。
接着フィルムＭＣＦ−６０００（日立化成工業株式会社
製）に、接続端子となる箇所とベントホールとなる箇所
に穴をあけ、１８μｍの銅箔と重ねて、１８０℃、３Ｍ
Ｐａ、４０分の条件で加熱・加圧して積層一体化し、銅
箔の不要な箇所を実施例１と同じ方法で、エッチング除
去し、回路を形成したものに、実施例１と同様にして、
半導体チップを搭載し、樹脂封止して、半導体パッケー
ジとした。しかし、ベントホールの穴径を、実施例１と
同じ０．１ｍｍにすると、積層接着したときにつぶれて
しまい、ベントホールとして有効に使用できなかった。
ベントホールとして有効に用いるには、穴径を０．２ｍ
ｍ以上にしなければならず、予め基材にその穴径の穴を
形成すると、不要な銅箔をエッチング除去したときに、
必要な回路部分がベントホール部分に露出してしまい、
絶縁被覆ができなかった。
【００３０】
【発明の効果】以上に説明したとおり、本発明によっ
て、ベントホールの直径を小さくでき、かつ低価格の半
導体搭載用基板とそれを用いた半導体パッケージ及び半
導体搭載用基板の製造法並びに半導体パッケージの製造
法を提供することができる。
て、ベントホールの直径を小さくでき、かつ低価格の半
導体搭載用基板とそれを用いた半導体パッケージ及び半
導体搭載用基板の製造法並びに半導体パッケージの製造
法を提供することができる。
【図１】本発明の一実施例を説明するための、半導体搭
載用基板及び半導体パッケージの製造工程を示す断面図
である。
載用基板及び半導体パッケージの製造工程を示す断面図
である。
１．銅箔 ２．めっき銅
バンプ ３．絶縁層 ４．導体パタ
ーン ５．接続端子 ６．穴（ベン
トホール） ７．ダイボンドフィルム ８．半導体チ
ップ ９．金ワイヤ １０．封止樹
脂 １１．はんだボール
バンプ ３．絶縁層 ４．導体パタ
ーン ５．接続端子 ６．穴（ベン
トホール） ７．ダイボンドフィルム ８．半導体チ
ップ ９．金ワイヤ １０．封止樹
脂 １１．はんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎本 哲也 茨城県つくば市和台48 日立化成工業株式 会社総合研究所内 (72)発明者 山口 玲子 茨城県つくば市和台48 日立化成工業株式 会社総合研究所内 (72)発明者 森池 教夫 茨城県つくば市和台48 日立化成工業株式 会社総合研究所内 (72)発明者 遠藤 俊博 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内 (72)発明者 坪松 良明 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館事業所内
Claims (13)
- 【請求項１】絶縁性基材と、前記絶縁性基材を貫通する
接続端子と、少なくとも前記絶縁性基材の一方の面に複
数の導体パターンを有し、前記導体パターンには前記接
続端子に接続されたものがあり、かつ、前記導体パター
ン上に半導体チップが搭載されたときに、前記半導体チ
ップの裏面に形成された半導体チップ搭載用絶縁性接着
剤と前記導体パターンの間で形成される空間を、前記絶
縁性基材の反対面に通じさせる穴を有する半導体搭載用
基板。 - 【請求項２】金属箔の一方の面に、接続端子になる箇所
と穴になる箇所に突起を有し、前記金属箔の前記突起を
有する面に、前記突起の間を埋めるように絶縁層を形成
し、前記穴になる箇所の突起のみを除去すると共に、前
記金属箔の不要な箇所をエッチング除去する工程からな
る半導体搭載用基板の製造法。 - 【請求項３】絶縁層が突起よりも高く、穴になる箇所の
突起を除去する前に、前記絶縁層を前記突起の先端が露
出するように除去する工程を有する請求項２に記載の半
導体搭載用基板の製造法。 - 【請求項４】絶縁層が突起よりも低く、接続端子及び穴
になる箇所の突起が露出するように形成する工程を有す
る請求項２に記載の半導体搭載用基板の製造法。 - 【請求項５】接続端子になる箇所の突起が除去されない
よう被覆する工程を有する請求項３または４に記載の半
導体搭載用基板の製造法。 - 【請求項６】穴になる箇所の突起を除去する工程と、金
属箔の不要な箇所をエッチング除去する工程とを、同時
に行うことを特徴とする請求項２〜５のいずれかに記載
の半導体搭載用基板の製造法。 - 【請求項７】請求項１に記載の半導体搭載用基板、また
は請求項２〜６のいずれかに記載の方法で製造された半
導体搭載用基板に、半導体チップの裏面に形成された半
導体チップ搭載用絶縁性接着剤と導体パターンの間に空
間が形成されるように前記半導体チップを搭載した半導
体パッケージ。 - 【請求項８】半導体チップ搭載に、ダイボンドフィルム
を用いた請求項７に記載の半導体パッケージ。 - 【請求項９】半導体チップを搭載した半導体搭載用基板
の、少なくとも前記半導体チップを搭載した側を樹脂封
止した請求項７または８に記載の半導体パッケージ。 - 【請求項１０】請求項１に記載の半導体搭載用基板、ま
たは請求項２〜６のいずれかに記載の方法で製造された
半導体搭載用基板に、半導体チップの裏面に形成された
半導体チップ搭載用絶縁性接着剤と導体パターンの間に
空間が形成されるように前記半導体チップを搭載する工
程を有する半導体パッケージの製造法。 - 【請求項１１】半導体搭載用基板にダイボンドフィルム
を接着した後、半導体チップを搭載する工程を有する請
求項１０に記載の半導体パッケージの製造法。 - 【請求項１２】半導体チップの裏面にダイボンドフィル
ムを接着した後、前記ダイボンドフィルムを用いて半導
体搭載用基板に前記半導体チップを搭載する工程を有す
る請求項１０に記載の半導体パッケージの製造法。 - 【請求項１３】半導体チップを搭載した半導体搭載用基
板の、少なくとも前記半導体チップを搭載した側を樹脂
封止する工程を有する請求項１０〜１２のいずれかに記
載の半導体パッケージの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370865A JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370865A JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176124A true JP2002176124A (ja) | 2002-06-21 |
| JP4452964B2 JP4452964B2 (ja) | 2010-04-21 |
Family
ID=18840675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370865A Expired - Fee Related JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4452964B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202977A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| JP2010238731A (ja) * | 2009-03-30 | 2010-10-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2000
- 2000-12-06 JP JP2000370865A patent/JP4452964B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202977A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| JP2010238731A (ja) * | 2009-03-30 | 2010-10-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4452964B2 (ja) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110754B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| CN101189717B (zh) | 内装半导体元件的印刷布线板及其制造方法 | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| US20010049156A1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| CN101257775A (zh) | 制造布线基板的方法和制造电子元件装置的方法 | |
| JP2003318327A (ja) | プリント配線板および積層パッケージ | |
| US20010016370A1 (en) | Low cost decal material used for packaging | |
| US20070290344A1 (en) | Printed circuit board for package of electronic components and manufacturing method thereof | |
| JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| US6429049B1 (en) | Laser method for forming vias | |
| KR101119306B1 (ko) | 회로기판의 제조방법 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP3877358B2 (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JPH10321751A (ja) | 半導体パッケ−ジ用チップ支持基板、その製造法及び半導体装置 | |
| JP3975371B2 (ja) | 配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20071128 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
| A521 | Written amendment |
Effective date: 20091209 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100107 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100120 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130212 |
|
| LAPS | Cancellation because of no payment of annual fees |