JP4452964B2 - 半導体搭載用基板の製造法並びに半導体パッケージの製造法 - Google Patents
半導体搭載用基板の製造法並びに半導体パッケージの製造法 Download PDFInfo
- Publication number
- JP4452964B2 JP4452964B2 JP2000370865A JP2000370865A JP4452964B2 JP 4452964 B2 JP4452964 B2 JP 4452964B2 JP 2000370865 A JP2000370865 A JP 2000370865A JP 2000370865 A JP2000370865 A JP 2000370865A JP 4452964 B2 JP4452964 B2 JP 4452964B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mounting
- manufacturing
- semiconductor chip
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 239000000758 substrate Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 21
- 239000011888 foil Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000002966 varnish Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 125000003368 amide group Chemical group 0.000 description 3
- 125000005587 carbonate group Chemical group 0.000 description 3
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 125000004185 ester group Chemical group 0.000 description 3
- 125000001033 ether group Chemical group 0.000 description 3
- 125000005462 imide group Chemical group 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 3
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920001296 polysiloxane Chemical group 0.000 description 3
- 125000001174 sulfone group Chemical group 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加しており、多くの入出力端子数を有する半導体パッケージが必要とされるようになってきた。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは、比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ）が提案されている。
これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂等をポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４、Ｎｏ．１４０、Ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ、ｐ４６−５０、１９９４）等がある。
【０００４】
【発明が解決しようとする課題】
各種提案されているＣＳＰの中に、絶縁性基材と、少なくとも絶縁性基材の一方の面に複数の導体パターンを有し、絶縁性基材の他方の面には導体パターンと接続された接続端子があり、かつ、その導体パターンの上に半導体チップが搭載されたときに、半導体チップの裏面に形成された絶縁性接着剤と導体パターン間で形成される空間を、絶縁性基材の反対面に通じさせる穴を有するものがあり、その穴は、ベントホールと呼ばれている。このベントホールは、接続端子にはんだボールを搭載したり、はんだボールのついた状態でプリント配線板に搭載するときの熱によって、半導体パッケージ内部に残る蒸発成分が膨張しても、ガスを外部に逃がすことができ、半導体パッケージが破損するのを防ぐことができるものである。
ところが、近年の電子機器の発達により、配線密度の増加が望まれているが、ベントホールの面積を小さくできず、配線の収容量が増加できないという課題がある。
【０００５】
本発明は、ベントホールの直径を小さくでき、かつ低価格の半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は以下のことを特徴とする。
（１）金属箔の一方の面に、接続端子になる箇所と穴になる箇所に突起を有し、前記金属箔の前記突起を有する面に、前記突起の間を埋めるように絶縁層を形成し、前記突起が前記絶縁層から露出した状態で前記穴になる箇所の突起のみを除去すると共に、前記金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程からなる半導体搭載用基板の製造法。
（２）絶縁層が突起よりも高く、穴になる箇所の突起を除去する前に、前記絶縁層を前記突起の先端が露出するように除去する工程を有する（１）に記載の半導体搭載用基板の製造法。
（３）絶縁層が突起よりも低く、接続端子及び穴になる箇所の突起が露出するように形成する（１）に記載の半導体搭載用基板の製造法。
（４）接続端子になる箇所の突起が除去されないように被覆する工程を有する（２）または（３）に記載の半導体搭載用基板の製造法。
（５）穴になる箇所の突起を除去する工程と、金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程とを、同時に行うことを特徴とする（１）〜（４）のいずれかに記載の半導体搭載用基板の製造法。
（６）（１）〜（５）のいずれかに記載の方法で製造された半導体搭載用基板に、半導体チップの裏面に形成された半導体チップ搭載用絶縁性接着剤と導体パターンの間に空間が形成されるように前記半導体チップを搭載する工程を有する半導体パッケージの製造法。
（７）半導体搭載用基板にダイボンドフィルムを接着した後、前記ダイボンドフィルムを用いて半導体チップを搭載する工程を有する（６）に記載の半導体パッケージの製造法。
（８）半導体チップの裏面にダイボンドフィルムを接着した後、前記ダイボンドフィルムを用いて半導体搭載用基板に前記半導体チップを搭載する工程を有する（６）に記載の半導体パッケージの製造法。
（９）半導体チップを搭載した半導体搭載用基板の、少なくとも前記半導体チップを搭載した側を樹脂封止する工程を有する（６）〜（８）のいずれかに記載の半導体パッケージの製造法。
【０００７】
【発明の実施の形態】
本発明の基材には、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを用いたプラスチックフィルム、または、これらの樹脂をガラス不織布等に含浸・硬化したもの、さらにこれらの樹脂に無機フィラーを含有させたもの等が使用できる。
【０００８】
基材を貫通する接続端子には、銅、ニッケル等の金属バンプ、導電性ペーストをバンプ状に硬化させたもの、または樹脂バンプに金属めっきを施したもの等が使用できる。
【０００９】
少なくとも基材の一方の面に有する複数の導体パターンは、銅箔等の金属箔を基材と接着した後エッチングで形成する方法、予め別のキャリア材表面に形成した導体パターンを基材に転写する方法等がある。金属箔や導体パターン付きキャリアの接着方法としては、プレスやラミネートといった熱加圧方法や、ワニス状の樹脂を塗布し乾燥するキャスティング法等がある。
【００１０】
その導体パターンに接続された接続端子は、金属箔の所定の位置に、エッチングやめっき等で金属バンプを形成する方法、導電性ペーストを印刷等でバンプ状に形成し硬化させる方法、または、樹脂バンプを形成した後に表面に金属めっきを施す方法等で作製できる。
接続端子に接続された導体パターンが、接続端子を構成する導体と連続した導体であるようにするには、金属箔の所定の位置にめっき等で同一金属のバンプを形成する方法、または、厚めの金属箔の不要な部分をハーフエッチングでバンプを形成する方法等がある。
【００１１】
導体パターン上に半導体チップが搭載されたときに、半導体チップの裏面に形成された半導体チップ搭載用絶縁性接着剤と導体パターンの間で形成される空間を基材の反対面に通じさせる穴は、ドリル加工やパンチング等の機械加工、エキシマレーザや炭酸ガスレーザ等のレーザ加工、薬液で溶解させるエッチング加工、及びプラズマ等を用いたドライエッチング加工等により行うことができる。また、基材にバンプ等の突起を貫通させ、その後突起を除去する方法等もある。この穴径は、半導体搭載用基板を設計する上では小径であることが好ましく、直径０．１５ｍｍ以下が好ましく、直径０．１ｍｍ以下がより好ましい。小径の穴を形成するには、レーザ加工、薬液によるエッチング加工、ドライエッチング加工、突起を除去する方法が好ましい。
【００１２】
このような構造の半導体搭載用基板は、金属箔の一方の面に、接続端子となる箇所と穴になる箇所に突起を有する金属箔を用い、この突起を有する面に、突起の間を埋めるように絶縁層を形成し、穴になる箇所の突起のみを除去し、さらに金属箔の不要な箇所をエッチング除去することによって製造することができる。
【００１３】
一方の面に接続端子となる箇所と穴になる箇所に突起を有する金属箔は、金属箔の所定の位置に、エッチングやめっき等で金属バンプを形成する方法、導電性ペーストを印刷等でバンプ状に形成し硬化させる方法、または、樹脂バンプを形成した後に表面に金属めっきを施す方法等で作製できる。
【００１４】
その面に形成する絶縁層は、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂等を用いた絶縁ワニスを塗布し、加熱硬化して形成するか、あるいは、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂等の絶縁フィルムを重ね、加熱・加圧して積層一体化することによって可能である。
絶縁ワニスを塗布するには、キスコータ、ロールコータ、コンマコータ等を用い、加熱条件は１２０〜３５０℃で２０〜１８０分間位であり、使用する樹脂によってそれぞれのものに適切な条件で行うことが好ましい。
【００１５】
絶縁層を突起よりも高く形成したときには、穴になる箇所の突起を除去する前に、絶縁層を突起の先端が露出するように除去する工程を有することが好ましく、この除去には、機械研磨や化学研磨、またはレーザ等を用いることができ、絶縁層の表面が平滑になるように除去することが好ましい。
エポキシ樹脂を用いた場合には、機械研磨を用いるのが好ましく、ポリイミド樹脂を用いた場合には、機械研磨または化学研磨を用いるのが好ましい。これらは、絶縁層に用いる樹脂の種類によって、それぞれのものに適切な条件で行うことが好ましい。
【００１６】
また、形成する絶縁層が、突起よりも低く、接続端子及び穴になる箇所の突起が露出するように形成すれば、上記のような研磨工程を用いることなく穴になる箇所の突起を除去することができ、好ましい。
【００１７】
この、穴になる箇所の突起を除去するときに、接続端子となる突起が除去されないよう被覆する工程を有することが好ましく、例えば、保護フィルムで部分的に被覆するか、あるいは、感光性ドライフィルムを用いて、接続端子の箇所が部分的に被覆できるように、露光・現像することによって、保護することができる。
【００１８】
また、穴となる箇所の突起を除去する工程と、金属箔の不要な箇所をエッチング除去する工程とを、同時に行うことができ、いずれも、化学エッチングによる方法で行うことができるので、効率的である。そのためには、突起と金属箔は同一の金属であることがより好ましい。
【００１９】
このようにして製造された半導体搭載用基板に、ダイボンドフィルムを用いて、半導体チップを搭載することができる。このときに、半導体搭載用基板にダイボンドフィルムを加圧あるいは、加圧・加熱して接着して、その上に半導体チップを搭載するか、あるいは、半導体チップの裏面に予めダイボンドフィルムをその大きさに合わせて切断したものを仮接着しておき、それを半導体搭載用基板に重ねて、加圧あるいは、加圧・加熱して接着することができる。このとき、ダイボンドフィルムは導体パターンに接着させ、ダイボンドフィルムと導体パターン間に、穴に通じた空間を形成する。
このときの接着条件は、使用するダイボンドフィルムによって異なるが、例えばＤＦ−１００（日立化成工業株式会社製）を用いた場合は、２４０℃、２００ｇ、５秒であり、導体パターンと十分な接着力が得られる条件であることが好ましい。
【００２０】
さらに半導体チップを樹脂封止して、半導体パッケージとすることができ、封止樹脂に、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂等の熱硬化性樹脂を用いることができる。封止方法としては、半導体チップを包み込むように樹脂ワニスで固めるポッティングや、コンパウンドによるトランスファモールド等を用いることが好ましい。
【００２１】
【実施例】
実施例１
金属箔には、厚さ１８μｍの銅箔を使用し、一方の面に、接続端子となる箇所と穴（ベントホール）になる箇所に、それぞれ直径０．４ｍｍ及び直径０．１ｍｍの銅バンプをめっきにより形成したものを用いた（図１（ａ））。
【００２２】
その面に形成する絶縁層には、ポリイミド樹脂を用いた絶縁ワニスを塗布し、３００℃、６０分の条件で、加熱して形成した（図１（ｂ））。
絶縁ワニスを塗布するには、コンマコータを用いた。
【００２３】
絶縁層は、突起よりも５μｍ高く形成し、穴になる箇所の突起を除去する前に、絶縁層を突起の先端が露出するように除去する工程として、機械研磨（ポリッシング）を用いた（図１（ｃ））。このときに、絶縁層は１０μｍ研磨することができた。
【００２４】
この、穴になる箇所の突起を除去するときに、接続端子となる突起が除去されないように被覆する工程として、感光性ドライフィルムであるＭＣＰ２２５（ニチゴーモートン株式会社製）をラミネートし、接続端子の箇所が部分的に被覆できるように、露光・現像することによって、エッチングレジストを形成する。反対面には、形成する回路の形状に、エッチングレジストを形成し、両面から、化学エッチング液である塩化第二銅溶液を、スプレー噴霧し、穴となる箇所の突起を除去する工程と、銅箔の不要な箇所をエッチング除去する工程とを同時に行った。さらに、導体パッケージと接続端子の表面に、無電解ニッケル及び無電解金めっきを順次施した（図１（ｄ））。
【００２５】
このようにして製造された半導体搭載用基板に、ダイボンドフィルムであるＤＦ−１００（日立化成工業株式会社製）を半導体チップの大きさに切断して仮固定し、その上に半導体チップを重ね、２４０℃、２００ｇｆ、５秒の条件で、加圧・加熱して接着した（図１（ｅ））。
【００２６】
さらに、金ワイヤを用いて半導体チップと半導体搭載用基板を電気的に接続し（図１（ｆ））、封止樹脂である。ＣＥＬ−９２００（日立化成工業株式会社製）を用いてトランスファモールドによって半導体チップを封止した。最後に接続端子にはんだボールを溶融させ、半導体パッケージとすることができた（図１（ｇ））。
【００２７】
実施例２
絶縁層に、Ｂステージ状の絶縁フィルムであるエポキシ系接着フィルムＭＣＦ−６０００（日立化成工業株式会社製）を用いて、１８０℃、３ＭＰａ、４０分の条件で、加熱・加圧して積層一体化した以外は、実施例１と同様にして半導体パッケージを作製した。
【００２８】
実施例３
形成する絶縁層を、突起よりも５μｍ低く、少なくとも穴になる箇所の突起が露出するように形成し、上記のような研磨工程を用いることなく穴になる箇所の突起を除去した以外は、実施例１と同様にして半導体パッケージを作製した。
【００２９】
比較例
比較例として、実施例２と同じ絶縁層であるエポキシ系接着フィルムＭＣＦ−６０００（日立化成工業株式会社製）に、接続端子となる箇所とベントホールとなる箇所に穴をあけ、１８μｍの銅箔と重ねて、１８０℃、３ＭＰａ、４０分の条件で加熱・加圧して積層一体化し、銅箔の不要な箇所を実施例１と同じ方法で、エッチング除去し、回路を形成したものに、実施例１と同様にして、半導体チップを搭載し、樹脂封止して、半導体パッケージとした。
しかし、ベントホールの穴径を、実施例１と同じ０．１ｍｍにすると、積層接着したときにつぶれてしまい、ベントホールとして有効に使用できなかった。
ベントホールとして有効に用いるには、穴径を０．２ｍｍ以上にしなければならず、予め基材にその穴径の穴を形成すると、不要な銅箔をエッチング除去したときに、必要な回路部分がベントホール部分に露出してしまい、絶縁被覆ができなかった。
【００３０】
【発明の効果】
以上に説明したとおり、本発明によって、ベントホールの直径を小さくでき、かつ低価格の半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体搭載用基板及び半導体パッケージの製造工程を示す断面図である。
【符号の説明】
１．銅箔 ２．めっき銅バンプ
３．絶縁層 ４．導体パターン
５．接続端子 ６．穴（ベントホール）
７．ダイボンドフィルム ８．半導体チップ
９．金ワイヤ １０．封止樹脂
１１．はんだボール
【発明の属する技術分野】
本発明は、半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加しており、多くの入出力端子数を有する半導体パッケージが必要とされるようになってきた。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは、比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ）が提案されている。
これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂等をポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４、Ｎｏ．１４０、Ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ；Ｔｈｅ Ｓｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ、ｐ４６−５０、１９９４）等がある。
【０００４】
【発明が解決しようとする課題】
各種提案されているＣＳＰの中に、絶縁性基材と、少なくとも絶縁性基材の一方の面に複数の導体パターンを有し、絶縁性基材の他方の面には導体パターンと接続された接続端子があり、かつ、その導体パターンの上に半導体チップが搭載されたときに、半導体チップの裏面に形成された絶縁性接着剤と導体パターン間で形成される空間を、絶縁性基材の反対面に通じさせる穴を有するものがあり、その穴は、ベントホールと呼ばれている。このベントホールは、接続端子にはんだボールを搭載したり、はんだボールのついた状態でプリント配線板に搭載するときの熱によって、半導体パッケージ内部に残る蒸発成分が膨張しても、ガスを外部に逃がすことができ、半導体パッケージが破損するのを防ぐことができるものである。
ところが、近年の電子機器の発達により、配線密度の増加が望まれているが、ベントホールの面積を小さくできず、配線の収容量が増加できないという課題がある。
【０００５】
本発明は、ベントホールの直径を小さくでき、かつ低価格の半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は以下のことを特徴とする。
（１）金属箔の一方の面に、接続端子になる箇所と穴になる箇所に突起を有し、前記金属箔の前記突起を有する面に、前記突起の間を埋めるように絶縁層を形成し、前記突起が前記絶縁層から露出した状態で前記穴になる箇所の突起のみを除去すると共に、前記金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程からなる半導体搭載用基板の製造法。
（２）絶縁層が突起よりも高く、穴になる箇所の突起を除去する前に、前記絶縁層を前記突起の先端が露出するように除去する工程を有する（１）に記載の半導体搭載用基板の製造法。
（３）絶縁層が突起よりも低く、接続端子及び穴になる箇所の突起が露出するように形成する（１）に記載の半導体搭載用基板の製造法。
（４）接続端子になる箇所の突起が除去されないように被覆する工程を有する（２）または（３）に記載の半導体搭載用基板の製造法。
（５）穴になる箇所の突起を除去する工程と、金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程とを、同時に行うことを特徴とする（１）〜（４）のいずれかに記載の半導体搭載用基板の製造法。
（６）（１）〜（５）のいずれかに記載の方法で製造された半導体搭載用基板に、半導体チップの裏面に形成された半導体チップ搭載用絶縁性接着剤と導体パターンの間に空間が形成されるように前記半導体チップを搭載する工程を有する半導体パッケージの製造法。
（７）半導体搭載用基板にダイボンドフィルムを接着した後、前記ダイボンドフィルムを用いて半導体チップを搭載する工程を有する（６）に記載の半導体パッケージの製造法。
（８）半導体チップの裏面にダイボンドフィルムを接着した後、前記ダイボンドフィルムを用いて半導体搭載用基板に前記半導体チップを搭載する工程を有する（６）に記載の半導体パッケージの製造法。
（９）半導体チップを搭載した半導体搭載用基板の、少なくとも前記半導体チップを搭載した側を樹脂封止する工程を有する（６）〜（８）のいずれかに記載の半導体パッケージの製造法。
【０００７】
【発明の実施の形態】
本発明の基材には、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを用いたプラスチックフィルム、または、これらの樹脂をガラス不織布等に含浸・硬化したもの、さらにこれらの樹脂に無機フィラーを含有させたもの等が使用できる。
【０００８】
基材を貫通する接続端子には、銅、ニッケル等の金属バンプ、導電性ペーストをバンプ状に硬化させたもの、または樹脂バンプに金属めっきを施したもの等が使用できる。
【０００９】
少なくとも基材の一方の面に有する複数の導体パターンは、銅箔等の金属箔を基材と接着した後エッチングで形成する方法、予め別のキャリア材表面に形成した導体パターンを基材に転写する方法等がある。金属箔や導体パターン付きキャリアの接着方法としては、プレスやラミネートといった熱加圧方法や、ワニス状の樹脂を塗布し乾燥するキャスティング法等がある。
【００１０】
その導体パターンに接続された接続端子は、金属箔の所定の位置に、エッチングやめっき等で金属バンプを形成する方法、導電性ペーストを印刷等でバンプ状に形成し硬化させる方法、または、樹脂バンプを形成した後に表面に金属めっきを施す方法等で作製できる。
接続端子に接続された導体パターンが、接続端子を構成する導体と連続した導体であるようにするには、金属箔の所定の位置にめっき等で同一金属のバンプを形成する方法、または、厚めの金属箔の不要な部分をハーフエッチングでバンプを形成する方法等がある。
【００１１】
導体パターン上に半導体チップが搭載されたときに、半導体チップの裏面に形成された半導体チップ搭載用絶縁性接着剤と導体パターンの間で形成される空間を基材の反対面に通じさせる穴は、ドリル加工やパンチング等の機械加工、エキシマレーザや炭酸ガスレーザ等のレーザ加工、薬液で溶解させるエッチング加工、及びプラズマ等を用いたドライエッチング加工等により行うことができる。また、基材にバンプ等の突起を貫通させ、その後突起を除去する方法等もある。この穴径は、半導体搭載用基板を設計する上では小径であることが好ましく、直径０．１５ｍｍ以下が好ましく、直径０．１ｍｍ以下がより好ましい。小径の穴を形成するには、レーザ加工、薬液によるエッチング加工、ドライエッチング加工、突起を除去する方法が好ましい。
【００１２】
このような構造の半導体搭載用基板は、金属箔の一方の面に、接続端子となる箇所と穴になる箇所に突起を有する金属箔を用い、この突起を有する面に、突起の間を埋めるように絶縁層を形成し、穴になる箇所の突起のみを除去し、さらに金属箔の不要な箇所をエッチング除去することによって製造することができる。
【００１３】
一方の面に接続端子となる箇所と穴になる箇所に突起を有する金属箔は、金属箔の所定の位置に、エッチングやめっき等で金属バンプを形成する方法、導電性ペーストを印刷等でバンプ状に形成し硬化させる方法、または、樹脂バンプを形成した後に表面に金属めっきを施す方法等で作製できる。
【００１４】
その面に形成する絶縁層は、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂等を用いた絶縁ワニスを塗布し、加熱硬化して形成するか、あるいは、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂等の絶縁フィルムを重ね、加熱・加圧して積層一体化することによって可能である。
絶縁ワニスを塗布するには、キスコータ、ロールコータ、コンマコータ等を用い、加熱条件は１２０〜３５０℃で２０〜１８０分間位であり、使用する樹脂によってそれぞれのものに適切な条件で行うことが好ましい。
【００１５】
絶縁層を突起よりも高く形成したときには、穴になる箇所の突起を除去する前に、絶縁層を突起の先端が露出するように除去する工程を有することが好ましく、この除去には、機械研磨や化学研磨、またはレーザ等を用いることができ、絶縁層の表面が平滑になるように除去することが好ましい。
エポキシ樹脂を用いた場合には、機械研磨を用いるのが好ましく、ポリイミド樹脂を用いた場合には、機械研磨または化学研磨を用いるのが好ましい。これらは、絶縁層に用いる樹脂の種類によって、それぞれのものに適切な条件で行うことが好ましい。
【００１６】
また、形成する絶縁層が、突起よりも低く、接続端子及び穴になる箇所の突起が露出するように形成すれば、上記のような研磨工程を用いることなく穴になる箇所の突起を除去することができ、好ましい。
【００１７】
この、穴になる箇所の突起を除去するときに、接続端子となる突起が除去されないよう被覆する工程を有することが好ましく、例えば、保護フィルムで部分的に被覆するか、あるいは、感光性ドライフィルムを用いて、接続端子の箇所が部分的に被覆できるように、露光・現像することによって、保護することができる。
【００１８】
また、穴となる箇所の突起を除去する工程と、金属箔の不要な箇所をエッチング除去する工程とを、同時に行うことができ、いずれも、化学エッチングによる方法で行うことができるので、効率的である。そのためには、突起と金属箔は同一の金属であることがより好ましい。
【００１９】
このようにして製造された半導体搭載用基板に、ダイボンドフィルムを用いて、半導体チップを搭載することができる。このときに、半導体搭載用基板にダイボンドフィルムを加圧あるいは、加圧・加熱して接着して、その上に半導体チップを搭載するか、あるいは、半導体チップの裏面に予めダイボンドフィルムをその大きさに合わせて切断したものを仮接着しておき、それを半導体搭載用基板に重ねて、加圧あるいは、加圧・加熱して接着することができる。このとき、ダイボンドフィルムは導体パターンに接着させ、ダイボンドフィルムと導体パターン間に、穴に通じた空間を形成する。
このときの接着条件は、使用するダイボンドフィルムによって異なるが、例えばＤＦ−１００（日立化成工業株式会社製）を用いた場合は、２４０℃、２００ｇ、５秒であり、導体パターンと十分な接着力が得られる条件であることが好ましい。
【００２０】
さらに半導体チップを樹脂封止して、半導体パッケージとすることができ、封止樹脂に、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂等の熱硬化性樹脂を用いることができる。封止方法としては、半導体チップを包み込むように樹脂ワニスで固めるポッティングや、コンパウンドによるトランスファモールド等を用いることが好ましい。
【００２１】
【実施例】
実施例１
金属箔には、厚さ１８μｍの銅箔を使用し、一方の面に、接続端子となる箇所と穴（ベントホール）になる箇所に、それぞれ直径０．４ｍｍ及び直径０．１ｍｍの銅バンプをめっきにより形成したものを用いた（図１（ａ））。
【００２２】
その面に形成する絶縁層には、ポリイミド樹脂を用いた絶縁ワニスを塗布し、３００℃、６０分の条件で、加熱して形成した（図１（ｂ））。
絶縁ワニスを塗布するには、コンマコータを用いた。
【００２３】
絶縁層は、突起よりも５μｍ高く形成し、穴になる箇所の突起を除去する前に、絶縁層を突起の先端が露出するように除去する工程として、機械研磨（ポリッシング）を用いた（図１（ｃ））。このときに、絶縁層は１０μｍ研磨することができた。
【００２４】
この、穴になる箇所の突起を除去するときに、接続端子となる突起が除去されないように被覆する工程として、感光性ドライフィルムであるＭＣＰ２２５（ニチゴーモートン株式会社製）をラミネートし、接続端子の箇所が部分的に被覆できるように、露光・現像することによって、エッチングレジストを形成する。反対面には、形成する回路の形状に、エッチングレジストを形成し、両面から、化学エッチング液である塩化第二銅溶液を、スプレー噴霧し、穴となる箇所の突起を除去する工程と、銅箔の不要な箇所をエッチング除去する工程とを同時に行った。さらに、導体パッケージと接続端子の表面に、無電解ニッケル及び無電解金めっきを順次施した（図１（ｄ））。
【００２５】
このようにして製造された半導体搭載用基板に、ダイボンドフィルムであるＤＦ−１００（日立化成工業株式会社製）を半導体チップの大きさに切断して仮固定し、その上に半導体チップを重ね、２４０℃、２００ｇｆ、５秒の条件で、加圧・加熱して接着した（図１（ｅ））。
【００２６】
さらに、金ワイヤを用いて半導体チップと半導体搭載用基板を電気的に接続し（図１（ｆ））、封止樹脂である。ＣＥＬ−９２００（日立化成工業株式会社製）を用いてトランスファモールドによって半導体チップを封止した。最後に接続端子にはんだボールを溶融させ、半導体パッケージとすることができた（図１（ｇ））。
【００２７】
実施例２
絶縁層に、Ｂステージ状の絶縁フィルムであるエポキシ系接着フィルムＭＣＦ−６０００（日立化成工業株式会社製）を用いて、１８０℃、３ＭＰａ、４０分の条件で、加熱・加圧して積層一体化した以外は、実施例１と同様にして半導体パッケージを作製した。
【００２８】
実施例３
形成する絶縁層を、突起よりも５μｍ低く、少なくとも穴になる箇所の突起が露出するように形成し、上記のような研磨工程を用いることなく穴になる箇所の突起を除去した以外は、実施例１と同様にして半導体パッケージを作製した。
【００２９】
比較例
比較例として、実施例２と同じ絶縁層であるエポキシ系接着フィルムＭＣＦ−６０００（日立化成工業株式会社製）に、接続端子となる箇所とベントホールとなる箇所に穴をあけ、１８μｍの銅箔と重ねて、１８０℃、３ＭＰａ、４０分の条件で加熱・加圧して積層一体化し、銅箔の不要な箇所を実施例１と同じ方法で、エッチング除去し、回路を形成したものに、実施例１と同様にして、半導体チップを搭載し、樹脂封止して、半導体パッケージとした。
しかし、ベントホールの穴径を、実施例１と同じ０．１ｍｍにすると、積層接着したときにつぶれてしまい、ベントホールとして有効に使用できなかった。
ベントホールとして有効に用いるには、穴径を０．２ｍｍ以上にしなければならず、予め基材にその穴径の穴を形成すると、不要な銅箔をエッチング除去したときに、必要な回路部分がベントホール部分に露出してしまい、絶縁被覆ができなかった。
【００３０】
【発明の効果】
以上に説明したとおり、本発明によって、ベントホールの直径を小さくでき、かつ低価格の半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体搭載用基板及び半導体パッケージの製造工程を示す断面図である。
【符号の説明】
１．銅箔 ２．めっき銅バンプ
３．絶縁層 ４．導体パターン
５．接続端子 ６．穴（ベントホール）
７．ダイボンドフィルム ８．半導体チップ
９．金ワイヤ １０．封止樹脂
１１．はんだボール
Claims (9)
- 金属箔の一方の面に、接続端子になる箇所と穴になる箇所に突起を有し、前記金属箔の前記突起を有する面に、前記突起の間を埋めるように絶縁層を形成し、前記突起が前記絶縁層から露出した状態で前記穴になる箇所の突起のみを除去すると共に、前記金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程からなる半導体搭載用基板の製造法。
- 絶縁層が突起よりも高く、穴になる箇所の突起を除去する前に、前記絶縁層を前記突起の先端が露出するように除去する工程を有する請求項１に記載の半導体搭載用基板の製造法。
- 絶縁層が突起よりも低く、接続端子及び穴になる箇所の突起が露出するように形成する工程を有する請求項１に記載の半導体搭載用基板の製造法。
- 接続端子になる箇所の突起が除去されないように被覆する工程を有する請求項２または３に記載の半導体搭載用基板の製造法。
- 穴になる箇所の突起を除去する工程と、金属箔の不要な箇所をエッチング除去して導体パターンを形成する工程とを、同時に行うことを特徴とする請求項１〜４のいずれかに記載の半導体搭載用基板の製造法。
- 請求項１〜５のいずれかに記載の方法で製造された半導体搭載用基板に、半導体チップの裏面に形成された半導体チップ搭載用絶縁性接着剤と導体パターンの間に空間が形成されるように前記半導体チップを搭載する工程を有する半導体パッケージの製造法。
- 半導体搭載用基板にダイボンドフィルムを接着した後、半導体チップを搭載する工程を有する請求項６に記載の半導体パッケージの製造法。
- 半導体チップの裏面にダイボンドフィルムを接着した後、前記ダイボンドフィルムを用いて半導体搭載用基板に前記半導体チップを搭載する工程を有する請求項６に記載の半導体パッケージの製造法。
- 半導体チップを搭載した半導体搭載用基板の、少なくとも前記半導体チップを搭載した側を樹脂封止する工程を有する請求項６〜８のいずれかに記載の半導体パッケージの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370865A JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370865A JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176124A JP2002176124A (ja) | 2002-06-21 |
| JP4452964B2 true JP4452964B2 (ja) | 2010-04-21 |
Family
ID=18840675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370865A Expired - Fee Related JP4452964B2 (ja) | 2000-12-06 | 2000-12-06 | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4452964B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202977A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 基板及び基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| JP5590814B2 (ja) * | 2009-03-30 | 2014-09-17 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
-
2000
- 2000-12-06 JP JP2000370865A patent/JP4452964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176124A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563987B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| JP3639088B2 (ja) | 半導体装置及び配線テープ | |
| JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| US20090242262A1 (en) | Multi-layer wiring board and method of manufacturing the same | |
| US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4176961B2 (ja) | 半導体装置 | |
| US20050205976A1 (en) | Circuit device and manufacturing method thereof | |
| JP2003318327A (ja) | プリント配線板および積層パッケージ | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
| JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| US20030201544A1 (en) | Flip chip package | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP3402416B2 (ja) | 半導体パッケ−ジの製造法 | |
| KR20030086192A (ko) | 개량된 와이어-접합된 칩 온 보드 패키지 | |
| KR101195463B1 (ko) | 반도체 패키지 및 그 형성방법 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JPH10223795A (ja) | 半導体パッケ−ジの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20071128 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
| A521 | Written amendment |
Effective date: 20091209 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100107 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100120 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130212 |
|
| LAPS | Cancellation because of no payment of annual fees |