JP4696368B2 - 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 - Google Patents
半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 Download PDFInfo
- Publication number
- JP4696368B2 JP4696368B2 JP2001033172A JP2001033172A JP4696368B2 JP 4696368 B2 JP4696368 B2 JP 4696368B2 JP 2001033172 A JP2001033172 A JP 2001033172A JP 2001033172 A JP2001033172 A JP 2001033172A JP 4696368 B2 JP4696368 B2 JP 4696368B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- substrate
- semiconductor chip
- manufacturing
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子は半導体パッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者には、ＱＦＰ（Quad Flat Package ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Pin Grid Array）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ball Grid Array ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Chip Size Package ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（NIKKEI MATERIALS & TECHNOLOGY 94.4、No.140、p18-19）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンティング後、仮基板上でトランスファーモールドしたもの（Smallest Flip-Chip-Like Package ＣＳＰ；The Second VLSI Packaging Workshop of Japan 、P46-50、1994）などがある。
【０００４】
また、本発明者らは、鋭意検討の結果、特開平１０−１８９８２０号に開示するように、絶縁性支持基板の一表面には複数の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナー接続部および半導体チップ搭載領域部を有し、前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって、前記インナー接続部と導通するアウター接続部が設けられる箇所に、開口が設けられており、前記絶縁性支持基板の前記半導体チップ搭載領域内における前記配線相互間に、少なくとも１個の貫通穴（以下、ベントホールという。）が設けられており、前記配線の半導体チップ搭載領域部を含めて、前記半導体チップが搭載される箇所に、絶縁性フィルムが載置形成されており、前記絶縁性フィルムは、前記ベントホール周辺部で前記絶縁性支持基板との間に中空箇所を形成するように構成されている半導体パッケージ用チップ支持基板とその製造方法を提案している。この提案によって、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージの製造を可能としている。
【０００５】
【発明が解決しようとする課題】
ところが、この半導体パッケージについて、ベントホールを設けたにもかかわらず、絶縁基材の半導体チップを搭載するエリアの外側で、パッケージクラックが発生するという課題が生じた。絶縁基材の半導体チップを搭載するエリアの外側は、ベントホールのような貫通穴を形成すると、封止樹脂により封止するとき樹脂が染み出して装置を汚染し、また導体パターンが外部に露出して、腐食やショートの原因となることからベントホールを設けることができなかった。
【０００６】
本発明は、小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージに用いることのできる半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、以下のことを特徴とする。
（１）少なくとも半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を有する導体パッケージ用基板。
（２）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁基材の導体パターンを形成した側の表面までの厚みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／ｍ2 ・２４ｈ）となる関係を満足する（１）に記載の半導体パッケージ用基板。
（３）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を有する（１）または（２）に記載の半導体パッケージ用基板。
（４）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を有する（１）〜（３）のうちいずれかに記載の半導体パッケージ用基板。
【０００８】
（５）絶縁基材の半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を形成する工程を有する（１）〜（４）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（６）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を形成する工程を有する（５）に記載の半導体パッケージ用基板の製造方法。
（７）止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（８）選択的にエッチングするためのマスクを形成する工程を有する（７）に記載の半導体パッケージ用基板の製造方法。
（９）止まり穴の形成が、ドリルによって行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１０）止まり穴の形成が、レーザによって行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１１）止まり穴の形成が、ドライエッチングにより行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１２）止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１３）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を形成する工程を有する（５）〜（１２）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（１４）絶縁基材の少なくとも一表面に、導体パターンを形成する工程を有する（５）〜（１３）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（１５）導体パターンの形成が、金属箔を絶縁基材に貼り合わせ、その金属箔の不要な箇所をエッチング除去することによって行われる工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
（１６）導体パターンの形成が、めっきによって行われる工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
（１７）導体パターンの形成が、絶縁基材に金属を蒸着またはめっきした後に、不要な金属部分をエッチング除去する工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
【０００９】
（１８）少なくとも半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、その半導体パッケージ用基板に搭載した半導体チップと、半導体チップと導体パターンとを封止する封止樹脂からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を有する半導体パッケージ。
（１９）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁基材の導体パターンを形成した側の表面までの厚みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／ｍ2 ・２４ｈ）となる関係を満足する（１８）に記載の半導体パッケージ。
（２０）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を有する（１８）または（１９）に記載の半導体パッケージ。
（２１）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を有する（１８）〜（２０）のうちいずれかに記載の半導体パッケージ。
（２２）半導体チップが、ダイボンドフィルムにより搭載された（１８）〜（２１）のうちいずれかに記載の半導体パッケージ。
（２３）半導体チップと導体パターンとの接続が、ボンディングワイヤである（１８）〜（２２）のうちいずれかに記載の半導体パッケージ。
（２４）半導体チップが、異方導電性接着剤で搭載された（１８）〜（２１）のうちいずれかに記載の半導体パッケージ。
【００１０】
（２５）絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を形成する工程を有する（１８）〜（２４）のうちいずれかに記載の半導体パッケージの製造方法。
（２６）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を形成する工程を有する（２５）に記載の半導体パッケージの製造方法。
（２７）止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（２８）選択的にエッチングするためのマスクを形成する工程を有する（２７）に記載の半導体パッケージの製造方法。
（２９）止まり穴の形成が、ドリルによって行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３０）止まり穴の形成が、レーザによって行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３１）止まり穴の形成が、ドライエッチングにより行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３２）止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３３）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を形成する工程を有する（２５）〜（３２）のうちいずれかに記載の半導体パッケージの製造方法。
（３４）半導体チップを、ダイボンドフィルムにより搭載する工程を有する（２５）〜（３３）のうちいずれかに記載の半導体パッケージの製造方法。
（３５）半導体チップと導体パターンとの接続を、ボンディングワイヤで行う工程を有する（２５）〜（３４）のうちいずれかに記載の半導体パッケージの製造方法。
（３６）半導体チップを、異方導電性接着剤により搭載する工程を有する（２５）〜（３３）のうちいずれかに記載の半導体パッケージの製造方法。
【００１１】
本発明者らは、鋭意検討の結果、パッケージクラックがベントホール付近ではなく半導体チップを搭載しない箇所で発生しており、絶縁基材と封止樹脂との部分に残留した水分が高温で蒸気化し、そのためにパッケージクラックが発生していることが分かった。
そこで、封止樹脂と接する絶縁基材に止まり穴を形成することで、この現象を回避できるという知見を得て、本発明を成すに至った。止まり穴とした理由は、ベントホールのような貫通穴にすると、樹脂を封止するときに、その貫通穴から樹脂が染み出し、また導体パターンが外部に露出し腐食やショートを起こしてしまうことと、部分的に絶縁基材の厚みを減らして、水蒸気の透過性を高めることで、発生した水蒸気が放出できるという知見を得たためである。水蒸気の透過性の高い絶縁基材または薄い絶縁基材を用いても同様の効果が期待できるが、そのような絶縁基材は、強度が不足し、反りが発生しやすいなど、半導体パッケージ用基板および半導体パッケージの製造工程で問題が生じるため、適用は困難である。したがって、既存の絶縁基材に止まり穴を設けることが効果的である。
【００１２】
本発明では、水蒸気の透過性を、透湿度（測定方法：ＪＩＳ Ｚ０２０８）によって示す。この透湿度とは、絶縁基材の材質や構造に依存する透湿率と、絶縁基材の厚みに依存する値である。同一材質・同一構造の絶縁基材は、厚みを薄くすることによって透湿度は大きくなり、逆に厚みを厚くすることによって、透湿度が小さくなる。例えば、透湿率が１×１０-3（ｇ・ｍ／ｍ2 ・２４ｈ）であり、厚みが１００μｍの絶縁基材と、透湿率が１×１０-4（ｇ・ｍ／ｍ2 ・２４ｈ）、厚みが１０μｍの絶縁基材は、同等の透湿度を有すると考えられる。
本発明者らは、止まり穴の底から導体パターンを形成する側の表面までの透湿度が、１（ｇ／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・２４ｈ）以上であれば、リフロー時の熱によって発生した水蒸気を、半導体パッケージの外に放出することが可能であり、パッケージクラックを防止できるという知見を得て、本発明を成すことが出来た。
【００１３】
【発明の実施の形態】
導体パターンを支持する絶縁基材としては、可とう性の絶縁基材を用いることができる。例えば、可とう性の絶縁基材の材質については、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを用いることができる。
この絶縁基材には、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、吸水した水分が基材中に残り、リフロー時の熱によって一瞬に蒸気化してその圧力でパッケージクラックを発生する恐れがある。
【００１４】
このような樹脂のうち、イミド基を少なくとも１つ以上含む樹脂としては、ポリイミドやポリアミドイミドがあり、アミド基を少なくとも１つ以上含む樹脂としては、ポリアミドやアラミドがあり、フェニレン基を少なくとも１つ以上含む樹脂としては、ポリフェニレンサルファイドがあり、エステル基を少なくとも１つ以上含む樹脂としては、ポリエチレンナフタレートやポリアリレートがあり、エーテル基を少なくとも１つ以上含む樹脂としては、ポリエーテルエーテルケトンやポリエーテルイミドがあり、サルホン基を少なくとも１つ以上含む樹脂としては、ポリサルホンやポリエーテルサルホンがあり、カーボネート基を少なくとも１つ以上含む樹脂としては、ポリカーボネートがあり、シリコーン結合を少なくとも１つ以上含む樹脂としては、シロキサン変性ポリアミドイミドがある。
これらの樹脂を絶縁基材とするには、絶縁樹脂ワニスを支持フィルムや支持金属にキスコータ、ロールコータ、コンマコータなどを用いて塗布し、１２０〜３５０℃で２０〜１８０分間程度加熱し、完全に硬化させて形成する方法がある。加熱は、使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。また、絶縁基材として、接着剤層などを含む多層材を用いることも出来る。
【００１５】
（止まり穴の形成）
止まり穴は、穴となる箇所の樹脂のみを化学的にエッチング除去する方法、ドリルによる穴あけを絶縁基材の途中で停止する方法、レーザにより絶縁基材を貫通しないように穴加工する方法、ドライエッチングにより穴となる箇所の樹脂を除去する方法、止まり穴となる箇所に貫通穴を設けた絶縁基材と穴のない絶縁基材とを重ねる方法などによって形成することができる。止まり穴の深さは、止まり穴の底から導体パターンを形成する側の表面までの透湿度が、１（ｇ／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・２４ｈ）以上となるように加工する。穴径は特に問わないが、径が大きいほどパッケージ内に残留した水分が逃げやすく好ましい。しかし、止まり穴を形成した後の絶縁基材の強度も考慮して、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以下がより好ましい。また、止まり穴の形状も特に問わないが、加工性の面から円筒形であることが好ましい。配置も、外部接続端子用開口と重ならない部分であれば特に問わないが、なるべく外部接続端子用開口の面心位置であり、かつ均等に複数個配置されていることが好ましい。しかし、止まり穴を形成した後の絶縁基材の強度を考慮して選択しなければならない。
【００１６】
（エッチング液による方法）
穴となる箇所の樹脂のみを化学的にエッチング除去する方法では、絶縁基材の表面にマスクを形成し、不要な箇所のみをマスクから露出させ、そこにエッチング液をスプレー噴霧したり、あるいは化学エッチング液に浸漬して、化学エッチング液に接触させ、エッチング除去する。
このようなエッチング液は、前記の絶縁基材に応じて、適切なものを選択すれば良い。例えば、ポリイミド系絶縁基材をエッチングするとき、ポリイミドエッチング液ＴＰＥ−３０００（東レエンジニアリング株式会社製、商品名）を用いることができる。エッチングは、ＴＰＥ−３０００を６０〜９０℃にし、絶縁基材を浸漬、あるいはＴＰＥ−３０００をスプレー噴霧して、止まり穴の底から配線パターンを形成する表面までの透湿度が、上記の条件を満たす厚さになる時間を実験的に求めることが好ましい。
【００１７】
エッチングに樹脂材料や金属箔のマスクを用いることで、穴加工の位置およびサイズを規定することができる。この樹脂材料のマスクには、通常の配線板で用いられる材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、ドライフィルム状の感光性レジストをラミネートし、穴あけ箇所を露光し、現像することで形成できる。金属箔のマスク材料としては、銅などを用いることができ、通常の配線板で用いるエッチング工程により、穴あけ箇所をエッチング除去し、マスクとすることができる。
【００１８】
（ドリルによる方法）
ドリル加工による止まり穴は、一般的なドリル加工による穴あけを絶縁基材の途中で停止することにより形成することができる。絶縁基材の途中での停止は、深さ方向のドリル稼働距離を調節して行うことができる。ドリルの稼働距離は、絶縁基材の種類やドリルの材質によりドリル先端の摩耗速度が異なり深さが変化するため、実験的に求めるのが好ましい。
【００１９】
（レーザによる方法）
レーザにより止まり穴の加工を行う場合、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等、特に制限されない、中でもエキシマレーザは止まり穴の深さを精度よく調整できるため好ましい。穴あけ条件は、レーザの種類、絶縁基材の種類および絶縁基材の厚さにより調整しなければならず、実験的に求めるのが好ましい。例えば、エキシマレーザを用いて絶縁基材を加工する場合、加工箇所に開口を設けた金属製のマスクにレーザをパルス状に照射することで、穴径０．０１〜１．００ｍｍの複数個の止まり穴を形成することができる。ショット（パルス）数としては、例えば１〜１０００ショットの範囲内であり、止まり穴の底から配線パターンを形成する表面までの透湿度が、上記条件を満たす厚さのところまで加工できるようにするショット数を実験的に求めればよい。
【００２０】
（ドライエッチングによる方法）
プラズマを用いたドライエッチングにより止まり穴を形成する場合、Ａｒ、Ｘｅ、ＣＦ4、Ｏ2といった反応ガスを少なくとも１種類以上用いることができる。プラズマの発生源としては、平行平板の電極間に高周波電力を印加する方法、電子サイクロトロン共鳴を用いる方法など公知の装置を用いることができる。また、マスクとして樹脂材料であるレジストインクや感光性のドライフィルムレジストまたは金属箔を用いることができる。
【００２１】
（貼り合わせによる方法）
止まり穴となる箇所に貫通穴を設けた絶縁基材と穴のないべたの絶縁基材とを貼り合わせることで、止まり穴を形成することができる。この場合は、その貫通穴にドリル加工、パンチプレス加工、レーザ加工、エッチング液によるウエット加工、プラズマなどを用いるドライエッチング加工などを用いることができる。また、導体パターンを形成する金属箔に接着剤を塗布したものと、止まり穴となる箇所に貫通穴を設けた絶縁基材とを、ラミネートあるいは積層して止まり穴とすることもできる。接着剤としては、透湿性の高いものを用いることが好ましいが、止まり穴の底から導体パターンを形成する表面までの透湿度が１（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さらに１０（ｇ／ｍ2・２４ｈ）以上であることがより好ましい。また、接着剤は、接着力、特に熱衝撃下での接着力が重要であり、この値が３００（ｇｆ／ｃｍ）以下であると接着力が弱く実用的でない。
【００２２】
（ベントホールの形成）
ベントホールは、ベントホールとなる箇所の樹脂のみを化学的にエッチング除去する方法、ドリルによる方法、パンチプレスによる方法、レーザによる方法、ドライエッチングによる方法などによって形成することができる。穴径は特に問わないが、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以下が好ましい。配置は、絶縁基材の半導体チップを搭載するエリア内であり、導体パターンを形成していない箇所であれば特に問わないが、なるべく均等に複数個配置されていることが好ましい。しかし、ベントホールを形成した後の絶縁基材の強度を考慮して選択しなければならない。また、止まり穴と同時に形成すると、効率的で好ましい。
【００２３】
（半導体パッケージ用基板の製造）
半導体パッケージ用基板は、絶縁基材に止まり穴を形成する工程と導体パターンを形成する工程により製造できる。止まり穴を形成する工程と導体パターンを形成する工程は、どちらを先に行っても良く、その形成方法により効率的な順序を選択することが好ましい。
導体パターンの形成方法としては、絶縁基材層と金属層を有する積層材の不要な箇所の金属層をエッチング除去する方法、絶縁基材の必要な箇所にのみ、めっきにより導体パターンを形成する方法がある。
【００２４】
（積層材の形成）
導体パターンとなる金属層と絶縁基材層からなる積層材は、接着機能を持つ絶縁基材と金属箔を貼り合わせる方法、金属箔に絶縁基材となる絶縁ワニスをキャスティングする方法、絶縁基材に蒸着またはめっきして形成する方法がある。
【００２５】
（貼り合わせによる方法）
貼り合わせによる積層材の形成方法には、金属箔を接着剤で貼り合わせる方法や、半硬化した絶縁基材を直接金属箔と貼り合わせる方法がある。接着剤を使用する場合は、透湿性の高いものを用いるのが好ましいが、止まり穴の底から導体パターンを形成する表面までの透湿度が１（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さらに１０（ｇ／ｍ2・２４ｈ）以上であることがより好ましい。また、接着剤は、接着力、特に熱衝撃下での接着力が重要であり、この値が３００（ｇｆ／ｃｍ）以下であると、導体パターンを接着する力が弱く、実用的でない。
また、前述した透湿度の高い接着剤としては、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを含む接着剤を用いることができる。中でも、ポリイミド系接着剤は、耐熱性が高く、好ましい。例えば、厚さ５〜１５μｍのポリイミド系接着剤であるＮ４（日立化成工業株式会社製、商品名）は、この透湿度がが１５０〜６００（ｇ／ｍ2・２４ｈ）を示し、また、Ｑ，が高いなど、配線板としての他の特性にも優れるので好ましい。さらにまた、この接着剤にも、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、吸水した水分が絶縁基材中に残り、リフロー時の熱によって一瞬に蒸気化してその圧力でパッケージにクラックを発生する恐れがある。
【００２６】
上記樹脂を接着剤層とするには、樹脂ワニスを直接絶縁基材に塗布する方法、支持フィルムや支持金属に塗布し、半硬化させた接着フィルムを積層する方法がある。いずれの方法でも、接着剤層は、絶縁基材の少なくとも一方の面に、半硬化状態で形成することが好ましい。このようにすれば、金属箔を貼り合わせるのに、半硬化状の接着剤層の上に金属箔を重ね、加熱・加圧して積層一体化することができ、効率的に行うことができる。半硬化状の接着剤は、キスコータ、ロールコータ、コンマコータなどを用いて、絶縁基材もしくは支持フィルムや支持金属に塗布し、５０〜２００℃で１０〜１００分間加熱・乾燥して形成できる。加熱は使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。
【００２７】
前述の接着機能を有する絶縁基材の上に貼り合わせる金属箔としては、厚みが５〜５０μｍの範囲であることが好ましく、５μｍ未満の金属箔は貼り合わせることが困難で、５０μｍを超えると導体パターンをエッチング形成する時に、微細な形状に形成することが困難になる恐れがある。この金属箔としては、導電性の高いものが好ましく、例えば、銅を用いることができる。
【００２８】
（キャステングによる方法）
また、絶縁基材層と金属層を有する積層材は、金属箔に絶縁基材となる絶縁ワニスをキャスティングして製造することもできる。この場合、金属箔の表面が適切な粗さを持つように調整されていれば、接着剤を用いる必要がなく、経済的である。例えば、銅箔に、絶縁ワニスとして、ポリイミドをキャスティングする場合、銅箔の表面粗さは、２〜１５μｍであることが好ましく、そのような粗さに調整するには、一般に知られている酸化剤による表面処理があり、亜塩素ナトリウム、過硫酸アルカリ、塩素酸カリウム、過塩素酸カリウム、又はペルオキソ硫酸アルカリのアルカリ性水溶液などの酸化剤を含む処理液に浸漬、又はその処理液を吹き付けて行う。また、この後に、酸化銅を還元して凹凸を残したまま粗化された表面を有する金属銅を得ることもできる。
このようにして表面を粗化した銅箔に、樹脂ワニスをキャスティングする。キャスティングの条件は、使用する樹脂ワニスによって異なるが、反り等が発生しないような条件を選択する必要がある。
【００２９】
（蒸着またはめっきによる方法）
また、絶縁基材に蒸着またはめっきによって金属層を形成して、積層材としてもよい。例えば、ポリイミド樹脂フィルムの場合、銅を蒸着するには、まず、接着金属となるニッケルやクロムを５０〜１０００ 蒸着し、その上に銅を１００〜６０００ 蒸着する。さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することができる。
また、絶縁基材に銅を０．５〜３μｍ無電解めっきし、さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することもできる。
【００３０】
（エッチングによる導体パターンの形成）
このようにして作製した積層材の、金属層の導体パターンとなる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な銅箔をエッチング除去し、導体パターンを形成することができる。エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に導体パターンの形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００３１】
（めっきによる導体パターンの形成）
また、導体パターンは、絶縁基材の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる導体パターンの形成技術を用いることができる。
例えば、絶縁基材に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去して半導体パッケージ用基板とする。このときの無電解めっき用触媒は、通常パラジウムを用いることが多く、絶縁基材に無電解めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって、絶縁基材表面にめっきを開始するための核を形成することができる。通常は、このような操作をするために、被めっき物を、アルコールや酸で洗浄し、表面に付着した人体の指からの脂肪分や加工機械からの油分を除去し、絶縁基材表面にめっき用触媒を付着させやすくするクリーナーコンナディショナー工程、絶縁基材表面に金属パラジウムを付着させる増感工程、めっき金属の密着力を高め或いはめっきを促進する密着促進工程、めっき金属を析出させる無電解めっき工程、そして、必要な場合に、中和などの後処理工程を行う。
さらに、電気めっきにより、高さ５〜５０μｍの導体パターンを形成することもできる。
【００３２】
前記した方法で形成した導体パターン表面の必要な部分にニッケル、金めっきを順次施すことができる。これらのめっきは、半導体チップと電気的に接続される１次接続端子（ワイヤボンド端子等）と、マザーボードと電気的に接続される２次接続端子（はんだボール等が搭載される外部接続端子）に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
【００３３】
このようにして、半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を有する半導体パッケージ用基板、絶縁基材の半導体チップを搭載するエリア内にも止まり穴を有する半導体パッケージ用基板、絶縁基材の半導体チップを搭載するエリア内に貫通穴を有する半導体パッケージ用基板を製造することができる。
【００３４】
（半導体パッケージの製造）
半導体パッケージは、上記半導体パッケージ用基板を用いる方法、止まり穴のない半導体パッケージ用基板を用いて、半導体パッケージの組立て工程中あるいは組立て後に、前述の方法から最適なものを選択し、止まり穴を形成することにより製造することができる。
【００３５】
（半導体チップの搭載）
半導体チップは、接着剤により半導体パッケージ用基板にフェイスアップで固定し、導体パターンとボンディングワイヤで電気的に接続する方法や、異方導電性接着剤やバンプを用いたフリップチップ接続による方法で、半導体パッケージ用基板に搭載できる。
【００３６】
（フェイスアップによる半導体チップの搭載）
半導体チップを半導体パッケージ用基板に固定する接着剤としては、ダイボンド用接着剤を用いることができる。ダイボンド用接着剤は、特にどんなものを用いてもよいが、絶縁性で接着力の強いものであることが好ましく、例えば、ＤＦ−１００（日立化成工業株式会社製、商品名）のような、ダイボンドフィルムを用いるのがより好ましい。また、ダイボンド用接着剤も高透湿性で、透湿度が１（ｇ／ｍ2 ・２４ｈ）以上のものを用いるのが好ましく、さらに、１０（ｇ／ｍ2 ・２４ｈ）以上のものがより好ましい。
半導体チップと金めっきを施した導体パッケージとの電気的な接続は、ボンディングワイヤで行うことができる。ボンディングワイヤとしては、金線を用いるのが一般的である。
【００３７】
（フリップチップ接続による半導体チップの搭載）
半導体チップと半導体パッケージ用基板の導体パターンは、異方導電性接着剤やバンプを用いて、フリップチップ接続することが出来る。異方導電性接着剤としては、フィルム状のものを適当な条件で加熱・加圧して用いると、膜厚が均一であり、接続信頼性が高く、かつ効率的であり好ましい。また、半導体チップまたは導体パターン上に形成したバンプと併用することで、高い接続信頼性を得ることが出来る。
【００３８】
（封止樹脂による半導体チップの封止）
半導体チップは、封止樹脂によって封止されていることが耐湿性の点で好ましく、このような封止樹脂としては、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂を用いることができ、封止方法としては、半導体チップを包み込むように樹脂ワニスで固めるポッテングやコンパウンドによるトランスファ成型などを用いることができる。また、フリップチップ接続の場合は、半導体チップと半導体パッケージ用基板の間にアンダーフィル材などを用いて封止することもできる。
【００３９】
このようにして、半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、その半導体パッケージ用基板に搭載した半導体チップと、半導体チップと導体パターンとを封止する封止樹脂からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を有する半導体パッケージ、絶縁基材の半導体チップを搭載するエリア内にも止まり穴を有する半導体パッケージ、絶縁基材の半導体チップを搭載するエリア内に貫通穴を有する半導体パッケージ、半導体チップがダイボンドフィルムにより搭載された半導体パッケージ、半導体チップと導体パターンとの接続がボンディングワイヤである半導体パッケージ、半導体チップが異方導電性接着剤で搭載された半導体パッケージを製造することができる。
【００４０】
【実施例】
実施例１
図１（ａ）に示すように、厚さ１８μｍの銅箔２に、絶縁ワニスとして、ポリイミド樹脂をキャスティングし加熱・乾燥を行い、厚さ５０μｍの絶縁基材１を形成した。次に、図１（ｂ）に示すように、エキシマレーザを用いて、外部接続端子となる箇所に、直径０．４ｍｍの開口３をチップ搭載領域に直径０．１ｍｍのベントホール４を形成した。さらに、図１（ｃ）に示すように、エキシマレーザを用いて、チップ搭載領域の外側のエリアに、絶縁基材１の厚さが１０μｍ残る、直径０．２ｍｍの止まり穴５を形成した。最後に、図１（ｄ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この止まり穴の底から導体パターンを形成した表面まで透湿度は３．０（ｇ／ｍ2 ・２４ｈ）であった。
【００４１】
このようにして製造した半導体パッケージ用基板の、導体パターンの上に、図１（ｅ）に示すような、半導体チップ７の裏面にダイボンドフィルム８を貼ったものを、図１（ｆ）に示すように、フェイスアップで固定した。使用したダイボンドフィルムの透湿度は、１５０（ｇ／ｍ2 ・２４ｈ）であった。次に、図１（ｇ）に示すように、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体パターン用基板の導体パターンとを、直径２５μｍの金ワイヤ９でワイヤボンドして接続し、さらに、図１（ｈ）に示すように、半導体チップを封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子用開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。
このようにして作製した半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプル数２２をリフローし、クラックの発生を調べた。結果を表１に示す。
【００４２】
実施例２
厚さ５０μｍのアラミドフィルム１２に、図２（ａ）に示すように、その一方の面に、ポリアミドイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にした。次に、図２（ｂ）に示すように、ドリルを用いて、止まり穴となる箇所に直径０．４ｍｍの貫通穴１４をあけ、図２（ｃ）に示すように、穴のない厚さ２５μｍのアラミドフィルムを重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。さらに、図２（ｄ）に示すように、止まり穴と反対面にポリアミドイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にした。そして、図２（ｅ）に示すように、外部接続端子となる箇所に直径０．４ｍｍの開口３をドリル加工し、図２（ｆ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。次に、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この止まり穴の底から導体パターンを形成した表面までの透湿度は、１．６（ｇ／ｍ2 ・２４ｈ）であった。
このようにして製造した半導体パッケージ用基板を用いた以外は、実施例１と同様にして、半導体パッケージを作成し、試験を行った。結果を表１に示す。
【００４３】
実施例３
絶縁基材１として、図３（ａ）に示すように、厚さ７５μｍのポリイミドフィルム１２の一方の表面面に、ポリイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にしたものを用いた。次に、図３（ｂ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。次に、図３（ｃ）に示すように、感光性樹脂材料からなるドライフィルムレジストを真空ラミネートして、止まり穴とする箇所を露光・現像してエッチングマスク１５を形成した。さらに、図３（ｄ）に示すように、ポリイミドエッチング液ＴＰＥ−３０００（東レエンジニアリング製、商品名）を用いて、絶縁基材の厚みが２５μｍ残る、止まり穴５を形成し、エッチングマスクを除去した。そして、図３（ｅ）に示すように、炭酸ガスレーザを用いて、外部接続端子となる箇所に、銅箔に達する直径０．４ｍｍの開口３を設け、図３（ｆ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
【００４４】
このようにして製造した半導体パッケージ用基板の、導体パターンの上に、図３（ｇ）に示すように、フィルム状の異方導電性接着剤１６を加熱・加圧して仮固定した。次に、図３（ｈ）に示すような、金属バンプ１７を形成した半導体チップ７を、図３（ｉ）に示すように、導体パターンと金属バンプが対向するように加熱・加圧してフリップチップ接続した。使用した異方導電性接着剤の透湿度は、１３０（ｇ／ｍ2 ・２４ｈ）であった。次に、図３（ｊ）に示すように、半導体チップを封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子用の開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。
この時、止まり穴の底から導体パターンを形成した表面までの透湿度は、２．０（ｇ／ｍ2 ・２４ｈ）であった。
このようにして作製した半導体パッケージを、実施例１と同様に試験を行った。結果を表１に示す。
【００４５】
実施例４
ガラス布にエポキシ樹脂を含浸し、加熱・加圧して硬化した厚さ２００μｍの絶縁基材１に、図４（ｂ）に示すように、無電解めっきにより、必要な箇所にのみ銅めっきを行い、さらに、電解めっきにより、高さ１２μｍの導体パターン６を形成した。次に、図４（ｃ）に示すように、炭酸ガスレーザを用いて、外部端子接続端子となる箇所に、直径０．４ｍｍの開口３を形成した。さらに、導体パターン表面に無電解のニッケル、金めっきを施した。
【００４６】
このようにして製造した半導体パッケージ用基板に、図４（ｄ）に示すような、金属バンプ１７を形成した半導体チップ７を、図４（ｅ）に示すように、導体パターンと金属バンプが対向するように配置し、加熱・加圧してフリップチップ接続した。次に、図４（ｆ）に示すように、半導体チップをアンダーフィル材１０により樹脂封止した。さらに、図４（ｇ）に示すように、外部接続端子用の開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。最後に、図４（ｈ）に示すように、エキシマレーザを用いて、絶縁基材の厚みが５μｍ残るような直径０．３ｍｍの止まり穴５を形成した。
この時、止まり穴の底から導体パターンを形成した表面までの透湿度は、３８（ｇ／ｍ2 ・２４ｈ）であった。
このようにして作製した半導体パッケージを、実施例１と同様に試験を行った。結果を表１に示す。
【００４７】
比較例
絶縁基材１として、図５（ａ）に示すように、厚さ７５μｍのポリイミドフィルム１２の一表面に、ポリイミド系接着剤１３を１０μｍのの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にしたものを用いた。次に、図５（ｂ）に示すように、ドリルを用いて、外部接続端子となる箇所に、直径０．４ｍｍの開口３を、チップ搭載領域に直径０．２ｍｍのベントホール４を形成した。次に、図５（ｃ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。更に、図５（ｄ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この半導体パッケージ用基板の絶縁基材１の透湿度は、０．４（ｇ／ｍ2 ・２４ｈ）であった。
このようにして製造した半導体パッケージ用基板を用いた以外は、実施例１と同様にして、半導体パッケージを作成し、試験を行った。結果を表１に示す。
【００４８】
【表１】
【００４９】
【発明の効果】
以上に説明したとおり、本発明によって、小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージに用いることのできる半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための各工程における断面図である。
【図２】本発明の第２の実施例を説明するための各工程における断面図である。
【図３】本発明の第３の実施例を説明するための各工程における断面図である。
【図４】本発明の第４の実施例を説明するための各工程における断面図である。
【図５】本発明の比較例を説明するための各工程における断面図である。
【符号の説明】
１ 絶縁基材
２ 銅箔
３ 外部接続端子用開口
４ ベントホール
５ 止まり穴
６ 導体パターン
７ 半導体チップ
８ ダイボンドフィルム
９ 金ワイヤ
１０ 封止樹脂
１１ 外部接続端子
１２ 樹脂フィルム
１３ 接着剤
１４ 止まり穴形成用貫通穴
１５ エッチングマスク
１６ 異方導電性接着剤
１７ 金属バンプ
【発明が属する技術分野】
本発明は、半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子は半導体パッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者には、ＱＦＰ（Quad Flat Package ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Pin Grid Array）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ball Grid Array ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Chip Size Package ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（NIKKEI MATERIALS & TECHNOLOGY 94.4、No.140、p18-19）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンティング後、仮基板上でトランスファーモールドしたもの（Smallest Flip-Chip-Like Package ＣＳＰ；The Second VLSI Packaging Workshop of Japan 、P46-50、1994）などがある。
【０００４】
また、本発明者らは、鋭意検討の結果、特開平１０−１８９８２０号に開示するように、絶縁性支持基板の一表面には複数の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナー接続部および半導体チップ搭載領域部を有し、前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって、前記インナー接続部と導通するアウター接続部が設けられる箇所に、開口が設けられており、前記絶縁性支持基板の前記半導体チップ搭載領域内における前記配線相互間に、少なくとも１個の貫通穴（以下、ベントホールという。）が設けられており、前記配線の半導体チップ搭載領域部を含めて、前記半導体チップが搭載される箇所に、絶縁性フィルムが載置形成されており、前記絶縁性フィルムは、前記ベントホール周辺部で前記絶縁性支持基板との間に中空箇所を形成するように構成されている半導体パッケージ用チップ支持基板とその製造方法を提案している。この提案によって、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージの製造を可能としている。
【０００５】
【発明が解決しようとする課題】
ところが、この半導体パッケージについて、ベントホールを設けたにもかかわらず、絶縁基材の半導体チップを搭載するエリアの外側で、パッケージクラックが発生するという課題が生じた。絶縁基材の半導体チップを搭載するエリアの外側は、ベントホールのような貫通穴を形成すると、封止樹脂により封止するとき樹脂が染み出して装置を汚染し、また導体パターンが外部に露出して、腐食やショートの原因となることからベントホールを設けることができなかった。
【０００６】
本発明は、小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージに用いることのできる半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、以下のことを特徴とする。
（１）少なくとも半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を有する導体パッケージ用基板。
（２）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁基材の導体パターンを形成した側の表面までの厚みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／ｍ2 ・２４ｈ）となる関係を満足する（１）に記載の半導体パッケージ用基板。
（３）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を有する（１）または（２）に記載の半導体パッケージ用基板。
（４）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を有する（１）〜（３）のうちいずれかに記載の半導体パッケージ用基板。
【０００８】
（５）絶縁基材の半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を形成する工程を有する（１）〜（４）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（６）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を形成する工程を有する（５）に記載の半導体パッケージ用基板の製造方法。
（７）止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（８）選択的にエッチングするためのマスクを形成する工程を有する（７）に記載の半導体パッケージ用基板の製造方法。
（９）止まり穴の形成が、ドリルによって行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１０）止まり穴の形成が、レーザによって行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１１）止まり穴の形成が、ドライエッチングにより行われる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１２）止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する（５）または（６）に記載の半導体パッケージ用基板の製造方法。
（１３）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を形成する工程を有する（５）〜（１２）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（１４）絶縁基材の少なくとも一表面に、導体パターンを形成する工程を有する（５）〜（１３）のうちいずれかに記載の半導体パッケージ用基板の製造方法。
（１５）導体パターンの形成が、金属箔を絶縁基材に貼り合わせ、その金属箔の不要な箇所をエッチング除去することによって行われる工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
（１６）導体パターンの形成が、めっきによって行われる工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
（１７）導体パターンの形成が、絶縁基材に金属を蒸着またはめっきした後に、不要な金属部分をエッチング除去する工程を有する（１４）に記載の半導体パッケージ用基板の製造方法。
【０００９】
（１８）少なくとも半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、その半導体パッケージ用基板に搭載した半導体チップと、半導体チップと導体パターンとを封止する封止樹脂からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を有する半導体パッケージ。
（１９）絶縁基材の厚みをｔ1 、止まり穴の底から絶縁基材の導体パターンを形成した側の表面までの厚みをｔ2 、絶縁基材の透湿率をｄ（ｇ・ｍ／ｍ2 ・２４ｈ）としたときに、ｔ1 ＞ｔ2 かつｄ／ｔ2 ≧１（ｇ／ｍ2 ・２４ｈ）となる関係を満足する（１８）に記載の半導体パッケージ。
（２０）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を有する（１８）または（１９）に記載の半導体パッケージ。
（２１）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を有する（１８）〜（２０）のうちいずれかに記載の半導体パッケージ。
（２２）半導体チップが、ダイボンドフィルムにより搭載された（１８）〜（２１）のうちいずれかに記載の半導体パッケージ。
（２３）半導体チップと導体パターンとの接続が、ボンディングワイヤである（１８）〜（２２）のうちいずれかに記載の半導体パッケージ。
（２４）半導体チップが、異方導電性接着剤で搭載された（１８）〜（２１）のうちいずれかに記載の半導体パッケージ。
【００１０】
（２５）絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を形成する工程を有する（１８）〜（２４）のうちいずれかに記載の半導体パッケージの製造方法。
（２６）絶縁基材の半導体チップを搭載するエリア内にも、止まり穴を形成する工程を有する（２５）に記載の半導体パッケージの製造方法。
（２７）止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（２８）選択的にエッチングするためのマスクを形成する工程を有する（２７）に記載の半導体パッケージの製造方法。
（２９）止まり穴の形成が、ドリルによって行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３０）止まり穴の形成が、レーザによって行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３１）止まり穴の形成が、ドライエッチングにより行われる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３２）止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する（２５）または（２６）に記載の半導体パッケージの製造方法。
（３３）絶縁基材の半導体チップを搭載するエリア内に、貫通穴を形成する工程を有する（２５）〜（３２）のうちいずれかに記載の半導体パッケージの製造方法。
（３４）半導体チップを、ダイボンドフィルムにより搭載する工程を有する（２５）〜（３３）のうちいずれかに記載の半導体パッケージの製造方法。
（３５）半導体チップと導体パターンとの接続を、ボンディングワイヤで行う工程を有する（２５）〜（３４）のうちいずれかに記載の半導体パッケージの製造方法。
（３６）半導体チップを、異方導電性接着剤により搭載する工程を有する（２５）〜（３３）のうちいずれかに記載の半導体パッケージの製造方法。
【００１１】
本発明者らは、鋭意検討の結果、パッケージクラックがベントホール付近ではなく半導体チップを搭載しない箇所で発生しており、絶縁基材と封止樹脂との部分に残留した水分が高温で蒸気化し、そのためにパッケージクラックが発生していることが分かった。
そこで、封止樹脂と接する絶縁基材に止まり穴を形成することで、この現象を回避できるという知見を得て、本発明を成すに至った。止まり穴とした理由は、ベントホールのような貫通穴にすると、樹脂を封止するときに、その貫通穴から樹脂が染み出し、また導体パターンが外部に露出し腐食やショートを起こしてしまうことと、部分的に絶縁基材の厚みを減らして、水蒸気の透過性を高めることで、発生した水蒸気が放出できるという知見を得たためである。水蒸気の透過性の高い絶縁基材または薄い絶縁基材を用いても同様の効果が期待できるが、そのような絶縁基材は、強度が不足し、反りが発生しやすいなど、半導体パッケージ用基板および半導体パッケージの製造工程で問題が生じるため、適用は困難である。したがって、既存の絶縁基材に止まり穴を設けることが効果的である。
【００１２】
本発明では、水蒸気の透過性を、透湿度（測定方法：ＪＩＳ Ｚ０２０８）によって示す。この透湿度とは、絶縁基材の材質や構造に依存する透湿率と、絶縁基材の厚みに依存する値である。同一材質・同一構造の絶縁基材は、厚みを薄くすることによって透湿度は大きくなり、逆に厚みを厚くすることによって、透湿度が小さくなる。例えば、透湿率が１×１０-3（ｇ・ｍ／ｍ2 ・２４ｈ）であり、厚みが１００μｍの絶縁基材と、透湿率が１×１０-4（ｇ・ｍ／ｍ2 ・２４ｈ）、厚みが１０μｍの絶縁基材は、同等の透湿度を有すると考えられる。
本発明者らは、止まり穴の底から導体パターンを形成する側の表面までの透湿度が、１（ｇ／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・２４ｈ）以上であれば、リフロー時の熱によって発生した水蒸気を、半導体パッケージの外に放出することが可能であり、パッケージクラックを防止できるという知見を得て、本発明を成すことが出来た。
【００１３】
【発明の実施の形態】
導体パターンを支持する絶縁基材としては、可とう性の絶縁基材を用いることができる。例えば、可とう性の絶縁基材の材質については、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを用いることができる。
この絶縁基材には、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、吸水した水分が基材中に残り、リフロー時の熱によって一瞬に蒸気化してその圧力でパッケージクラックを発生する恐れがある。
【００１４】
このような樹脂のうち、イミド基を少なくとも１つ以上含む樹脂としては、ポリイミドやポリアミドイミドがあり、アミド基を少なくとも１つ以上含む樹脂としては、ポリアミドやアラミドがあり、フェニレン基を少なくとも１つ以上含む樹脂としては、ポリフェニレンサルファイドがあり、エステル基を少なくとも１つ以上含む樹脂としては、ポリエチレンナフタレートやポリアリレートがあり、エーテル基を少なくとも１つ以上含む樹脂としては、ポリエーテルエーテルケトンやポリエーテルイミドがあり、サルホン基を少なくとも１つ以上含む樹脂としては、ポリサルホンやポリエーテルサルホンがあり、カーボネート基を少なくとも１つ以上含む樹脂としては、ポリカーボネートがあり、シリコーン結合を少なくとも１つ以上含む樹脂としては、シロキサン変性ポリアミドイミドがある。
これらの樹脂を絶縁基材とするには、絶縁樹脂ワニスを支持フィルムや支持金属にキスコータ、ロールコータ、コンマコータなどを用いて塗布し、１２０〜３５０℃で２０〜１８０分間程度加熱し、完全に硬化させて形成する方法がある。加熱は、使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。また、絶縁基材として、接着剤層などを含む多層材を用いることも出来る。
【００１５】
（止まり穴の形成）
止まり穴は、穴となる箇所の樹脂のみを化学的にエッチング除去する方法、ドリルによる穴あけを絶縁基材の途中で停止する方法、レーザにより絶縁基材を貫通しないように穴加工する方法、ドライエッチングにより穴となる箇所の樹脂を除去する方法、止まり穴となる箇所に貫通穴を設けた絶縁基材と穴のない絶縁基材とを重ねる方法などによって形成することができる。止まり穴の深さは、止まり穴の底から導体パターンを形成する側の表面までの透湿度が、１（ｇ／ｍ2 ・２４ｈ）以上、好ましくは１０（ｇ／ｍ2 ・２４ｈ）以上となるように加工する。穴径は特に問わないが、径が大きいほどパッケージ内に残留した水分が逃げやすく好ましい。しかし、止まり穴を形成した後の絶縁基材の強度も考慮して、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以下がより好ましい。また、止まり穴の形状も特に問わないが、加工性の面から円筒形であることが好ましい。配置も、外部接続端子用開口と重ならない部分であれば特に問わないが、なるべく外部接続端子用開口の面心位置であり、かつ均等に複数個配置されていることが好ましい。しかし、止まり穴を形成した後の絶縁基材の強度を考慮して選択しなければならない。
【００１６】
（エッチング液による方法）
穴となる箇所の樹脂のみを化学的にエッチング除去する方法では、絶縁基材の表面にマスクを形成し、不要な箇所のみをマスクから露出させ、そこにエッチング液をスプレー噴霧したり、あるいは化学エッチング液に浸漬して、化学エッチング液に接触させ、エッチング除去する。
このようなエッチング液は、前記の絶縁基材に応じて、適切なものを選択すれば良い。例えば、ポリイミド系絶縁基材をエッチングするとき、ポリイミドエッチング液ＴＰＥ−３０００（東レエンジニアリング株式会社製、商品名）を用いることができる。エッチングは、ＴＰＥ−３０００を６０〜９０℃にし、絶縁基材を浸漬、あるいはＴＰＥ−３０００をスプレー噴霧して、止まり穴の底から配線パターンを形成する表面までの透湿度が、上記の条件を満たす厚さになる時間を実験的に求めることが好ましい。
【００１７】
エッチングに樹脂材料や金属箔のマスクを用いることで、穴加工の位置およびサイズを規定することができる。この樹脂材料のマスクには、通常の配線板で用いられる材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、ドライフィルム状の感光性レジストをラミネートし、穴あけ箇所を露光し、現像することで形成できる。金属箔のマスク材料としては、銅などを用いることができ、通常の配線板で用いるエッチング工程により、穴あけ箇所をエッチング除去し、マスクとすることができる。
【００１８】
（ドリルによる方法）
ドリル加工による止まり穴は、一般的なドリル加工による穴あけを絶縁基材の途中で停止することにより形成することができる。絶縁基材の途中での停止は、深さ方向のドリル稼働距離を調節して行うことができる。ドリルの稼働距離は、絶縁基材の種類やドリルの材質によりドリル先端の摩耗速度が異なり深さが変化するため、実験的に求めるのが好ましい。
【００１９】
（レーザによる方法）
レーザにより止まり穴の加工を行う場合、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ等、特に制限されない、中でもエキシマレーザは止まり穴の深さを精度よく調整できるため好ましい。穴あけ条件は、レーザの種類、絶縁基材の種類および絶縁基材の厚さにより調整しなければならず、実験的に求めるのが好ましい。例えば、エキシマレーザを用いて絶縁基材を加工する場合、加工箇所に開口を設けた金属製のマスクにレーザをパルス状に照射することで、穴径０．０１〜１．００ｍｍの複数個の止まり穴を形成することができる。ショット（パルス）数としては、例えば１〜１０００ショットの範囲内であり、止まり穴の底から配線パターンを形成する表面までの透湿度が、上記条件を満たす厚さのところまで加工できるようにするショット数を実験的に求めればよい。
【００２０】
（ドライエッチングによる方法）
プラズマを用いたドライエッチングにより止まり穴を形成する場合、Ａｒ、Ｘｅ、ＣＦ4、Ｏ2といった反応ガスを少なくとも１種類以上用いることができる。プラズマの発生源としては、平行平板の電極間に高周波電力を印加する方法、電子サイクロトロン共鳴を用いる方法など公知の装置を用いることができる。また、マスクとして樹脂材料であるレジストインクや感光性のドライフィルムレジストまたは金属箔を用いることができる。
【００２１】
（貼り合わせによる方法）
止まり穴となる箇所に貫通穴を設けた絶縁基材と穴のないべたの絶縁基材とを貼り合わせることで、止まり穴を形成することができる。この場合は、その貫通穴にドリル加工、パンチプレス加工、レーザ加工、エッチング液によるウエット加工、プラズマなどを用いるドライエッチング加工などを用いることができる。また、導体パターンを形成する金属箔に接着剤を塗布したものと、止まり穴となる箇所に貫通穴を設けた絶縁基材とを、ラミネートあるいは積層して止まり穴とすることもできる。接着剤としては、透湿性の高いものを用いることが好ましいが、止まり穴の底から導体パターンを形成する表面までの透湿度が１（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さらに１０（ｇ／ｍ2・２４ｈ）以上であることがより好ましい。また、接着剤は、接着力、特に熱衝撃下での接着力が重要であり、この値が３００（ｇｆ／ｃｍ）以下であると接着力が弱く実用的でない。
【００２２】
（ベントホールの形成）
ベントホールは、ベントホールとなる箇所の樹脂のみを化学的にエッチング除去する方法、ドリルによる方法、パンチプレスによる方法、レーザによる方法、ドライエッチングによる方法などによって形成することができる。穴径は特に問わないが、例えば、０．０１ｍｍ以上かつ１．００ｍｍ以下が好ましい。配置は、絶縁基材の半導体チップを搭載するエリア内であり、導体パターンを形成していない箇所であれば特に問わないが、なるべく均等に複数個配置されていることが好ましい。しかし、ベントホールを形成した後の絶縁基材の強度を考慮して選択しなければならない。また、止まり穴と同時に形成すると、効率的で好ましい。
【００２３】
（半導体パッケージ用基板の製造）
半導体パッケージ用基板は、絶縁基材に止まり穴を形成する工程と導体パターンを形成する工程により製造できる。止まり穴を形成する工程と導体パターンを形成する工程は、どちらを先に行っても良く、その形成方法により効率的な順序を選択することが好ましい。
導体パターンの形成方法としては、絶縁基材層と金属層を有する積層材の不要な箇所の金属層をエッチング除去する方法、絶縁基材の必要な箇所にのみ、めっきにより導体パターンを形成する方法がある。
【００２４】
（積層材の形成）
導体パターンとなる金属層と絶縁基材層からなる積層材は、接着機能を持つ絶縁基材と金属箔を貼り合わせる方法、金属箔に絶縁基材となる絶縁ワニスをキャスティングする方法、絶縁基材に蒸着またはめっきして形成する方法がある。
【００２５】
（貼り合わせによる方法）
貼り合わせによる積層材の形成方法には、金属箔を接着剤で貼り合わせる方法や、半硬化した絶縁基材を直接金属箔と貼り合わせる方法がある。接着剤を使用する場合は、透湿性の高いものを用いるのが好ましいが、止まり穴の底から導体パターンを形成する表面までの透湿度が１（ｇ／ｍ2・２４ｈ）以上であることが好ましく、さらに１０（ｇ／ｍ2・２４ｈ）以上であることがより好ましい。また、接着剤は、接着力、特に熱衝撃下での接着力が重要であり、この値が３００（ｇｆ／ｃｍ）以下であると、導体パターンを接着する力が弱く、実用的でない。
また、前述した透湿度の高い接着剤としては、イミド基、アミド基、フェノール基、フェニレン基、エステル基、エーテル基、サルホン基、カーボネート基、カルボニル基、シリコーン結合を少なくとも１つ以上含む樹脂、または液晶ポリマ、含フッ素樹脂、エポキシ樹脂のいずれかを含む接着剤を用いることができる。中でも、ポリイミド系接着剤は、耐熱性が高く、好ましい。例えば、厚さ５〜１５μｍのポリイミド系接着剤であるＮ４（日立化成工業株式会社製、商品名）は、この透湿度がが１５０〜６００（ｇ／ｍ2・２４ｈ）を示し、また、Ｑ，が高いなど、配線板としての他の特性にも優れるので好ましい。さらにまた、この接着剤にも、吸水性の低いものであることが好ましく、ＪＩＳ Ｋ７２０９による吸水率が、０．５ｗｔ％未満であることが好ましく、この吸水率が０．５ｗｔ％を超えると、吸水した水分が絶縁基材中に残り、リフロー時の熱によって一瞬に蒸気化してその圧力でパッケージにクラックを発生する恐れがある。
【００２６】
上記樹脂を接着剤層とするには、樹脂ワニスを直接絶縁基材に塗布する方法、支持フィルムや支持金属に塗布し、半硬化させた接着フィルムを積層する方法がある。いずれの方法でも、接着剤層は、絶縁基材の少なくとも一方の面に、半硬化状態で形成することが好ましい。このようにすれば、金属箔を貼り合わせるのに、半硬化状の接着剤層の上に金属箔を重ね、加熱・加圧して積層一体化することができ、効率的に行うことができる。半硬化状の接着剤は、キスコータ、ロールコータ、コンマコータなどを用いて、絶縁基材もしくは支持フィルムや支持金属に塗布し、５０〜２００℃で１０〜１００分間加熱・乾燥して形成できる。加熱は使用する樹脂によって、それぞれ適切な条件で行うことが好ましい。
【００２７】
前述の接着機能を有する絶縁基材の上に貼り合わせる金属箔としては、厚みが５〜５０μｍの範囲であることが好ましく、５μｍ未満の金属箔は貼り合わせることが困難で、５０μｍを超えると導体パターンをエッチング形成する時に、微細な形状に形成することが困難になる恐れがある。この金属箔としては、導電性の高いものが好ましく、例えば、銅を用いることができる。
【００２８】
（キャステングによる方法）
また、絶縁基材層と金属層を有する積層材は、金属箔に絶縁基材となる絶縁ワニスをキャスティングして製造することもできる。この場合、金属箔の表面が適切な粗さを持つように調整されていれば、接着剤を用いる必要がなく、経済的である。例えば、銅箔に、絶縁ワニスとして、ポリイミドをキャスティングする場合、銅箔の表面粗さは、２〜１５μｍであることが好ましく、そのような粗さに調整するには、一般に知られている酸化剤による表面処理があり、亜塩素ナトリウム、過硫酸アルカリ、塩素酸カリウム、過塩素酸カリウム、又はペルオキソ硫酸アルカリのアルカリ性水溶液などの酸化剤を含む処理液に浸漬、又はその処理液を吹き付けて行う。また、この後に、酸化銅を還元して凹凸を残したまま粗化された表面を有する金属銅を得ることもできる。
このようにして表面を粗化した銅箔に、樹脂ワニスをキャスティングする。キャスティングの条件は、使用する樹脂ワニスによって異なるが、反り等が発生しないような条件を選択する必要がある。
【００２９】
（蒸着またはめっきによる方法）
また、絶縁基材に蒸着またはめっきによって金属層を形成して、積層材としてもよい。例えば、ポリイミド樹脂フィルムの場合、銅を蒸着するには、まず、接着金属となるニッケルやクロムを５０〜１０００ 蒸着し、その上に銅を１００〜６０００ 蒸着する。さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することができる。
また、絶縁基材に銅を０．５〜３μｍ無電解めっきし、さらに銅を電気めっきすることによって、総厚み５〜５０μｍの銅層を形成することもできる。
【００３０】
（エッチングによる導体パターンの形成）
このようにして作製した積層材の、金属層の導体パターンとなる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な銅箔をエッチング除去し、導体パターンを形成することができる。エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に導体パターンの形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００３１】
（めっきによる導体パターンの形成）
また、導体パターンは、絶縁基材の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる導体パターンの形成技術を用いることができる。
例えば、絶縁基材に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去して半導体パッケージ用基板とする。このときの無電解めっき用触媒は、通常パラジウムを用いることが多く、絶縁基材に無電解めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって、絶縁基材表面にめっきを開始するための核を形成することができる。通常は、このような操作をするために、被めっき物を、アルコールや酸で洗浄し、表面に付着した人体の指からの脂肪分や加工機械からの油分を除去し、絶縁基材表面にめっき用触媒を付着させやすくするクリーナーコンナディショナー工程、絶縁基材表面に金属パラジウムを付着させる増感工程、めっき金属の密着力を高め或いはめっきを促進する密着促進工程、めっき金属を析出させる無電解めっき工程、そして、必要な場合に、中和などの後処理工程を行う。
さらに、電気めっきにより、高さ５〜５０μｍの導体パターンを形成することもできる。
【００３２】
前記した方法で形成した導体パターン表面の必要な部分にニッケル、金めっきを順次施すことができる。これらのめっきは、半導体チップと電気的に接続される１次接続端子（ワイヤボンド端子等）と、マザーボードと電気的に接続される２次接続端子（はんだボール等が搭載される外部接続端子）に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。
【００３３】
このようにして、半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した面に達しない止まり穴を有する半導体パッケージ用基板、絶縁基材の半導体チップを搭載するエリア内にも止まり穴を有する半導体パッケージ用基板、絶縁基材の半導体チップを搭載するエリア内に貫通穴を有する半導体パッケージ用基板を製造することができる。
【００３４】
（半導体パッケージの製造）
半導体パッケージは、上記半導体パッケージ用基板を用いる方法、止まり穴のない半導体パッケージ用基板を用いて、半導体パッケージの組立て工程中あるいは組立て後に、前述の方法から最適なものを選択し、止まり穴を形成することにより製造することができる。
【００３５】
（半導体チップの搭載）
半導体チップは、接着剤により半導体パッケージ用基板にフェイスアップで固定し、導体パターンとボンディングワイヤで電気的に接続する方法や、異方導電性接着剤やバンプを用いたフリップチップ接続による方法で、半導体パッケージ用基板に搭載できる。
【００３６】
（フェイスアップによる半導体チップの搭載）
半導体チップを半導体パッケージ用基板に固定する接着剤としては、ダイボンド用接着剤を用いることができる。ダイボンド用接着剤は、特にどんなものを用いてもよいが、絶縁性で接着力の強いものであることが好ましく、例えば、ＤＦ−１００（日立化成工業株式会社製、商品名）のような、ダイボンドフィルムを用いるのがより好ましい。また、ダイボンド用接着剤も高透湿性で、透湿度が１（ｇ／ｍ2 ・２４ｈ）以上のものを用いるのが好ましく、さらに、１０（ｇ／ｍ2 ・２４ｈ）以上のものがより好ましい。
半導体チップと金めっきを施した導体パッケージとの電気的な接続は、ボンディングワイヤで行うことができる。ボンディングワイヤとしては、金線を用いるのが一般的である。
【００３７】
（フリップチップ接続による半導体チップの搭載）
半導体チップと半導体パッケージ用基板の導体パターンは、異方導電性接着剤やバンプを用いて、フリップチップ接続することが出来る。異方導電性接着剤としては、フィルム状のものを適当な条件で加熱・加圧して用いると、膜厚が均一であり、接続信頼性が高く、かつ効率的であり好ましい。また、半導体チップまたは導体パターン上に形成したバンプと併用することで、高い接続信頼性を得ることが出来る。
【００３８】
（封止樹脂による半導体チップの封止）
半導体チップは、封止樹脂によって封止されていることが耐湿性の点で好ましく、このような封止樹脂としては、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂を用いることができ、封止方法としては、半導体チップを包み込むように樹脂ワニスで固めるポッテングやコンパウンドによるトランスファ成型などを用いることができる。また、フリップチップ接続の場合は、半導体チップと半導体パッケージ用基板の間にアンダーフィル材などを用いて封止することもできる。
【００３９】
このようにして、半導体チップと接続される導体パターンとその導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、その半導体パッケージ用基板に搭載した半導体チップと、半導体チップと導体パターンとを封止する封止樹脂からなり、絶縁基材のうち半導体チップを搭載するエリアの外側であり、絶縁基材の導体パターンと反対面に、導体パターンを形成した側に達しない止まり穴を有する半導体パッケージ、絶縁基材の半導体チップを搭載するエリア内にも止まり穴を有する半導体パッケージ、絶縁基材の半導体チップを搭載するエリア内に貫通穴を有する半導体パッケージ、半導体チップがダイボンドフィルムにより搭載された半導体パッケージ、半導体チップと導体パターンとの接続がボンディングワイヤである半導体パッケージ、半導体チップが異方導電性接着剤で搭載された半導体パッケージを製造することができる。
【００４０】
【実施例】
実施例１
図１（ａ）に示すように、厚さ１８μｍの銅箔２に、絶縁ワニスとして、ポリイミド樹脂をキャスティングし加熱・乾燥を行い、厚さ５０μｍの絶縁基材１を形成した。次に、図１（ｂ）に示すように、エキシマレーザを用いて、外部接続端子となる箇所に、直径０．４ｍｍの開口３をチップ搭載領域に直径０．１ｍｍのベントホール４を形成した。さらに、図１（ｃ）に示すように、エキシマレーザを用いて、チップ搭載領域の外側のエリアに、絶縁基材１の厚さが１０μｍ残る、直径０．２ｍｍの止まり穴５を形成した。最後に、図１（ｄ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この止まり穴の底から導体パターンを形成した表面まで透湿度は３．０（ｇ／ｍ2 ・２４ｈ）であった。
【００４１】
このようにして製造した半導体パッケージ用基板の、導体パターンの上に、図１（ｅ）に示すような、半導体チップ７の裏面にダイボンドフィルム８を貼ったものを、図１（ｆ）に示すように、フェイスアップで固定した。使用したダイボンドフィルムの透湿度は、１５０（ｇ／ｍ2 ・２４ｈ）であった。次に、図１（ｇ）に示すように、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体パターン用基板の導体パターンとを、直径２５μｍの金ワイヤ９でワイヤボンドして接続し、さらに、図１（ｈ）に示すように、半導体チップを封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子用開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。
このようにして作製した半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、サンプル数２２をリフローし、クラックの発生を調べた。結果を表１に示す。
【００４２】
実施例２
厚さ５０μｍのアラミドフィルム１２に、図２（ａ）に示すように、その一方の面に、ポリアミドイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にした。次に、図２（ｂ）に示すように、ドリルを用いて、止まり穴となる箇所に直径０．４ｍｍの貫通穴１４をあけ、図２（ｃ）に示すように、穴のない厚さ２５μｍのアラミドフィルムを重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。さらに、図２（ｄ）に示すように、止まり穴と反対面にポリアミドイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にした。そして、図２（ｅ）に示すように、外部接続端子となる箇所に直径０．４ｍｍの開口３をドリル加工し、図２（ｆ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。次に、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この止まり穴の底から導体パターンを形成した表面までの透湿度は、１．６（ｇ／ｍ2 ・２４ｈ）であった。
このようにして製造した半導体パッケージ用基板を用いた以外は、実施例１と同様にして、半導体パッケージを作成し、試験を行った。結果を表１に示す。
【００４３】
実施例３
絶縁基材１として、図３（ａ）に示すように、厚さ７５μｍのポリイミドフィルム１２の一方の表面面に、ポリイミド系接着剤１３を１０μｍの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にしたものを用いた。次に、図３（ｂ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。次に、図３（ｃ）に示すように、感光性樹脂材料からなるドライフィルムレジストを真空ラミネートして、止まり穴とする箇所を露光・現像してエッチングマスク１５を形成した。さらに、図３（ｄ）に示すように、ポリイミドエッチング液ＴＰＥ−３０００（東レエンジニアリング製、商品名）を用いて、絶縁基材の厚みが２５μｍ残る、止まり穴５を形成し、エッチングマスクを除去した。そして、図３（ｅ）に示すように、炭酸ガスレーザを用いて、外部接続端子となる箇所に、銅箔に達する直径０．４ｍｍの開口３を設け、図３（ｆ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
【００４４】
このようにして製造した半導体パッケージ用基板の、導体パターンの上に、図３（ｇ）に示すように、フィルム状の異方導電性接着剤１６を加熱・加圧して仮固定した。次に、図３（ｈ）に示すような、金属バンプ１７を形成した半導体チップ７を、図３（ｉ）に示すように、導体パターンと金属バンプが対向するように加熱・加圧してフリップチップ接続した。使用した異方導電性接着剤の透湿度は、１３０（ｇ／ｍ2 ・２４ｈ）であった。次に、図３（ｊ）に示すように、半導体チップを封止樹脂１０であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａでトランスファモールドして封止し、最後に、外部接続端子用の開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。
この時、止まり穴の底から導体パターンを形成した表面までの透湿度は、２．０（ｇ／ｍ2 ・２４ｈ）であった。
このようにして作製した半導体パッケージを、実施例１と同様に試験を行った。結果を表１に示す。
【００４５】
実施例４
ガラス布にエポキシ樹脂を含浸し、加熱・加圧して硬化した厚さ２００μｍの絶縁基材１に、図４（ｂ）に示すように、無電解めっきにより、必要な箇所にのみ銅めっきを行い、さらに、電解めっきにより、高さ１２μｍの導体パターン６を形成した。次に、図４（ｃ）に示すように、炭酸ガスレーザを用いて、外部端子接続端子となる箇所に、直径０．４ｍｍの開口３を形成した。さらに、導体パターン表面に無電解のニッケル、金めっきを施した。
【００４６】
このようにして製造した半導体パッケージ用基板に、図４（ｄ）に示すような、金属バンプ１７を形成した半導体チップ７を、図４（ｅ）に示すように、導体パターンと金属バンプが対向するように配置し、加熱・加圧してフリップチップ接続した。次に、図４（ｆ）に示すように、半導体チップをアンダーフィル材１０により樹脂封止した。さらに、図４（ｇ）に示すように、外部接続端子用の開口に鉛・錫の共晶はんだボール１１の一部を溶融して導体パターンに融着した。最後に、図４（ｈ）に示すように、エキシマレーザを用いて、絶縁基材の厚みが５μｍ残るような直径０．３ｍｍの止まり穴５を形成した。
この時、止まり穴の底から導体パターンを形成した表面までの透湿度は、３８（ｇ／ｍ2 ・２４ｈ）であった。
このようにして作製した半導体パッケージを、実施例１と同様に試験を行った。結果を表１に示す。
【００４７】
比較例
絶縁基材１として、図５（ａ）に示すように、厚さ７５μｍのポリイミドフィルム１２の一表面に、ポリイミド系接着剤１３を１０μｍのの厚さに塗布し、２００℃で１０分間、加熱・乾燥して半硬化状にしたものを用いた。次に、図５（ｂ）に示すように、ドリルを用いて、外部接続端子となる箇所に、直径０．４ｍｍの開口３を、チップ搭載領域に直径０．２ｍｍのベントホール４を形成した。次に、図５（ｃ）に示すように、厚さ１８μｍの銅箔２を重ね、２５０℃で、２ＭＰａのもとで加熱・加圧して、６０分間保持することで積層一体化した。更に、図５（ｄ）に示すように、不要な箇所の銅箔をエッチング除去して導体パターン６を形成し、導体パターン表面に無電解のニッケル、金めっきを施した。
この半導体パッケージ用基板の絶縁基材１の透湿度は、０．４（ｇ／ｍ2 ・２４ｈ）であった。
このようにして製造した半導体パッケージ用基板を用いた以外は、実施例１と同様にして、半導体パッケージを作成し、試験を行った。結果を表１に示す。
【００４８】
【表１】
【発明の効果】
以上に説明したとおり、本発明によって、小型化、高密度化に優れ、かつ、パッケージクラックを防止し信頼性に優れる小型の半導体パッケージに用いることのできる半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための各工程における断面図である。
【図２】本発明の第２の実施例を説明するための各工程における断面図である。
【図３】本発明の第３の実施例を説明するための各工程における断面図である。
【図４】本発明の第４の実施例を説明するための各工程における断面図である。
【図５】本発明の比較例を説明するための各工程における断面図である。
【符号の説明】
１ 絶縁基材
２ 銅箔
３ 外部接続端子用開口
４ ベントホール
５ 止まり穴
６ 導体パターン
７ 半導体チップ
８ ダイボンドフィルム
９ 金ワイヤ
１０ 封止樹脂
１１ 外部接続端子
１２ 樹脂フィルム
１３ 接着剤
１４ 止まり穴形成用貫通穴
１５ エッチングマスク
１６ 異方導電性接着剤
１７ 金属バンプ
Claims (34)
- 少なくとも半導体チップと接続される導体パターンと前記導体パターンを支持する絶縁基材からなる半導体パッケージ用基板において、半導体チップを搭載するエリアの外側で、後に封止樹脂と接する箇所の前記絶縁基材に、前記導体パターンと反対面から前記導体パターンを備える面に達しない止まり穴を有する半導体パッケージ用基板。
- 半導体チップを搭載するエリア内の前記絶縁基材にも、前記止まり穴を有する請求項１に記載の半導体パッケージ用基板。
- 半導体チップを搭載するエリア内の前記絶縁基材に、貫通穴を有する請求項１または２に記載の半導体パッケージ用基板。
- 半導体チップと接続される導体パターンと前記導体パターンを支持する絶縁基材からなる半導体パッケージ用基板の製造方法において、前記絶縁基材の半導体チップを搭載するエリアの外側で、後に封止樹脂と接する箇所の前記絶縁基材に、前記導体パターンと反対面から前記導体パターンを備える面に達しない止まり穴を形成する工程を有する半導体パッケージ用基板の製造方法。
- 半導体チップを搭載するエリア内の前記絶縁基材にも、前記止まり穴を形成する工程を有する請求項４に記載の半導体パッケージ用基板の製造方法。
- 前記止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する請求項４または５に記載の半導体パッケージ用基板の製造方法。
- 選択的にエッチングするためのマスクを形成する工程を有する請求項６に記載の半導体パッケージ用基板の製造方法。
- 前記止まり穴の形成が、ドリルによって行われる工程を有する請求項４または５に記載の半導体パッケージ用基板の製造方法。
- 前記止まり穴の形成が、レーザによって行われる工程を有する請求項４または５に記載の半導体パッケージ用基板の製造方法。
- 前記止まり穴の形成が、ドライエッチングにより行われる工程を有する請求項４または５に記載の半導体パッケージ用基板の製造方法。
- 前記止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する請求項４または５に記載の半導体パッケージ用基板の製造方法。
- 半導体チップを搭載するエリア内の前記絶縁基材に、貫通穴を形成する工程を有する請求項４〜１１のうちいずれかに記載の半導体パッケージ用基板の製造方法。
- 絶縁基材の少なくとも一表面に、導体パターンを形成する工程を有する請求項４〜１２のうちいずれかに記載の半導体パッケージ用基板の製造方法。
- 導体パターンの形成が、金属箔を絶縁基材に貼り合わせ、その金属箔の不要な箇所をエッチング除去することによって行われる工程を有する請求項１３に記載の半導体パッケージ用基板の製造方法。
- 導体パターンの形成が、めっきによって行われる工程を有する請求項１３に記載の半導体パッケージ用基板の製造方法。
- 導体パターンの形成が、絶縁基材に金属を蒸着またはめっきした後に、不要な金属部分をエッチング除去する工程を有する請求項１３に記載の半導体パッケージ用基板の製造方法。
- 少なくとも半導体チップと接続される導体パターンと前記導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、前記半導体パッケージ用基板に搭載した半導体チップと、前記半導体チップと前記導体パターンとを封止する封止樹脂からなり、前記半導体チップを搭載するエリアの外側で、前記封止樹脂と接する箇所の前記絶縁基材に、前記導体パターンと反対面から前記導体パターンを備える側に達しない止まり穴を有する半導体パッケージ。
- 前記半導体チップを搭載するエリア内の絶縁基材にも、前記止まり穴を有する請求項１７に記載の半導体パッケージ。
- 半導体チップを搭載するエリア内の前記絶縁基材に、貫通穴を有する請求項１７または１８に記載の半導体パッケージ。
- 半導体チップが、ダイボンドフィルムにより搭載された請求項１７〜１９のうちいずれかに記載の半導体パッケージ。
- 半導体チップと導体パターンとの接続が、ボンディングワイヤである請求項１７〜１９のうちいずれかに記載の半導体パッケージ。
- 半導体チップが、異方導電性接着剤で搭載された請求項１７〜１９のうちいずれかに記載の半導体パッケージ。
- 半導体チップと接続される導体パターンと前記導体パターンを支持する絶縁基材からなる半導体パッケージ用基板と、前記半導体パッケージ用基板に搭載した半導体チップと、前記半導体チップと前記導体パターンとを封止する封止樹脂からなり、半導体チップを搭載するエリアの外側で、前記封止樹脂と接する箇所の前記絶縁基材に、前記導体パターンと反対面から前記導体パターンを形成した側に達しない止まり穴を形成する工程を有する半導体パッケージの製造方法。
- 前記半導体チップを搭載するエリア内の絶縁基材にも、前記止まり穴を形成する工程を有する請求項２３に記載の半導体パッケージの製造方法。
- 止まり穴の形成が、樹脂のエッチング液によって選択的に行われる工程を有する請求項２３または２４に記載の半導体パッケージの製造方法。
- 選択的にエッチングするためのマスクを形成する工程を有する請求項２５に記載の半導体パッケージの製造方法。
- 止まり穴の形成が、ドリルによって行われる工程を有する請求項２３または２４に記載の半導体パッケージの製造方法。
- 止まり穴の形成が、レーザによって行われる工程を有する請求項２３または２４に記載の半導体パッケージの製造方法。
- 止まり穴の形成が、ドライエッチングにより行われる工程を有する請求項２３または２４に記載の半導体パッケージの製造方法。
- 前記止まり穴の形成が、貫通孔を有する絶縁基材と、べたの絶縁フィルムの貼り合わせによる工程を有する請求項２３または２４に記載の半導体パッケージの製造方法。
- 前記半導体チップを搭載するエリア内の絶縁基材に、貫通穴を形成する工程を有する請求項２３〜３０のうちいずれかに記載の半導体パッケージの製造方法。
- 半導体チップを、ダイボンドフィルムにより搭載する工程を有する請求項２３〜３１のうちいずれかに記載の半導体パッケージの製造方法。
- 半導体チップと導体パターンとの接続を、ボンディングワイヤで行う工程を有する請求項２３〜３２のうちいずれかに記載の半導体パッケージの製造方法。
- 半導体チップを、異方導電性接着剤により搭載する工程を有する請求項２３〜３１のうちいずれかに記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033172A JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033172A JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237547A JP2002237547A (ja) | 2002-08-23 |
| JP4696368B2 true JP4696368B2 (ja) | 2011-06-08 |
Family
ID=18896968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001033172A Expired - Fee Related JP4696368B2 (ja) | 2001-02-09 | 2001-02-09 | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696368B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JPH11243160A (ja) * | 1998-02-25 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11330299A (ja) * | 1998-05-13 | 1999-11-30 | Nitto Denko Corp | ベアチップ実装基板 |
| JP2000091749A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Aic Inc | 多層配線板およびその製造方法 |
| JP2000196206A (ja) * | 1998-12-28 | 2000-07-14 | Sony Chem Corp | 両面フレキシブルプリント基板の製造方法 |
| JP2000216281A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | 樹脂封止型半導体装置 |
| JP2000311968A (ja) * | 1996-07-31 | 2000-11-07 | Sharp Corp | 半導体パッケージ用チップ支持基板 |
| JP2001015628A (ja) * | 1999-06-29 | 2001-01-19 | Sharp Corp | 半導体装置及び半導体装置用基板 |
-
2001
- 2001-02-09 JP JP2001033172A patent/JP4696368B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311968A (ja) * | 1996-07-31 | 2000-11-07 | Sharp Corp | 半導体パッケージ用チップ支持基板 |
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JPH11243160A (ja) * | 1998-02-25 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11330299A (ja) * | 1998-05-13 | 1999-11-30 | Nitto Denko Corp | ベアチップ実装基板 |
| JP2000091749A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Aic Inc | 多層配線板およびその製造方法 |
| JP2000196206A (ja) * | 1998-12-28 | 2000-07-14 | Sony Chem Corp | 両面フレキシブルプリント基板の製造方法 |
| JP2000216281A (ja) * | 1999-01-27 | 2000-08-04 | Sharp Corp | 樹脂封止型半導体装置 |
| JP2001015628A (ja) * | 1999-06-29 | 2001-01-19 | Sharp Corp | 半導体装置及び半導体装置用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002237547A (ja) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JP4376891B2 (ja) | 半導体モジュール | |
| JP2012074487A (ja) | 半導体パッケージの製造方法 | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| JP2001007248A (ja) | パッケージ基板 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
| JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| TW200402812A (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4605177B2 (ja) | 半導体搭載基板 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP3925258B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2004152778A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP2003297973A (ja) | 半導体パッケージ用基板、その製造方法、半導体パッケージおよびその製造方法 | |
| JP2003078108A (ja) | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| LAPS | Cancellation because of no payment of annual fees |