JPH11135560A - 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 - Google Patents

樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法

Info

Publication number
JPH11135560A
JPH11135560A JP9293817A JP29381797A JPH11135560A JP H11135560 A JPH11135560 A JP H11135560A JP 9293817 A JP9293817 A JP 9293817A JP 29381797 A JP29381797 A JP 29381797A JP H11135560 A JPH11135560 A JP H11135560A
Authority
JP
Japan
Prior art keywords
wiring board
package
semiconductor chip
resin
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9293817A
Other languages
English (en)
Other versions
JP3147053B2 (ja
Inventor
Shinji Takeda
伸治 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29381797A priority Critical patent/JP3147053B2/ja
Priority to US09/166,220 priority patent/US6014318A/en
Publication of JPH11135560A publication Critical patent/JPH11135560A/ja
Application granted granted Critical
Publication of JP3147053B2 publication Critical patent/JP3147053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 樹脂封止型ＢＧＡパッケージにおける耐湿性
及び耐実装ストレス性を向上するとともにパッケージ反
りを緩和することで信頼性を向上し、より高密度実装並
びに高速化に適したパッケージ構造を得る。 【解決手段】 パッケージ内部で熱膨張した水分蒸気の
放出経路７を備えた多層配線基板１に凹部８を設け、凹
部に半導体チップを搭載、電気接続し、パッケージ上面
及び側面を樹脂封止する構造により、水分の浸入を防止
し、熱ストレスを受けた際の応力を緩和することでパッ
ケージ内部の剥離やクラックの発生を防止する。また、
凹部を有効に利用した電気接続を行うことで配線長の短
縮などにより高周波特性を向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、接続用ボール電極
端子を有する配線基板に半導体集積回路を搭載した樹脂
封止型ＢＧＡパッケージとその製造方法に関する。
【０００２】
【従来の技術】図７に示すような半導体集積回路を搭載
する半導体パッケージにおいては、従来の挿入実装型パ
ッケージを経て、より高密度基板実装が可能となる表面
実装型パッケージが開発されてきた。しかしながら、こ
のパッケージ側面に電極リードを配置した表面実装型パ
ッケージでは狭いピッチでの基板実装技術の限界に近づ
き、さらなる小型化，多ピン化に対応出来なくなってき
ている。
【０００３】そこで、従来の表面実装型パッケージと比
較してエリアアレイの電極配置によるパッケージの小型
化並びに多ピン化、パッケージ内配線経路の短縮による
高周波特性の向上等の面で有利、且つ同等程度のコスト
で製造可能な樹脂封止型ＢＧＡパッケージが採用されて
きている。図７は、従来の樹脂封止型ＢＧＡの代表的な
構造を示したものであり、従来技術ではソルダーレジス
ト５が塗布されたエポキシ系樹脂材料で構成される多層
配線基板１上にダイボンディング材４を介して半導体チ
ップ２が搭載され、半導体チップを含む基板上面部のみ
を封止樹脂３がモールドされている構造をとっている。
この従来の構造は、特に耐湿性，耐実装熱性及びコプラ
ナリティの面で欠点を有している。
【０００４】これに対して、配線基板に半導体チップを
搭載し、配線基板の上面及び側面を封止樹脂層により覆
うことで耐湿性を高めたピングリッドアレイパッケージ
構造が特開昭６２−２４４１４１号公報として、又、光
学反射用の凹部を設けた配線基板にＬＥＤチップを搭載
し配線基板の側面又は裏面まで透明樹脂で覆うことで樹
脂の剥離，水分の進入を防止しているモジュールタイプ
ＬＥＤの構造が実開平４−６５４６３号公報として開示
されている。
【０００５】また、多ピン化及び高密度実装に適したパ
ッケージとして、配線基板に半導体チップを搭載し基板
上面及び側面を樹脂モールドした半田バンプ付きのパッ
ケージ構造が特開平７−８６３３５号公報及び特開平２
−２２８８６号公報に開示されている。
【０００６】
【発明が解決しようとする課題】上述した従来の樹脂封
止型ＢＧＡパッケージ構造では、半導体チップを搭載し
た配線基板上部のみが樹脂封止された構造の為、配線基
板表面のソルダーレジスト層と封止樹脂との界面での密
着強度が弱く、この部分からの水分の浸透がパッケージ
内部の腐食や剥離を誘発し、パッケージ全体の耐湿性を
大きく低下させる要因となる。
【０００７】更に、封止樹脂と配線基板との熱膨張係
数，熱時弾性率，吸水率の差により、実装時の熱ストレ
スをうけた際、樹脂とチップ及び配線基板との界面が２
次元平面の積層構造でしかない為、この部分での剥離や
クラックを生じ易い。また、パッケージ内部に浸透した
水分が実装熱により気相膨張した際の放出経路を備えて
いない為、同不具合を生じやすい。これらの剥離やクラ
ックの発生は、パッケージ内部でダイボンディング材や
基板配線材の高抵抗化或いは断線を引き起こし、ＬＳＩ
の動作不良や電気的絶縁不良に至る可能性がある。
【０００８】また、封止樹脂と配線基板との線膨張係数
の差による反りの発生も大きくなる構造である。このよ
うな反りの発生は、半田バンプと外部配線基板との接続
不良の原因となる。一方、特開昭６２−２４４１４１号
公報（第８図）、特開平７−８６３３５号公報（第９
図）及び特開平２−２２８８６号公報（第１０図）に記
載の技術は、いずれも２次元平面基板の上部及び側面を
樹脂モールドしたのみの構造であり、熱膨張係数の異な
る物質の単純積層である為、上述したような実装熱スト
レス時の剥離やクラックを発生させる応力を緩和する作
用に乏しい上、パッケージの反りを緩和するにも不十分
な構造である。また、実開平４−６５４６３号公報記載
の技術（第１１図）は高密度実装及び多ピン化に適さな
いパッケージ構造である上、樹脂の回り込み部を有する
のみでは、実装熱による剥離を防止するには不十分であ
る。更に、特開昭６２−２４４１４１号公報（第８図）
及び実開平４−６５４６３号公報記載の技術（第１１
図）はＢＧＡ構造をとっておらず、電気的特性上の優位
性を有していない。
【０００９】本発明の目的は、これら従来技術の持つ耐
湿性及び耐実装熱性という信頼性面での欠点を克服し、
パッケージ反りを緩和することによる外部配線基板との
接続部の信頼性を向上した上で更なる小型化，高密度実
装並びに高速化したパッケージ構造を実現することにあ
る。
【００１０】
【課題を解決するための手段】上記課題を解決する本発
明の装置は、基板の底面に外部配線との電気接続用のボ
ール電極を配し、当該基板の該底面と対向する主面に凹
部を有する多層配線基板と、接合材により該多層配線基
板の当該凹部に固着搭載された半導体チップと、両者を
電気的に接続する手段とを有しかつ、該半導体チップを
含む配線基板の上部及び側面部を樹脂封止してなること
を特徴とするボールグリッドアレイパッケージである。
【００１１】また上記課題を解決する本発明の方法は、
底面に外部配線との電気接続用のボール電極を配し、少
なくとも１層分の深さとなる凹部を多層配線基板に設け
る工程と、接合材により該多層配線基板の凹部に半導体
チップ搭載する工程と、両者を電気的に接続する工程
と、接続搭載された半導体チップを含む配線基板の上部
及び側面部を樹脂封止する工程よりなることを特徴とす
るボールグリッドアレイパッケージ製造方法である。
【００１２】また好ましくは、本発明の樹脂封止型ＢＧ
Ａパッケージは、底面にボール電極端子を備え、パッケ
ージ内部の水分蒸気を放出する経路１を有し、凹部を有
する配線基板の凹部に半導体チップを搭載し、両者を電
気的に接続し、半導体チップを含む配線基板上部並びに
側面を樹脂で被覆する構造により上記目的を達成する。
【００１３】
【発明の実施の形態】本発明に係る特徴は第１に、少な
くとも多層配線基板のうちの１層分以上の深さで、半導
体チップ面積以上の平面積をもつ凹部を有する多層配線
基板の凹に半導体チップを搭載し、半導体チップと配線
基板の電気的接続部は配線基板最上層に限らないことを
特徴とする。
【００１４】第２に、配線基板には実装熱により気相膨
張したパッケージ内水分の放出経路としてのベーパーホ
ールを少なくとも１箇所有することを特徴とする。第３
に、半導体チップを搭載した配線基板の上面部に加えて
側面部まで樹脂でモールドすることを特徴とする。本発
明による樹脂封止型ＢＧＡパッケージは、上記の特徴を
有することにより、第１に、従来の樹脂封止型ＢＧＡに
おける配線基板上表面のソルダーレジスト層と封止樹脂
との界面が外部に露出しておらず、該界面からの水分の
浸透を完全に防止する作用を有する。
【００１５】第２に、従来の樹脂封止型ＢＧＡと比較し
て配線基板に沿う水分の浸入経路は複雑になる上、凹部
側面及び配線基板周囲の破断面にて配線基板と封止樹脂
との密着強度が向上することにより、パッケージ内部へ
の水分の浸入を軽減する作用を有する。また、封止樹脂
は従来技術により容易に、且つ圧力を伴うトランスファ
ーモールドにより形成される為、樹脂強度も高い。
【００１６】第３に、封止樹脂，半導体チップ及び配線
基板の各界面が３次元的に配置された構造をとること、
及び膨張水分蒸気の放出経路を有することから、熱スト
レスを受けた際の引っ張り応力，平面応力及びせん断応
力を緩和すると同時に応力成分の伝搬を遮る為、パッケ
ージ内部での剥離やクラック発生を抑制する作用を有す
る。また、同理由から、線膨張係数差によるパッケージ
の反りを緩和する作用を有する。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明の典型的な実施例の断
面図であり、第２図はその樹脂封止をしていない状態の
上面図である。本発明のＢＧＡパッケージは、基板の底
面に外部配線との電気接続用のボール電極を配し、当該
基板の該底面と対向する主面に凹部を有する多層配線基
板と、接合材により該多層配線基板の当該凹部に固着搭
載された半導体チップと、両者を電気的に接続する手段
とを有しかつ、該半導体チップを含む配線基板の上部及
び側面部を樹脂封止してなることを特徴とするものであ
る。
【００１８】第１図及び第２図を参照すると、本発明に
よる樹脂封止型ＢＧＡは、膨張水分蒸気の放出経路とな
るベーパーホール７と凹部８とを有し、その底面に外部
配線基板との電気接続用のボール電極端子１０を配し、
導電性材料で電源或いは信号配線１１を形成した配線基
板１と、半導体チップ２と封止樹脂３と、半導体チップ
を配線基板に搭載するためのダイボンディング材４と、
半導体チップと配線基板とを接続するための金属ワイヤ
ー６とから構成される。
【００１９】配線基板１は３層〜１５層の多層基板であ
り、銅（Ｃｕ）や金（Ａｕ）等の導電性配線材料と、各
層間を電気的に絶縁するポリイミド膜やガラス・エポキ
シ系樹脂材料で構成され、底面には保護膜としてソルダ
ーレジスト５が塗布されている。また好ましくは、凹部
が階段状に形成される場合には、半導体チップ上の端子
は特別の層にのみボンディングできる。
【００２０】また好ましくは、配線基板中央部には１層
分以上の深さとなる凹部を有する様に積層されており、
凹部周辺には膨張水分蒸気の放出経路となるベーパーホ
ール７が少なくとも１箇所以上配置されている。本発明
においては当該孔部は、該凹部の内壁部に近接に設けら
れているか、或いは、当該内壁部と半導体チップの間の
位置に設けられていることが好ましい。
【００２１】配線基板１の底面には外部配線基板との電
気接続用のボール電極端子１０を配しており、半導体チ
ップ２はこのボール電極端子１０により、配線基板１内
の電気信号用スルーホール９を含む配線を介して外部配
線と接続される。このボール電極端子１０の材料として
は、通常、半田が用いられる。半導体チップ２は、ダイ
ボンディング材４を介して配線基板１の凹部に接着され
る。ダイボンディング材には導電性接着剤，非導電性接
着剤のどちらでも使用可能であるが、導電性接着剤を用
いる場合は接着面である凹部底面はグランド面とするの
がよい。
【００２２】半導体チップ上の電極端子として基板配線
とは金属ワイヤー６を介して接続されるが、金属ワイヤ
ー６の材料としては金（Ａｕ）或いはアルミ（Ａｌ）を
用いるのが望ましい。本発明の実施の形態は、上述の様
にして半導体チップ２を配線基板１に搭載したのち、第
３図に示す下金型１２に固定し、樹脂導入ゲート１４を
有する上金型１３で覆う。その後、樹脂導入ゲート１４
より封止樹脂を注入し、トランスファモールドにより封
止樹脂層３を形成して成り、複数個の樹脂封止型ＢＧＡ
を同時に形成することが可能である。
【００２３】第４図は本発明の第１実施例における断面
図であり、第５図はその樹脂封止をしていない状態の上
面図である。第４図において、配線基板１は５層の多層
基板であり、配線材料１１にはＮｉ−Ａｕメッキを施し
た厚さ１５μｍ程度の銅（Ｃｕ）箔を用い、基材として
ガラス繊布とエポキシ材料を使用して構成され、基板底
面には絶縁保護膜としてソルダーレジスト５が塗布され
ている。また、基板上部より１層目から２層目にかけて
第１の凹部が、２層目から３層目にかけて第１の凹部よ
りやや小さい面積の第２の凹部が形成されるように積層
されている。
【００２４】配線基板１の底面には半田ボール１０が配
列され、本パッケージの実装時には該部分が溶融し、半
田バンプを形成して外部配線基板と電気的に接続され
る。この半田ボールの直径はおよそ６００μｍ程度であ
り、１ｍｍ程度のピッチで配列されている。半田ボール
を配線基板１の底面に搭載する方法としては、予め形成
された半田ボールを配線基板１に吸着し、リフローによ
って搭載する方法などをとる。
【００２５】また、第５図にも示す様に、配線基板１に
は封止樹脂との界面から垂直に、各辺に沿うように膨張
水分蒸気の放出経路となるベーパーホール７が配列され
ている。このベーパーホール内部は、エポキシ系樹脂或
いはソルダーレジストと同じ材質にて穴埋めがなされて
おり、その有効数量は半導体チップのサイズや封止樹脂
及び配線基板の吸水率等によって異なる。
【００２６】半導体チップ２は、配線基板第２の凹部の
底面である３層目に、ダイボンディング材４として銀ペ
ーストを用いて接着されており、配線基板の１層目及び
２層目とに金（Ａｕ）を材料とするワイヤーボンディン
グにより接続されている。この様にワイヤーボンディン
グ接続を１層目或いは２層目というように自由に接続で
きることにより、信号線のレイアウトにおける最適化が
容易になる。
【００２７】封止樹脂３は、第３図に示した方法によ
り、半導体チップを搭載した配線基板の上部及び側面を
被覆するようにトランスファモールドにより形成され
る。第６図は本発明の第２実施例における断面図であ
る。第６図において、配線基板１は第１実施例同様、底
面に外部接続用の半田ボールを配列した凹部を有する多
層配線基板であるが、半導体チップ２と配線基板との接
続は金属ワイヤーを用いず、半田或いは金（Ａｕ）、導
電性樹脂などを使用したバンプ１５を形成することによ
り、半導体チップの電極と接続され、半導体チップ２は
ダイボンディング材を用いずに搭載されている。この場
合も封止樹脂３は第１実施例同様、基板の上部及び側面
を覆うように形成されるが、半導体チップ２と配線基板
１との界面まで浸入し封止することとなる。尚、本実施
例においては配線基板上部より第１層及び第２層はグラ
ンド或いは電源面とし、それ以外の層を信号線面とする
のが望ましい。
【００２８】本実施例のように半導体チップをバンプ形
成により直接配線基板に接続搭載する方法によれば、金
属ワイヤー分の配線長の短縮及び付加容量やインダクタ
ンス成分の削減が図られる上、半導体チップ上の電極を
チップ外周だけでなく中央部分にも配置できるなどの自
由度が増し、より高速化、小型化に適した構造となる。
また、パッケージ上部、すなわちチップ裏面側に放熱版
などを設けることも可能となる。
【００２９】
【発明の効果】以上説明したように、本発明によれば配
線基板上面及び側面を封止樹脂で覆うこと、並びに凹部
及び配線基板側面の破断面での配線基板と封止樹脂との
密着強度が高いこと、水分浸入経路が３次元であること
により、配線基板と封止樹脂界面からの水分の浸入を大
幅に軽減することができるので、耐湿性の大幅な向上が
図られる。
【００３０】また、配線基板が凹部を有することによ
り、熱膨張係数、熱時弾性率、吸水率等の異なる、樹
脂、半導体チップ、配線基板が３次元配置され、実装熱
ストレスを受けた際の応力が緩和されること、更に、膨
張水分蒸気の放出経路を備えていることにより、耐実装
熱性の向上が図られ、パッケージ内部での剥離やクラッ
クの発生を押さえる効果を有し、実装後の信頼性が向上
するのに加え、凹部を有することによりパッケージの反
りを押さえる効果も有し、外部配線との接続信頼性の向
上が図られる。
【００３１】更に、配線基板内の複数の層にて半導体チ
ップとの接続を行えることにより、基板内の電源線、信
号線のレイアウトの自由度が増し、パッケージ内配線経
路の短縮やノイズの低減による高周波特性の向上も期待
できる。
【図面の簡単な説明】
【図１】図１は、本発明の典型的な実施の形態における
側面断面図である。
【図２】図２は、本発明の典型的な実施の形態におい
て、半導体チップのワイヤボンディング接続及び樹脂封
止をしていない状態の上面図である。
【図３】図３は、本発明の典型的な実施の形態を製造す
るための金型の側面断面図である。
【図４】図４は、本発明の第１実施例における側面断面
図である。
【図５】図５は、本発明の第１実施例において、半導体
チップのワイヤボンディング接続、及び樹脂封止をして
いない状態の上面図である。
【図６】図６は、本発明の第２実施例における側面断面
図である。
【図７】図７は、従来の樹脂封止型ＢＧＡパッケージの
側面断面図である。
【図８】図８は、特開昭６２−２４４１４１号公報にお
ける実施例の側面断面図である。
【図９】図９は、特開平７−８６３３５号公報における
実施例の側面断面図である。
【図１０】図１０は、特開平２−２２８８６号公報にお
ける実施例の側面断面図である。
【図１１】図１１は、実開平４−６５４６３号公報にお
ける実施例の側面断面図である。
【符号の説明】
１：多層配線基板 ２：半導体チップ ３：封止樹脂 ４：ダイボンディング材 ５：ソルダーレジスト ６：金属ワイヤー ７：ベーパーホール ８：基板凹部 ９：電気信号用スルーホール １０：ボール電極端子 １１：基板配線 １２：バンプ １３：トランスファモールド下金型 １４：トランスファモールド上金型 １５：封止樹脂導入ゲート １６：樹脂基板 １７：コンタクトピン １８：スタンドピン １９：リード ２０：外部配線基板 ２１：能動素子チップ ２２：受動素子チップ ２３：光学反射用凹部 ２４：導電パタン ２５：ＬＥＤチップ ２６：樹脂注入用孔 ２７：絶縁基板

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板の底面に外部配線との電気接続用の
    ボール電極を配し、当該基板の該底面と対向する主面に
    凹部を有する多層配線基板と、接合材により該多層配線
    基板の当該凹部に固着搭載された半導体チップと、両者
    を電気的に接続する手段とを有しかつ、該半導体チップ
    を含む配線基板の上部及び側面部を樹脂封止してなるこ
    とを特徴とするボールグリッドアレイ（以下、ＢＧＡと
    いう）パッケージ。
  2. 【請求項２】 前記パッケージ内部に浸透した水分が熱
    により気相膨張した際の蒸気を放出する為の経路となる
    孔を配線基板内に少なくとも１箇所有することを特徴と
    する請求項１記載のＢＧＡパッケージ。
  3. 【請求項３】 前記多層配線基板内に異なる平面積或い
    は異なる深さを有する複数個の凹部が設けられ該半導体
    チップのそれぞれが該多層配線基板の異なる層の配線部
    と電気的に接続されていることを特徴とする請求項１又
    は２記載のＢＧＡパッケージ。
  4. 【請求項４】 前記半導体チップと配線基板とを半田或
    いは金，導電性樹脂によるバンプを形成することにより
    接続搭載することを特徴とする請求項１記載のＢＧＡパ
    ッケージ。
  5. 【請求項５】 当該孔部は適宜の樹脂材料で充填されて
    いることを特徴とする請求項１〜４のいづれかに記載の
    パッケージ。
  6. 【請求項６】 当該孔部は、該凹部の内壁部に近接して
    設けられているか、或いは、当該内壁部と半導体チップ
    の間の位置に設けられていることを特徴とする請求項１
    〜５のいづれかに記載のパッケージ。
  7. 【請求項７】 底面に外部配線との電気接続用のボール
    電極を配し、少なくとも１層分の深さとなる凹部を多層
    配線基板に設ける工程と、接合材により該多層配線基板
    の凹部に半導体チップ搭載する工程と、両者を電気的に
    接続する工程と、接続搭載された半導体チップを含む配
    線基板の上部及び側面部を樹脂封止する工程よりなるこ
    とを特徴とするボールグリッドアレイ（以下、ＢＧＡと
    いう）パッケージ製造方法。
  8. 【請求項８】 前記パッケージ内部に浸透した水分が熱
    により気相膨張した際の蒸気を放出する為の経路となる
    孔を配線基板内に少なくとも１箇所有することを特徴と
    する請求項７記載のＢＧＡパッケージ製造方法。
  9. 【請求項９】 前記多層配線基板内に異なる平面積及び
    異なる深さの凹部を有し、多層配線基板の異なる層にて
    半導体チップとの電気的接続箇所を有することを特徴と
    する請求項７記載のＢＧＡパッケージ製造方法。
  10. 【請求項１０】 前記半導体チップと配線基板とを半田
    或いは金，導電性樹脂によるバンプを形成することによ
    り接続搭載することを特徴とする請求項７記載のＢＧＡ
    パッケージ製造方法。
JP29381797A 1997-10-27 1997-10-27 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 Expired - Fee Related JP3147053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29381797A JP3147053B2 (ja) 1997-10-27 1997-10-27 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US09/166,220 US6014318A (en) 1997-10-27 1998-10-05 Resin-sealed type ball grid array IC package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29381797A JP3147053B2 (ja) 1997-10-27 1997-10-27 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11135560A true JPH11135560A (ja) 1999-05-21
JP3147053B2 JP3147053B2 (ja) 2001-03-19

Family

ID=17799545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29381797A Expired - Fee Related JP3147053B2 (ja) 1997-10-27 1997-10-27 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US6014318A (ja)
JP (1) JP3147053B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
JP2002237547A (ja) * 2001-02-09 2002-08-23 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
KR100633852B1 (ko) 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100633850B1 (ko) 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100680731B1 (ko) * 2000-09-01 2007-02-09 삼성전자주식회사 반도체 패키지 및 제조방법
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
US7209362B2 (en) 2002-07-26 2007-04-24 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate with a cavity
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2015050419A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 半導体装置、半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
US6338813B1 (en) * 1999-10-15 2002-01-15 Advanced Semiconductor Engineering, Inc. Molding method for BGA semiconductor chip package
US6377466B1 (en) * 2000-03-10 2002-04-23 Lucent Technologies Inc. Header, a method of manufacture thereof and an electronic device employing the same
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
DE10035399A1 (de) * 2000-07-19 2002-01-31 Alcatel Sa Subträger, elektronische Baugruppe und Verfahren zur Herstellung derselben
US6903270B1 (en) * 2000-08-11 2005-06-07 Skyworks Solutions, Inc. Method and structure for securing a mold compound to a printed circuit board
DE10052532C2 (de) * 2000-10-23 2002-11-14 Conducta Endress & Hauser Leiterplatte mit einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals sowie Verwendung der Leiterplatte
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
KR100386634B1 (ko) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 비지에이 패키지용 기판의 습기 배출공 형성방법
US6545227B2 (en) * 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
JP3527229B2 (ja) 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
US6773964B2 (en) * 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3782406B2 (ja) * 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
WO2005088706A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with perforated substrate
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4198623B2 (ja) * 2004-03-24 2008-12-17 株式会社東芝 Ｉｃパッケージ
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US20070004844A1 (en) * 2005-06-30 2007-01-04 Clough Robert S Dielectric material
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US9713258B2 (en) 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
JP2009245893A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 発光装置封止構造及びその製造方法
JP2010118555A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置
JP2010272734A (ja) * 2009-05-22 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244141A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイの製造方法
JPH0222886A (ja) * 1988-07-11 1990-01-25 Nec Corp 混成集積回路
JPH07110927B2 (ja) * 1990-07-04 1995-11-29 岩手県 ポリアミド系樹脂組成物のめっき方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
KR0134902B1 (ko) * 1991-07-08 1998-04-20 다니엘 케이. 니콜스 칩 캐리어 패키지 및 집적 회로 패키지
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
JPH0786335A (ja) * 1993-09-20 1995-03-31 Hitachi Ltd 半導体の実装構造とこれに用いる樹脂封止型半導体装置
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
SG46955A1 (en) * 1995-10-28 1998-03-20 Inst Of Microelectronics Ic packaging lead frame for reducing chip stress and deformation
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
US5773895A (en) * 1996-04-03 1998-06-30 Intel Corporation Anchor provisions to prevent mold delamination in an overmolded plastic array package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
KR100801374B1 (ko) * 1999-09-16 2008-02-05 텍사스 인스트루먼츠 인코포레이티드 반도체 패키지 기판 및 그 제조 방법
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
KR100680731B1 (ko) * 2000-09-01 2007-02-09 삼성전자주식회사 반도체 패키지 및 제조방법
JP2002237547A (ja) * 2001-02-09 2002-08-23 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP4696368B2 (ja) * 2001-02-09 2011-06-08 日立化成工業株式会社 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
US7209362B2 (en) 2002-07-26 2007-04-24 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate with a cavity
US7227250B2 (en) 2004-12-17 2007-06-05 Samsung Electro-Mechanics Co., Ltd. Ball grid array substrate having window and method of fabricating same
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100633850B1 (ko) 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
KR100633852B1 (ko) 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP2008263220A (ja) * 2008-06-20 2008-10-30 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2015050419A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
JP3147053B2 (ja) 2001-03-19
US6014318A (en) 2000-01-11

Similar Documents

Publication Publication Date Title
JP3147053B2 (ja) 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US8383456B2 (en) Semiconductor device and manufacturing method therefor
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP3798620B2 (ja) 半導体装置の製造方法
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
JPH09121002A (ja) 半導体装置及びその製造方法
JPH1145956A (ja) パッケージされた集積回路素子及びその製造方法
JP3610661B2 (ja) 三次元積層モジュール
US7276800B2 (en) Carrying structure of electronic components
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2005026363A (ja) 半導体装置とその製造方法
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
US6812567B2 (en) Semiconductor package and package stack made thereof
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2891426B2 (ja) 半導体装置
JP4339032B2 (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR100610916B1 (ko) 반도체패키지
JPH10209321A (ja) 半導体集積回路装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees