JPH0786335A - 半導体の実装構造とこれに用いる樹脂封止型半導体装置 - Google Patents
半導体の実装構造とこれに用いる樹脂封止型半導体装置Info
- Publication number
- JPH0786335A JPH0786335A JP23279293A JP23279293A JPH0786335A JP H0786335 A JPH0786335 A JP H0786335A JP 23279293 A JP23279293 A JP 23279293A JP 23279293 A JP23279293 A JP 23279293A JP H0786335 A JPH0786335 A JP H0786335A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- semiconductor
- leads
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配線基板に半導体チップを搭載した樹脂封止型
半導体装置において、特に、多ピン化及び高密度実装に
好適な半導体装置を得る。 【構成】配線基板２に半導体チップ１を搭載し、外部配
線と半田バンプ４を介して接続される樹脂封止型半導体
装置において、半導体チップ１の周囲、回路形成面及び
その反対面にリード３を配置し、半田バンプ４とリード
３の両方で外部配線基板へ実装する。 【効果】配線基板下面に２次元配置された半田バンプに
加えて、側面に１次元配置されたリードの両方を用いて
実装できるので、更なる多ピン化に対応でき、従来技術
における反りの問題に対しても有効である。
半導体装置において、特に、多ピン化及び高密度実装に
好適な半導体装置を得る。 【構成】配線基板２に半導体チップ１を搭載し、外部配
線と半田バンプ４を介して接続される樹脂封止型半導体
装置において、半導体チップ１の周囲、回路形成面及び
その反対面にリード３を配置し、半田バンプ４とリード
３の両方で外部配線基板へ実装する。 【効果】配線基板下面に２次元配置された半田バンプに
加えて、側面に１次元配置されたリードの両方を用いて
実装できるので、更なる多ピン化に対応でき、従来技術
における反りの問題に対しても有効である。
Description
【０００１】
【産業上の利用分野】本発明は、配線基板に半導体チッ
プを搭載した樹脂封止型半導体装置とその実装構造に係
り、特に、多ピン化及び高密度実装に好適な半導体の実
装構造とこれに用いる樹脂封止型半導体装置に関する。
プを搭載した樹脂封止型半導体装置とその実装構造に係
り、特に、多ピン化及び高密度実装に好適な半導体の実
装構造とこれに用いる樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】パッケージの側面にリードを配置した従
来のパッケージ構造は、製造コストが低いという利点が
ある反面、リードが１次元配列であるため、リード本数
とパッケージ寸法が比例し、リード本数の増大と共にパ
ッケージが大型化するという欠点があり、多ピン化によ
る高密度実装には限界があった。
来のパッケージ構造は、製造コストが低いという利点が
ある反面、リードが１次元配列であるため、リード本数
とパッケージ寸法が比例し、リード本数の増大と共にパ
ッケージが大型化するという欠点があり、多ピン化によ
る高密度実装には限界があった。
【０００３】これに対して、配線基板に半導体チップを
搭載し、外部配線と配線基板とを半田バンプを介して２
次元配列で実装し、多ピン化に対応したパッケージ構造
が米国特許明細書第５２１６２７８号として開示されて
いる。
搭載し、外部配線と配線基板とを半田バンプを介して２
次元配列で実装し、多ピン化に対応したパッケージ構造
が米国特許明細書第５２１６２７８号として開示されて
いる。
【０００４】またバンプとリードを電気接続のために併
用した例としては、特開平４−２１５４４７号公報及び
実開平２−５２３３６号公報記載の技術がある。
用した例としては、特開平４−２１５４４７号公報及び
実開平２−５２３３６号公報記載の技術がある。
【０００５】
【発明が解決しようとする課題】ＵＳＰ５２１６２７８
号記載のパッケージ構造は、多ピン化に対応したもので
ある。しかし、外部配線と配線基板とを直径６００μ程
度の半田バンプを用いて実装する際、実装後の半田バン
プの接続不良を検査することが困難であるため、バンプ
ピッチが１．２ｍｍ程度と比較的大きめに設定されてい
る。従って、半田バンプの２次元配列数にも限界があ
る。
号記載のパッケージ構造は、多ピン化に対応したもので
ある。しかし、外部配線と配線基板とを直径６００μ程
度の半田バンプを用いて実装する際、実装後の半田バン
プの接続不良を検査することが困難であるため、バンプ
ピッチが１．２ｍｍ程度と比較的大きめに設定されてい
る。従って、半田バンプの２次元配列数にも限界があ
る。
【０００６】更に、配線基板上面への片面モールドであ
るため、封止樹脂と配線基板との線膨張係数差により反
りの発生が予想される。このような反りの発生は、半田
バンプと外部配線との接続不良の原因となる。放熱効果
についても、半導体チップから発熱した熱の逃げ道が、
封止樹脂や基板といった熱伝達特性の悪い材料であるた
め問題がある。
るため、封止樹脂と配線基板との線膨張係数差により反
りの発生が予想される。このような反りの発生は、半田
バンプと外部配線との接続不良の原因となる。放熱効果
についても、半導体チップから発熱した熱の逃げ道が、
封止樹脂や基板といった熱伝達特性の悪い材料であるた
め問題がある。
【０００７】また、特開平４−２１５４４７号公報及び
実開平２−５２３３６号公報記載の技術はいずれもリー
ドがＴＡＢ方式であって、厚さがせいぜい３０乃至４０
μｍ程度の剛性のない箔状のリードであり、配線基板周
囲の反りを押え切れないし、放熱リードや放熱フィンと
しての役目を果たせない。。
実開平２−５２３３６号公報記載の技術はいずれもリー
ドがＴＡＢ方式であって、厚さがせいぜい３０乃至４０
μｍ程度の剛性のない箔状のリードであり、配線基板周
囲の反りを押え切れないし、放熱リードや放熱フィンと
しての役目を果たせない。。
【０００８】本発明は、これら従来技術の欠点を克服
し、更なる多ピン化に対応でき、反りの発生による半田
バンプと外部配線との接続不良の防止や放熱性の向上に
有効なパッケージ構造を提供することを目的とする。
し、更なる多ピン化に対応でき、反りの発生による半田
バンプと外部配線との接続不良の防止や放熱性の向上に
有効なパッケージ構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的は、樹脂封止
型半導体装置を基板実装する際、２次元配置された半田
バンプと、側面に１次元配置されたリードの両方を用い
ることにより達成される。
型半導体装置を基板実装する際、２次元配置された半田
バンプと、側面に１次元配置されたリードの両方を用い
ることにより達成される。
【００１０】本発明に係わる半導体装置は、半導体チッ
プと、半導体チップを搭載した配線基板と、両者を電気
的に接続する手段を有し、半田バンプを介して外部配線
と接続される樹脂封止型半導体装置において、前記半導
体チップの周囲、回路形成面若しくは回路形成面の反対
面にリードを配置し、半導体チップの電極と電気的に接
続することにより達成される。
プと、半導体チップを搭載した配線基板と、両者を電気
的に接続する手段を有し、半田バンプを介して外部配線
と接続される樹脂封止型半導体装置において、前記半導
体チップの周囲、回路形成面若しくは回路形成面の反対
面にリードを配置し、半導体チップの電極と電気的に接
続することにより達成される。
【００１１】本発明の実装構造は、第１の配線基板と、
第１の配線基板に搭載された半導体チップと、両者を電
気的に接続する手段とを有し、少なくとも半導体チップ
周囲を樹脂封止したものであって、第１の配線基板のチ
ップ搭載面の裏面を半田バンプを介して第２の配線基板
に接続すると共に、半導体チップの四方側面の少なくと
も一面にリードを複数本配して半導体チップとリード間
を電気的に接続することを特徴とする。この実装構造の
発明には次のいずれかの態様である。
第１の配線基板に搭載された半導体チップと、両者を電
気的に接続する手段とを有し、少なくとも半導体チップ
周囲を樹脂封止したものであって、第１の配線基板のチ
ップ搭載面の裏面を半田バンプを介して第２の配線基板
に接続すると共に、半導体チップの四方側面の少なくと
も一面にリードを複数本配して半導体チップとリード間
を電気的に接続することを特徴とする。この実装構造の
発明には次のいずれかの態様である。
【００１２】また、本発明の樹脂封止型半導体装置は、
半田バンプ形成用の裏面を備えた配線基板上に半導体チ
ップを搭載し、両者を電気的に接続し、少なくとも半導
体チップ周囲を樹脂封止してなるものであって、半導体
チップの四方側面の少なくとも一面にリードを複数本配
して半導体チップとリード間を電気的に接続することを
特徴とする。
半田バンプ形成用の裏面を備えた配線基板上に半導体チ
ップを搭載し、両者を電気的に接続し、少なくとも半導
体チップ周囲を樹脂封止してなるものであって、半導体
チップの四方側面の少なくとも一面にリードを複数本配
して半導体チップとリード間を電気的に接続することを
特徴とする。
【００１３】この配線基板(樹脂封止型半導体装置の発
明における「配線基板」の語は、実装構造の発明におけ
る第１の配線基板に相当する。以下同様。)を半田バン
プを介して外部基板（第２の配線基板相当する。）に接
続したものが前記の実装構造となるのであり、同じく以
下のいずれかの態様が挙げられる。
明における「配線基板」の語は、実装構造の発明におけ
る第１の配線基板に相当する。以下同様。)を半田バン
プを介して外部基板（第２の配線基板相当する。）に接
続したものが前記の実装構造となるのであり、同じく以
下のいずれかの態様が挙げられる。
【００１４】（１）リードと第１の配線基板とを、絶縁
テープを介して接着する。◆ （２）リードの厚さを１００〜３００μｍとする。尚、
各リードの幅は、リードの厚さ程度以上であり、具体的
には、８０μｍ以上が実用的であり、上限は、封止樹脂
パッケ−ジの各側面に複数本のリ−ドが採れる程度であ
る。◆ （３）半田バンプのバンプピッチよりも半導体チップの
少なくとも一面に配したリードのピッチを狭くする。
テープを介して接着する。◆ （２）リードの厚さを１００〜３００μｍとする。尚、
各リードの幅は、リードの厚さ程度以上であり、具体的
には、８０μｍ以上が実用的であり、上限は、封止樹脂
パッケ−ジの各側面に複数本のリ−ドが採れる程度であ
る。◆ （３）半田バンプのバンプピッチよりも半導体チップの
少なくとも一面に配したリードのピッチを狭くする。
【００１５】（４）半導体チップと第１の配線基板及び
半導体チップとリードを電気的に接続する手段として、
金属ワイヤを用いる。◆ （５）半導体チップとリードを電気的に接続する手段と
して、第１の配線基板を介して、基板上の電極と半田バ
ンプを用いて接続する。◆ （６）半導体チップと第１の配線基板とを電気的に接続
する手段として、半田バンプを用いる。
半導体チップとリードを電気的に接続する手段として、
金属ワイヤを用いる。◆ （５）半導体チップとリードを電気的に接続する手段と
して、第１の配線基板を介して、基板上の電極と半田バ
ンプを用いて接続する。◆ （６）半導体チップと第１の配線基板とを電気的に接続
する手段として、半田バンプを用いる。
【００１６】（７）リードを半導体チップの側面に配置
することに代えて、リードを絶縁テープを介して半導体
チップの回路形成面に接着する。◆ （８）リードを半導体チップの側面に配置することに代
えて、リードを絶縁テープを介して半導体チップの回路
形成面の反対面に接着する。この場合、半導体チップの
回路形成面の反対面を露出させることも有効である。◆ （９）リードの内インナーリード部及びアウターリード
部の少なくともどちらかを途中で折り曲げる。
することに代えて、リードを絶縁テープを介して半導体
チップの回路形成面に接着する。◆ （８）リードを半導体チップの側面に配置することに代
えて、リードを絶縁テープを介して半導体チップの回路
形成面の反対面に接着する。この場合、半導体チップの
回路形成面の反対面を露出させることも有効である。◆ （９）リードの内インナーリード部及びアウターリード
部の少なくともどちらかを途中で折り曲げる。
【００１７】（１０）リードの複数本をグランド線とし
て用いる。◆ （１１）半導体チップの周囲に配置されたリ−ドを第１
の配線基板の外周部に形成された電極と接続する。◆ （１２）第１の配線基板の外形寸法をパッケ−ジの外形
寸法より小さくして、第１の配線基板の側面部も樹脂封
止してなる。
て用いる。◆ （１１）半導体チップの周囲に配置されたリ−ドを第１
の配線基板の外周部に形成された電極と接続する。◆ （１２）第１の配線基板の外形寸法をパッケ−ジの外形
寸法より小さくして、第１の配線基板の側面部も樹脂封
止してなる。
【００１８】
【作用】本発明による半導体装置と実装構造は、製造工
程において、金型下板に配線基板を配置できる同形の溝
を設けた金型を用い、絶縁テープの厚みを含んだ配線基
板の上面と下板上面とが同一の高さに配置され、配線基
板の上面に絶縁テープを介してリードフレームを固定
し、上板ではさみ込み、樹脂封止されるので、従来のモ
ールド技術の延長で容易にリードを本半導体装置の側面
に形成することができる。
程において、金型下板に配線基板を配置できる同形の溝
を設けた金型を用い、絶縁テープの厚みを含んだ配線基
板の上面と下板上面とが同一の高さに配置され、配線基
板の上面に絶縁テープを介してリードフレームを固定
し、上板ではさみ込み、樹脂封止されるので、従来のモ
ールド技術の延長で容易にリードを本半導体装置の側面
に形成することができる。
【００１９】リ−ドを半導体装置の土台に相当する配線
基板（ベ−ス基板）に絶縁テープを介して固定すること
により、この配線基板に固定されているリードが、ほぼ
同じ線膨張係数の外部実装基板(＝第２の配線基板)に実
装されるので、接続部の熱ストレスが小さく、接続不良
が発生しにくい。
基板（ベ−ス基板）に絶縁テープを介して固定すること
により、この配線基板に固定されているリードが、ほぼ
同じ線膨張係数の外部実装基板(＝第２の配線基板)に実
装されるので、接続部の熱ストレスが小さく、接続不良
が発生しにくい。
【００２０】またリードの厚さを１００〜３００μｍ程
度とかなり剛性を持たせたので、ＴＡＢ方式のリードで
は不可能な配線基板周囲の反りを抑える役目や、放熱リ
ードや放熱フィンとしての役目を果たすことが可能とな
る。
度とかなり剛性を持たせたので、ＴＡＢ方式のリードで
は不可能な配線基板周囲の反りを抑える役目や、放熱リ
ードや放熱フィンとしての役目を果たすことが可能とな
る。
【００２１】特に本発明では、剛性のあるリードを配線
基板裏面の半田バンプによる実装に併用しているので、
半田バンプの応力が低減でき、がっちりと固定できるよ
うになる。
基板裏面の半田バンプによる実装に併用しているので、
半田バンプの応力が低減でき、がっちりと固定できるよ
うになる。
【００２２】
【実施例】図１は、本発明の第１実施例による半導体装
置の斜視図であり、図２は、基板実装したときの、第１
実施例による半導体装置の断面図である。◆図１におい
て、本実施例の半導体装置の半導体チップ１は、ダイボ
ンディング剤６を介して配線基板２に接着される。配線
基板２は、３〜１０層の多層板であり、特性的にバラン
スの良いエポキシ系樹脂材料で構成される。基板表面に
はソルダーレジストが塗布されているが、絶縁性があま
り高くないので、ダイボンディング剤には絶縁ペースト
を用いるのがよい。
置の斜視図であり、図２は、基板実装したときの、第１
実施例による半導体装置の断面図である。◆図１におい
て、本実施例の半導体装置の半導体チップ１は、ダイボ
ンディング剤６を介して配線基板２に接着される。配線
基板２は、３〜１０層の多層板であり、特性的にバラン
スの良いエポキシ系樹脂材料で構成される。基板表面に
はソルダーレジストが塗布されているが、絶縁性があま
り高くないので、ダイボンディング剤には絶縁ペースト
を用いるのがよい。
【００２３】配線基板２の裏面は、半田バンプ（突起電
極）４を介して外部配線と接続し、その半田バンプ４と
電気的に接続された内部配線９および金属ワイヤ７を介
して、半導体チップ１の電極と電気的に接続される。◆
外部配線基板１０と接続される半田バンプ４の直径は６
００μｍ程度であり、配線基板２へのバンプ付け方法と
しては以下の３つの方法がある。
極）４を介して外部配線と接続し、その半田バンプ４と
電気的に接続された内部配線９および金属ワイヤ７を介
して、半導体チップ１の電極と電気的に接続される。◆
外部配線基板１０と接続される半田バンプ４の直径は６
００μｍ程度であり、配線基板２へのバンプ付け方法と
しては以下の３つの方法がある。
【００２４】１つめの方法は、スクリーン印刷の原理を
用いて配線基板２上にある電極に半田ペーストを印刷
し、リフローを行ってバンプを形成する方法である。２
つめは、予め製作した半田ボールを配線基板２上の電極
に転写して、リフローによって形成する方法である。３
つめは、半田ワイヤを用いてバンプを配線基板２上の電
極にボンディングする方法である。
用いて配線基板２上にある電極に半田ペーストを印刷
し、リフローを行ってバンプを形成する方法である。２
つめは、予め製作した半田ボールを配線基板２上の電極
に転写して、リフローによって形成する方法である。３
つめは、半田ワイヤを用いてバンプを配線基板２上の電
極にボンディングする方法である。
【００２５】半田バンプピッチは、基板実装後の接合部
の検査が困難であるという理由から、従来構造では１．
０〜１．２ｍｍ程度を上限として設定されている。本発
明では半田バンプとリードの合計でピン数を決定するこ
とができるので、所望のピン数に応じて半田バンプのピ
ッチ範囲を設定することができる。
の検査が困難であるという理由から、従来構造では１．
０〜１．２ｍｍ程度を上限として設定されている。本発
明では半田バンプとリードの合計でピン数を決定するこ
とができるので、所望のピン数に応じて半田バンプのピ
ッチ範囲を設定することができる。
【００２６】例えば、基板実装時の接合信頼性を考慮
し、半田バンプピッチを１．５ｍｍ程度に大きくして
も、０．５ｍｍのリードピッチでリードを両方向に配置
すれば、従来構造と同数以上のピン数を充分達成でき
る。また、封止樹脂と配線基板との線膨張差による反り
の発生によって、接続不良が起こり易い箇所の半田バン
プを取り止め、その分の配線をリードに回すことも可能
である。
し、半田バンプピッチを１．５ｍｍ程度に大きくして
も、０．５ｍｍのリードピッチでリードを両方向に配置
すれば、従来構造と同数以上のピン数を充分達成でき
る。また、封止樹脂と配線基板との線膨張差による反り
の発生によって、接続不良が起こり易い箇所の半田バン
プを取り止め、その分の配線をリードに回すことも可能
である。
【００２７】金属ワイヤ７の接続はワイヤボンディング
法で行い、金属ワイヤ７の材料には金（Ａｕ）またはア
ルミニウム（Ａｌ）を用いる。リード３は、半導体チッ
プ１の周囲に配置し、絶縁テープ８を介して配線基板２
に接着され、半導体チップ１の電極と、金属ワイヤ７を
介して電気的に接続される。
法で行い、金属ワイヤ７の材料には金（Ａｕ）またはア
ルミニウム（Ａｌ）を用いる。リード３は、半導体チッ
プ１の周囲に配置し、絶縁テープ８を介して配線基板２
に接着され、半導体チップ１の電極と、金属ワイヤ７を
介して電気的に接続される。
【００２８】また、図３の断面図で示すように、半導体
チップ１とリード３を電気的に接続する手段として、半
導体チップ１の電極と金属ワイヤ７および内部配線９を
介して配線基板２の周辺部にバンプ電極を形成し、その
電極とリード３とを接合しても差し支えない。
チップ１とリード３を電気的に接続する手段として、半
導体チップ１の電極と金属ワイヤ７および内部配線９を
介して配線基板２の周辺部にバンプ電極を形成し、その
電極とリード３とを接合しても差し支えない。
【００２９】リード３の成形は、金型によるプレス加工
若しくはエッチング加工で行い、その形状はタブ無しの
リードだけの構造で、リードの方向は両方向でも図４の
如くどちらか片側方向でも差し支えない。
若しくはエッチング加工で行い、その形状はタブ無しの
リードだけの構造で、リードの方向は両方向でも図４の
如くどちらか片側方向でも差し支えない。
【００３０】リード３の電気的なピン配置は、多ピン化
に対応して、主にシグナル線として活用する他に、ほぼ
同サイズのパッケージ外形で従来構造よりピン数を稼げ
るという特徴を活かして、リードの複数本をグランド線
として活用し、シグナル線間や電源−シグナル線間にグ
ランド線を配置する。これによって、隣接するピンの電
気信号ノイズをグランド線が遮蔽する役割を果たし、大
幅なノイズ低減を図ることができる。
に対応して、主にシグナル線として活用する他に、ほぼ
同サイズのパッケージ外形で従来構造よりピン数を稼げ
るという特徴を活かして、リードの複数本をグランド線
として活用し、シグナル線間や電源−シグナル線間にグ
ランド線を配置する。これによって、隣接するピンの電
気信号ノイズをグランド線が遮蔽する役割を果たし、大
幅なノイズ低減を図ることができる。
【００３１】電気特性上、グランド線はシグナル線間の
ノイズを遮蔽する役割を果たすので、グランド線を適切
な場所に配置することは大幅なノイズ低減に有効であ
る。そういう意味で考えた場合、従来の技術の項で述べ
た特開平４−２１５４４７号公報開示等の例における半
導体装置の配線パターンは半導体チップの配線パターン
に依存するため、グランド線の数にも限界があり、ノイ
ズが問題となった場合、半導体チップの配線パターンそ
のものを変更しなければならない。
ノイズを遮蔽する役割を果たすので、グランド線を適切
な場所に配置することは大幅なノイズ低減に有効であ
る。そういう意味で考えた場合、従来の技術の項で述べ
た特開平４−２１５４４７号公報開示等の例における半
導体装置の配線パターンは半導体チップの配線パターン
に依存するため、グランド線の数にも限界があり、ノイ
ズが問題となった場合、半導体チップの配線パターンそ
のものを変更しなければならない。
【００３２】これに対し、本発明では半導体チップの配
線パターンを配線基板上で組み直すことが可能であり、
例えば半導体チップのグランド線を配線基板上で分割配
線してグランド線を増やすことが可能であり、それらを
適切な位置に配線することにより大幅なノイズ低減を図
ることが可能となる。
線パターンを配線基板上で組み直すことが可能であり、
例えば半導体チップのグランド線を配線基板上で分割配
線してグランド線を増やすことが可能であり、それらを
適切な位置に配線することにより大幅なノイズ低減を図
ることが可能となる。
【００３３】また従来のＣＣＢ実装に代表される２次元
配列実装は、実装後の接続不良が外見から見えないた
め、検査が困難であるという問題がある。従って、その
配列ピッチの大きさが実装時の接合信頼性上重要な要素
となる。上記従来例においては半導体チップの電極ピッ
チがそのまま配列ピッチとなるので、接合状態に問題が
生じた場合、半導体チップの電極（配線）パターンその
ものを変更しなければならない。これは一例であるが、
本発明はパッド配置が許す限り、信号線以外にもグラン
ドを沢山用意できるので、適宜グランド線を任意のリ−
ドに接続できる。
配列実装は、実装後の接続不良が外見から見えないた
め、検査が困難であるという問題がある。従って、その
配列ピッチの大きさが実装時の接合信頼性上重要な要素
となる。上記従来例においては半導体チップの電極ピッ
チがそのまま配列ピッチとなるので、接合状態に問題が
生じた場合、半導体チップの電極（配線）パターンその
ものを変更しなければならない。これは一例であるが、
本発明はパッド配置が許す限り、信号線以外にもグラン
ドを沢山用意できるので、適宜グランド線を任意のリ−
ドに接続できる。
【００３４】これに対し、本発明では、配線基板上で配
線パターンを組み直せるので、所望のピン数に応じて配
列ピッチとリードピッチを組み直して適切な状態に変更
することが可能である。また更に、基板同士の実装であ
るので熱ストレスも小さい。以上の理由から、本発明は
接合信頼性が高く、問題が生じたときのメンテナンスが
容易な構造であることがわかる。
線パターンを組み直せるので、所望のピン数に応じて配
列ピッチとリードピッチを組み直して適切な状態に変更
することが可能である。また更に、基板同士の実装であ
るので熱ストレスも小さい。以上の理由から、本発明は
接合信頼性が高く、問題が生じたときのメンテナンスが
容易な構造であることがわかる。
【００３５】リードの材質は、４２アロイ合金または銅
合金で、厚みが１００μ〜３００μｍ程度のものが剛性
があって好ましい。また各リードの幅は、リードの厚さ
程度以上であるが、８０μｍ以上なら実用的であり、上
限は、封止樹脂パッケ−ジの各側面に複数本のリ−ドが
採れる程度である。
合金で、厚みが１００μ〜３００μｍ程度のものが剛性
があって好ましい。また各リードの幅は、リードの厚さ
程度以上であるが、８０μｍ以上なら実用的であり、上
限は、封止樹脂パッケ−ジの各側面に複数本のリ−ドが
採れる程度である。
【００３６】そして、トランスファモールドにより、配
線基板３上面の半導体チップ１及びリードフレーム３の
一部を封止樹脂５で封止し、半導体チップ１等を外部環
境から保護する。
線基板３上面の半導体チップ１及びリードフレーム３の
一部を封止樹脂５で封止し、半導体チップ１等を外部環
境から保護する。
【００３７】図２において、第１実施例による半導体装
置は半田バンプ４及びリード３の両方で、外部配線基板
１０にリフローによって接続される。基板実装時のリー
ドの形状は、Ｇｕｌｌ Ｗｉｎｇ形状でもＪリード形状
のいずれでも差し支えない。
置は半田バンプ４及びリード３の両方で、外部配線基板
１０にリフローによって接続される。基板実装時のリー
ドの形状は、Ｇｕｌｌ Ｗｉｎｇ形状でもＪリード形状
のいずれでも差し支えない。
【００３８】図５は、基板への実装方法を示す断面図で
ある。図５において、外部配線基板１０の一面にフラッ
クス１３を薄く塗布し、リード３と接合する部分にはス
クリーン印刷等の方法で半田ペースト１４を塗布してお
く。半田ペースト１４にはフラックス１３が含まれてい
るので、フラックス１３は半田バンプ４と接合する部分
にだけ塗布してもよい。この状態で本発明の半導体装置
をマウントして、リフローによって実装を行う。
ある。図５において、外部配線基板１０の一面にフラッ
クス１３を薄く塗布し、リード３と接合する部分にはス
クリーン印刷等の方法で半田ペースト１４を塗布してお
く。半田ペースト１４にはフラックス１３が含まれてい
るので、フラックス１３は半田バンプ４と接合する部分
にだけ塗布してもよい。この状態で本発明の半導体装置
をマウントして、リフローによって実装を行う。
【００３９】別の方法として、半田バンプ４及びリード
３と接合する外部配線基板１０上の電極の全てにスクリ
ーン印刷等の方法で半田ペースト１４を塗布し、この状
態でマウントしてリフローにより実装する方法でもよ
い。但し、この場合には半田バンプ４との接続部の半田
ペースト１４が過剰となり、隣接する半田バンプ４との
ショートや接続不良を起こす可能性があるので、配線基
板２に形成する半田バンプの直径を３００〜４００μｍ
とやや小さめに設定しておくのが好ましい。
３と接合する外部配線基板１０上の電極の全てにスクリ
ーン印刷等の方法で半田ペースト１４を塗布し、この状
態でマウントしてリフローにより実装する方法でもよ
い。但し、この場合には半田バンプ４との接続部の半田
ペースト１４が過剰となり、隣接する半田バンプ４との
ショートや接続不良を起こす可能性があるので、配線基
板２に形成する半田バンプの直径を３００〜４００μｍ
とやや小さめに設定しておくのが好ましい。
【００４０】図６は、本実施例のモールド金型の断面図
である。図６において、金型下板１１は配線基板２を配
置できる同形の溝を設け、そこに配線基板２を配置す
る。配線基板２は予め所定の寸法に砥石で切断し、グラ
インダーで切断面を仕上げ、金型へは１枚ずつ配置す
る。
である。図６において、金型下板１１は配線基板２を配
置できる同形の溝を設け、そこに配線基板２を配置す
る。配線基板２は予め所定の寸法に砥石で切断し、グラ
インダーで切断面を仕上げ、金型へは１枚ずつ配置す
る。
【００４１】配線基板２を配置したとき、下板１１上面
と絶縁テープの厚みを含んだ配線基板２上面が同一平面
内に収まるように溝の深さを設定する。そして、半導体
チップ１をダイボンディング剤６を介して接着し、リー
ド３は配線基板２に絶縁テープ８を介して接着され、金
型上板１２で挾んで固定する。この状態で、半導体チッ
プ１及びリード３の一部をトランスファモールドにより
樹脂封止する。
と絶縁テープの厚みを含んだ配線基板２上面が同一平面
内に収まるように溝の深さを設定する。そして、半導体
チップ１をダイボンディング剤６を介して接着し、リー
ド３は配線基板２に絶縁テープ８を介して接着され、金
型上板１２で挾んで固定する。この状態で、半導体チッ
プ１及びリード３の一部をトランスファモールドにより
樹脂封止する。
【００４２】図７は、別のモールド方法によるモールド
金型の断面図である。配線基板２は、先の方法では１枚
ずつ配置したが、この場合には５〜６連の基板で構成さ
れ、各単位基板の境界には、モールド後の切断が容易に
なるよう両方向にスリットが入っており、コーナ部のみ
で連結している。その配線基板２は、平らに加工された
金型下板１１にピン止め配置されている。
金型の断面図である。配線基板２は、先の方法では１枚
ずつ配置したが、この場合には５〜６連の基板で構成さ
れ、各単位基板の境界には、モールド後の切断が容易に
なるよう両方向にスリットが入っており、コーナ部のみ
で連結している。その配線基板２は、平らに加工された
金型下板１１にピン止め配置されている。
【００４３】リード３も配線基板２同様、５〜６連で構
成されており、配線基板２へは絶縁テープ８を介して接
着される。絶縁テープ８は、リード３を配線基板２へ絶
縁状態で固定させる役割の他に、樹脂モールド時のダム
止めが兼用できるようにするため、図に示すように、隣
り合うリード３にまたいで貼り付けられ、配線基板２へ
接着される。
成されており、配線基板２へは絶縁テープ８を介して接
着される。絶縁テープ８は、リード３を配線基板２へ絶
縁状態で固定させる役割の他に、樹脂モールド時のダム
止めが兼用できるようにするため、図に示すように、隣
り合うリード３にまたいで貼り付けられ、配線基板２へ
接着される。
【００４４】この状態で金型上板１２でプレスされる
と、絶縁テープ８は金型上板１２の凸部によって、リー
ドフレーム３を固定する部分とダム止め用の部分に切断
される。従って、後でダム止め用テープの部分だけを容
易に取り除くことができる。
と、絶縁テープ８は金型上板１２の凸部によって、リー
ドフレーム３を固定する部分とダム止め用の部分に切断
される。従って、後でダム止め用テープの部分だけを容
易に取り除くことができる。
【００４５】樹脂モールド後は、配線基板２のコーナ部
の連結部を切断し、最後にリードフレーム３の切断及び
成形を行う。◆図８は、本発明の第２実施例による半導
体装置の断面図である。
の連結部を切断し、最後にリードフレーム３の切断及び
成形を行う。◆図８は、本発明の第２実施例による半導
体装置の断面図である。
【００４６】図８において、半導体チップ１と配線基板
２は、第１実施例同様、金属ワイヤ７を介して電気的に
接続される。リード３は第１実施例とは異なり、半導体
チップ１の回路形成面に絶縁テープを介して接着され、
半導体チップ１の電極と金属ワイヤ７を介して電気的に
接続される。
２は、第１実施例同様、金属ワイヤ７を介して電気的に
接続される。リード３は第１実施例とは異なり、半導体
チップ１の回路形成面に絶縁テープを介して接着され、
半導体チップ１の電極と金属ワイヤ７を介して電気的に
接続される。
【００４７】リード３が配線基板２に対して浮いた状態
であると樹脂モールドが困難であるので、インナーリー
ド部（封止樹脂で覆われている範囲のリード部分。以
下、同様。）の途中からリード３を半導体チップ１の厚
み分だけ折り曲げ、半導体チップ１の回路形成面と絶縁
テープ８を介して固定される。
であると樹脂モールドが困難であるので、インナーリー
ド部（封止樹脂で覆われている範囲のリード部分。以
下、同様。）の途中からリード３を半導体チップ１の厚
み分だけ折り曲げ、半導体チップ１の回路形成面と絶縁
テープ８を介して固定される。
【００４８】この場合のリード３の構造は、ＬＯＣ構造
に採用されているバスバー付きのリード構造でも、単な
るリードだけの構造でも差し支えない。
に採用されているバスバー付きのリード構造でも、単な
るリードだけの構造でも差し支えない。
【００４９】図９は、第２実施例の半導体装置におい
て、リード３のアウターリード部（封止樹脂で覆われて
いない範囲のリード部分。以下、同様。）を上側に折り
曲げ、放熱リードとした半導体装置の断面図である。
て、リード３のアウターリード部（封止樹脂で覆われて
いない範囲のリード部分。以下、同様。）を上側に折り
曲げ、放熱リードとした半導体装置の断面図である。
【００５０】この場合のリードフレーム構造は、両方向
のリードの全てを放熱リードとする他に、１方向のリー
ドは配線用にして、他方向のリードを放熱リードまたは
放熱フィンとするような構造にしても差し支えない。
のリードの全てを放熱リードとする他に、１方向のリー
ドは配線用にして、他方向のリードを放熱リードまたは
放熱フィンとするような構造にしても差し支えない。
【００５１】材質は放熱性を考慮して銅合金を用いるこ
とが望ましい。放熱リードの形状、長さ、折り曲げ方向
及び折り曲げ角度は、放熱効果を考慮して決定される。
とが望ましい。放熱リードの形状、長さ、折り曲げ方向
及び折り曲げ角度は、放熱効果を考慮して決定される。
【００５２】図１０は、本発明の第３実施例における半
導体装置の断面図である。図１０において、リード３
は、絶縁テープ８を介して配線基板２に接着され、金属
ワイヤ７を介して半導体チップ１の電極と電気的に接続
される。
導体装置の断面図である。図１０において、リード３
は、絶縁テープ８を介して配線基板２に接着され、金属
ワイヤ７を介して半導体チップ１の電極と電気的に接続
される。
【００５３】半導体チップ１は、配線基板２に固定され
たリード３の先端部分と、回路形成面の反対面と絶縁テ
ープ８を介して接着され、金属ワイヤ７を介して配線基
板２と電気的に接続される。この状態で、図６で示した
方法に従い樹脂モールドを行う。
たリード３の先端部分と、回路形成面の反対面と絶縁テ
ープ８を介して接着され、金属ワイヤ７を介して配線基
板２と電気的に接続される。この状態で、図６で示した
方法に従い樹脂モールドを行う。
【００５４】本実施例ではこれまでの実施例とは異な
り、半導体チップ１と配線基板２との間及び配線基板２
内のスルーホールにも樹脂が充填されるため、スルーホ
ールを起点とするリフロー時のはく離発生の防止に有効
である。
り、半導体チップ１と配線基板２との間及び配線基板２
内のスルーホールにも樹脂が充填されるため、スルーホ
ールを起点とするリフロー時のはく離発生の防止に有効
である。
【００５５】図１１、図１２は、本発明の第４実施例に
よる半導体装置の断面図である。図１１において、半導
体チップ１は、半田バンプ４を介して、所謂フリップチ
ップ接続方式で配線基板２に電気的に接続固定される。
よる半導体装置の断面図である。図１１において、半導
体チップ１は、半田バンプ４を介して、所謂フリップチ
ップ接続方式で配線基板２に電気的に接続固定される。
【００５６】半導体チップ１表面の半田バンプ電極の形
成方法には、メッキ法、半田ボール法、蒸着法、半田デ
イップ法の４つがあるが、品質良く、しかも大量に生産
するためにはメッキ法が最適である。バンプの直径は１
００μ〜２００μｍ程度、パッドピッチは１５０μ〜５
００μｍ程度が好ましい。
成方法には、メッキ法、半田ボール法、蒸着法、半田デ
イップ法の４つがあるが、品質良く、しかも大量に生産
するためにはメッキ法が最適である。バンプの直径は１
００μ〜２００μｍ程度、パッドピッチは１５０μ〜５
００μｍ程度が好ましい。
【００５７】リード３は、第１実施例同様、半導体チッ
プ１の周囲に配置され、絶縁テープ８を介して配線基板
に接着される。リード３と配線基板２との間は、金属ワ
イヤ７を介して電気的に接続される。本実施例において
も、モールドによって封止樹脂５が配線基板２内のスル
ーホールに充填されるため、耐リフロー性に有効であ
る。
プ１の周囲に配置され、絶縁テープ８を介して配線基板
に接着される。リード３と配線基板２との間は、金属ワ
イヤ７を介して電気的に接続される。本実施例において
も、モールドによって封止樹脂５が配線基板２内のスル
ーホールに充填されるため、耐リフロー性に有効であ
る。
【００５８】また、半導体チップ１は、その回路形成面
が配線基板２と半田バンプ４を介して直接接続されてい
るため、半導体チップ１の上面部は回路形成面の反対面
である。従って、図１２のように放熱性を考慮して半導
体チップ１の上面部を露出させて樹脂モールドを行って
もよい。このような構造であれば著しい放熱効果が得ら
れる。
が配線基板２と半田バンプ４を介して直接接続されてい
るため、半導体チップ１の上面部は回路形成面の反対面
である。従って、図１２のように放熱性を考慮して半導
体チップ１の上面部を露出させて樹脂モールドを行って
もよい。このような構造であれば著しい放熱効果が得ら
れる。
【００５９】図１３は、本発明の第５実施例による半導
体装置の断面図である。図１３において、リード３は半
導体チップ１の電極と金属ワイヤ７及び内部配線９を介
して、配線基板２上の外周部に形成された電極と接続さ
れている。
体装置の断面図である。図１３において、リード３は半
導体チップ１の電極と金属ワイヤ７及び内部配線９を介
して、配線基板２上の外周部に形成された電極と接続さ
れている。
【００６０】配線基板２上の電極とリード３との接続方
法は、配線基板２上に形成された電極が露出するよう
に、半導体チップ１の周囲を樹脂モールドして、樹脂封
止後に図１３に示すように上下方向に二分されたリード
３の先端部を配線基板２の上下でかしめて固定し、電極
と接続する。
法は、配線基板２上に形成された電極が露出するよう
に、半導体チップ１の周囲を樹脂モールドして、樹脂封
止後に図１３に示すように上下方向に二分されたリード
３の先端部を配線基板２の上下でかしめて固定し、電極
と接続する。
【００６１】図１４は本発明の第６実施例による半導体
装置の断面図である。図１４において、配線基板２は、
コーナ部を残して周辺部を削除され、従来構造における
タブのような形状に加工されている。半導体チップ１
は、この配線基板２にダイボンディング剤９を介して接
着され、配線基板２周囲のボンディンエリアと金属ワイ
ヤ７を介して電気的に接続される。
装置の断面図である。図１４において、配線基板２は、
コーナ部を残して周辺部を削除され、従来構造における
タブのような形状に加工されている。半導体チップ１
は、この配線基板２にダイボンディング剤９を介して接
着され、配線基板２周囲のボンディンエリアと金属ワイ
ヤ７を介して電気的に接続される。
【００６２】リード３は、これまでの実施例同様、半導
体チップ１の周囲に配置されるが、本実施例では配線基
板２との接触部がないため、絶縁テープを介して固定す
る必要はない。この状態で樹脂モールドを行うと、配線
基板２はパッケージ外形よりも小さく加工されているた
め、側面部にも封止樹脂が注入され、図に示すような構
造となる。
体チップ１の周囲に配置されるが、本実施例では配線基
板２との接触部がないため、絶縁テープを介して固定す
る必要はない。この状態で樹脂モールドを行うと、配線
基板２はパッケージ外形よりも小さく加工されているた
め、側面部にも封止樹脂が注入され、図に示すような構
造となる。
【００６３】
【発明の効果】以上説明したように、本発明によれば２
次元配置された半田バンプに加えて側面に１次元配置さ
れたリードの両方を用いて実装できるので、更なる多ピ
ン化に対応できるのに加え、従来構造に対してピン数を
減少させずに半田バンプピッチを更に大きく設定するこ
とが可能であり、実装時の接合信頼性が向上する。
次元配置された半田バンプに加えて側面に１次元配置さ
れたリードの両方を用いて実装できるので、更なる多ピ
ン化に対応できるのに加え、従来構造に対してピン数を
減少させずに半田バンプピッチを更に大きく設定するこ
とが可能であり、実装時の接合信頼性が向上する。
【００６４】また、配線基板と封止樹脂との間にリード
が介在することにより、モールドによって生ずる反りの
緩和及び応力低下による信頼性向上が期待できること、
更に、基板実装時に側面をリードで保持されるので反り
による半田バンプと外部配線との接続不良の防止に有効
であるという副次的な効果が挙げられる。
が介在することにより、モールドによって生ずる反りの
緩和及び応力低下による信頼性向上が期待できること、
更に、基板実装時に側面をリードで保持されるので反り
による半田バンプと外部配線との接続不良の防止に有効
であるという副次的な効果が挙げられる。
【図１】本発明の第１実施例における半導体装置の斜視
図である。
図である。
【図２】図１の半導体装置の側面断面図である。
【図３】図１の半導体装置の側面断面図である。
【図４】図１の代案に相当する半導体装置の斜視図であ
る。
る。
【図５】本発明の第１実施例に係る半導体装置を基板実
装する方法を説明する側面断面図である。
装する方法を説明する側面断面図である。
【図６】本発明の第１実施例に係る半導体装置を製造す
るための金型の側面断面図である。
るための金型の側面断面図である。
【図７】本発明の第１実施例に係る半導体装置を製造す
るための金型の側面断面図である。
るための金型の側面断面図である。
【図８】本発明の第２実施例に係る半導体装置の側面断
面図である。
面図である。
【図９】本発明の第２実施例に係る半導体装置の側面断
面図である。
面図である。
【図１０】本発明の第３実施例に係る半導体装置の側面
断面図である。
断面図である。
【図１１】本発明の第４実施例に係る半導体装置の側面
断面図である。
断面図である。
【図１２】本発明の第４実施例に係る半導体装置の側面
断面図である。
断面図である。
【図１３】本発明の第５実施例に係る半導体装置の側面
断面図である。
断面図である。
【図１４】本発明の第６実施例に係る半導体装置の側面
断面図である。
断面図である。
【符号の説明】 １…半導体チップ、２…配線基板、３…リード、３ａ…
放熱リード、４…半田バンプ、５…封止樹脂、６…ダイ
ボンディング剤、７…金属ワイヤ、８…絶縁テープ、９
…内部配線、１０…外部配線基板、１１…金型下板、１
２…金型上板、１３…フラックス、１４…半田ペース
ト。
放熱リード、４…半田バンプ、５…封止樹脂、６…ダイ
ボンディング剤、７…金属ワイヤ、８…絶縁テープ、９
…内部配線、１０…外部配線基板、１１…金型下板、１
２…金型上板、１３…フラックス、１４…半田ペース
ト。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 8617−4Ｍ 23/50 Ｎ (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 清水 浩也 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (34)
- 【請求項１】第１の配線基板と、該第１の配線基板に搭
載された半導体チップと、両者を電気的に接続する手段
とを有し、少なくとも前記半導体チップ周囲を樹脂封止
した半導体装置の実装構造において、前記第１の配線基
板のチップ搭載面の裏面を半田バンプを介して第２の配
線基板に接続すると共に、前記半導体チップの四方側面
の少なくとも一面にリードを複数本配して半導体チップ
とリード間を電気的に接続することを特徴とする半導体
の実装構造。 - 【請求項２】第１の配線基板と、該第１の配線基板に搭
載された半導体チップと、両者を電気的に接続する手段
とを有し、少なくとも前記半導体チップ周囲を樹脂封止
した半導体装置の実装構造において、前記第１の配線基
板のチップ搭載面の裏面を半田バンプを介して第２の配
線基板に接続すると共に、前記半導体チップの四方側面
の少なくとも一面にリードを複数本配して半導体チップ
とリード間を電気的に接続し、前記リードと前記第１の
配線基板とを、絶縁テープを介して接着することを特徴
とする半導体の実装構造。 - 【請求項３】第１の配線基板と、該第１の配線基板に搭
載された半導体チップと、両者を電気的に接続する手段
とを有し、少なくとも前記半導体チップ周囲を樹脂封止
した半導体装置の実装構造において、前記第１の配線基
板のチップ搭載面の裏面を半田バンプを介して第２の配
線基板に接続すると共に、前記半導体チップの四方側面
の少なくとも一面に厚さが１００〜３００μｍのリード
を複数本配して、半導体チップとリード間を電気的に接
続することを特徴とする半導体の実装構造。 - 【請求項４】第１の配線基板と、該第１の配線基板に搭
載された半導体チップと、両者を電気的に接続する手段
とを有し、少なくとも前記半導体チップ周囲を樹脂封止
した半導体装置の実装構造において、前記第１の配線基
板のチップ搭載面の裏面を半田バンプを介して第２の配
線基板に接続すると共に、前記半導体チップの四方側面
の少なくとも一面にリードを複数本配して、半導体チッ
プとリード間を電気的に接続し、前記バンプのバンプピ
ッチよりも前記半導体チップの少なくとも一面に配した
リードのピッチを狭くすることを特徴とする半導体の実
装構造。 - 【請求項５】請求項２または３において、前記バンプの
バンプピッチよりも前記半導体チップの少なくとも一面
に配したリードのピッチを狭くすることを特徴とする半
導体の実装構造。 - 【請求項６】請求項２または４において、前記リードの
厚さが１００〜３００μｍであることを特徴とする半導
体の実装構造。 - 【請求項７】請求項３または４において、前記リードと
前記第１の配線基板とを、絶縁テープを介して接着する
ことを特徴とする半導体の実装構造。 - 【請求項８】請求項１乃至４のいずれかにおいて、前記
半導体チップと前記第１の配線基板及び該半導体チップ
と前記リードを電気的に接続する手段として、金属ワイ
ヤを用いることを特徴とする半導体の実装構造。 - 【請求項９】請求項１乃至４のいずれかにおいて、前記
半導体チップとリードを電気的に接続する手段として、
前記第１の配線基板を介して、基板上の電極と半田バン
プを用いて接続することを特徴とする半導体の実装構
造。 - 【請求項１０】請求項１乃至４のいずれかにおいて、前
記半導体チップと前記第１の配線基板とを電気的に接続
する手段として、半田バンプを用いることを特徴とする
半導体の実装構造。 - 【請求項１１】請求項１乃至４のいずれかにおいて、前
記リードを前記半導体チップの側面に配置することに代
えて、前記リードを絶縁テープを介して前記半導体チッ
プの回路形成面に接着することを特徴とする半導体の実
装構造。 - 【請求項１２】請求項１乃至４のいずれかにおいて、前
記リードを前記半導体チップの側面に配置することに代
えて、前記リードを絶縁テープを介して前記半導体チッ
プの回路形成面の反対面に接着することを特徴とする半
導体の実装構造。 - 【請求項１３】請求項１乃至４のいずれかにおいて、前
記リードの内インナーリード部及びアウターリード部の
少なくともどちらかを途中で折り曲げることを特徴とす
る半導体の実装構造。 - 【請求項１４】請求項１２において、半導体チップの回
路形成面の反対面を露出させることを特徴とする半導体
の実装構造。 - 【請求項１５】請求項１乃至４のいずれかにおいて、前
記リードの複数本をグランド線として用いることを特徴
とする半導体の実装構造。 - 【請求項１６】請求項１乃至４のいずれかにおいて、前
記半導体チップの周囲に配置されたリ−ドを前記第１の
配線基板の外周部に形成された電極と接続することを特
徴とする半導体の実装構造。 - 【請求項１７】請求項１乃至４のいずれかにおいて、前
記第１の配線基板の外形寸法をパッケ−ジの外形寸法よ
り小さくして、該第１の配線基板の側面部も樹脂封止し
てなることを特徴とする半導体の実装構造。 - 【請求項１８】半田バンプ形成用の裏面を備えた配線基
板上に半導体チップを搭載し、両者を電気的に接続し、
少なくとも前記半導体チップ周囲を樹脂封止してなる半
導体装置において、前記半導体チップの四方側面の少な
くとも一面にリードを複数本配して半導体チップとリー
ド間を電気的に接続することを特徴とする樹脂封止型半
導体装置。 - 【請求項１９】半田バンプ形成用の裏面を備えた配線基
板上に半導体チップを搭載し、両者を電気的に接続し、
少なくとも前記半導体チップ周囲を樹脂封止してなる半
導体装置において、前記半導体チップの四方側面の少な
くとも一面にリードを複数本配して半導体チップとリー
ド間を電気的に接続し、前記リードと前記配線基板と
を、絶縁テープを介して接着することを特徴とする樹脂
封止型半導体装置。 - 【請求項２０】半田バンプ形成用の裏面を備えた配線基
板上に半導体チップを搭載し、両者を電気的に接続し、
少なくとも前記半導体チップ周囲を樹脂封止してなる半
導体装置において、前記半導体チップの四方側面の少な
くとも一面に厚さが１００〜３００μｍのリードを複数
本配して半導体チップとリード間を電気的に接続するこ
とを特徴とする樹脂封止型半導体装置。 - 【請求項２１】半田バンプ形成用の裏面を備えた配線基
板上に半導体チップを搭載し、両者を電気的に接続し、
少なくとも前記半導体チップ周囲を樹脂封止してなる半
導体装置において、前記半導体チップの四方側面の少な
くとも一面にリードを複数本配して半導体チップとリー
ド間を電気的に接続し、前記バンプのバンプピッチより
も前記半導体チップの少なくとも一面に配したリードの
ピッチを狭くすることを特徴とする樹脂封止型半導体装
置。 - 【請求項２２】請求項１９または２０において、前記バ
ンプのバンプピッチよりも前記半導体チップの少なくと
も一面に配したリードのピッチを狭くすることを特徴と
する樹脂封止型半導体装置。 - 【請求項２３】請求項１９または２１において、前記リ
ードの厚さが１００〜３００μｍであることを特徴とす
る樹脂封止型半導体装置。 - 【請求項２４】請求項２０または２１において、前記リ
ードと前記配線基板とを、絶縁テープを介して接着する
ことを特徴とする樹脂封止型半導体装置。 - 【請求項２５】請求項１８乃至２１のいずれかにおい
て、前記半導体チップと前記配線基板及び該半導体チッ
プと前記リードを電気的に接続する手段として、金属ワ
イヤを用いることを特徴とする樹脂封止型半導体装置。 - 【請求項２６】請求項１８乃至２１のいずれかにおい
て、前記半導体チップとリードを電気的に接続する手段
として、前記配線基板を介して、基板上の電極と半田バ
ンプを用いて接続することを特徴とする樹脂封止型半導
体装置。 - 【請求項２７】請求項１８乃至２１のいずれかにおい
て、前記半導体チップと前記配線基板とを電気的に接続
する手段として、半田バンプを用いたことを特徴とする
樹脂封止型半導体装置。 - 【請求項２８】請求項１８乃至２１のいずれかにおい
て、前記リードを前記半導体チップの側面に配置するこ
とに代えて、前記リードを絶縁テープを介して前記半導
体チップの回路形成面に接着することを特徴とする樹脂
封止型半導体装置。 - 【請求項２９】請求項１８乃至２１のいずれかにおい
て、前記リードを前記半導体チップの側面に配置するこ
とに代えて、前記リードを絶縁テープを介して前記半導
体チップの回路形成面の反対面に接着することを特徴と
する樹脂封止型半導体装置。 - 【請求項３０】請求項１８乃至２１のいずれかにおい
て、前記リードの内インナーリード部及びアウターリー
ド部の少なくともどちらかを途中で折り曲げることを特
徴とする樹脂封止型半導体装置。 - 【請求項３１】請求項２９において、半導体チップの回
路形成面の反対面を露出させることを特徴とする樹脂封
止型半導体装置。 - 【請求項３２】請求項１８乃至２１のいずれかにおい
て、前記リードの複数本をグランド線として用いること
を特徴とする樹脂封止型半導体装置。 - 【請求項３３】請求項１８乃至２１のいずれかにおい
て、前記半導体チップの周囲に配置されたリ−ドを前記
配線基板の外周部に形成された電極と接続することを特
徴とする樹脂封止型半導体装置。 - 【請求項３４】請求項１８乃至２１のいずれかにおい
て、前記第１の配線基板の外形寸法をパッケ−ジの外形
寸法より小さくして、該配線基板の側面部も樹脂封止し
てなることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23279293A JPH0786335A (ja) | 1993-09-20 | 1993-09-20 | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23279293A JPH0786335A (ja) | 1993-09-20 | 1993-09-20 | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786335A true JPH0786335A (ja) | 1995-03-31 |
Family
ID=16944831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23279293A Pending JPH0786335A (ja) | 1993-09-20 | 1993-09-20 | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786335A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996008841A1 (en) * | 1994-09-16 | 1996-03-21 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| WO1996029737A1 (en) * | 1995-03-20 | 1996-09-26 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| US6014318A (en) * | 1997-10-27 | 2000-01-11 | Nec Corporation | Resin-sealed type ball grid array IC package and manufacturing method thereof |
| WO2009011175A1 (ja) * | 2007-07-13 | 2009-01-22 | Fujitsu Ten Limited | パッケージ部品およびそれを備える電子機器ならびにパッケージ部品の製造方法 |
-
1993
- 1993-09-20 JP JP23279293A patent/JPH0786335A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996008841A1 (en) * | 1994-09-16 | 1996-03-21 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| US5569955A (en) * | 1994-09-16 | 1996-10-29 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
| WO1996029737A1 (en) * | 1995-03-20 | 1996-09-26 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| US6014318A (en) * | 1997-10-27 | 2000-01-11 | Nec Corporation | Resin-sealed type ball grid array IC package and manufacturing method thereof |
| WO2009011175A1 (ja) * | 2007-07-13 | 2009-01-22 | Fujitsu Ten Limited | パッケージ部品およびそれを備える電子機器ならびにパッケージ部品の製造方法 |
| JP2009021517A (ja) * | 2007-07-13 | 2009-01-29 | Fujitsu Ten Ltd | パッケージ部品およびそれを備える電子機器ならびにパッケージ部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472743B2 (en) | Semiconductor package with heat dissipating structure | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| US7518250B2 (en) | Semiconductor device and a method for manufacturing of the same | |
| US6507120B2 (en) | Flip chip type quad flat non-leaded package | |
| US6790712B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3293334B2 (ja) | 半導体装置及びその製造方法 | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US5910682A (en) | Semiconductor chip stack package | |
| US20020163075A1 (en) | Semiconductor package with embedded heat-dissipating device | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP2904141B2 (ja) | 半導体装置 | |
| JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0563113A (ja) | 樹脂封止型半導体装置 | |
| JP3366506B2 (ja) | 半導体装置の製造方法 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| KR100595317B1 (ko) | 반도체 패키지 |