JP3366506B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3366506B2 JP3366506B2 JP22524395A JP22524395A JP3366506B2 JP 3366506 B2 JP3366506 B2 JP 3366506B2 JP 22524395 A JP22524395 A JP 22524395A JP 22524395 A JP22524395 A JP 22524395A JP 3366506 B2 JP3366506 B2 JP 3366506B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor pattern
- metal plate
- manufacturing
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、更に詳細には、少なくとも半導体素子の側面
が封止樹脂によって封止されて成る半導体装置の製造方
法に関する。
法に関し、更に詳細には、少なくとも半導体素子の側面
が封止樹脂によって封止されて成る半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置の高密度実装を可能とすべ
く、特開平３−９４４５９号公報においては、図８に示
す半導体装置が提案されている。図８に示す半導体装置
は、先ず、図８（ａ）に示す如く、金属ベース１０２の
一面側にダイボンディングされた半導体素子１００の電
極パッド１０４と、金属ベース１０２のダイボンディン
グ領域内に設けたボンディング部１０６とを、ワイヤ１
０８によってボンディングした後、ボンディング部１０
６、半導体素子１００及びワイヤ１０８等を樹脂封止し
て封止樹脂層１１０を形成する。更に、半導体素子１０
０が搭載された金属ベース１０２の一面側に対して反対
面側となる、金属ベース１０２の他面側に、マスクパタ
ーン１１２を形成した後、金属ベース１０２の他面側に
エッチング加工を施し、図８（ｂ）に示す如く、半導体
素子１００との接合部１０２ａとボンディング部１０６
に相当する端子部１０２ｂとを残す。次いで、マスクパ
ターン１１２を除去して露出した端子部１０２ｂに、外
部接続用端子としてのはんだバンプ１１４を形成する。
得られた半導体装置は、はんだバンプ１１４と実装基板
１１６の接続パッドとを位置合わせてした後、はんだバ
ンプ１１４をリフローすることによって容易に実装する
ことができる。
く、特開平３−９４４５９号公報においては、図８に示
す半導体装置が提案されている。図８に示す半導体装置
は、先ず、図８（ａ）に示す如く、金属ベース１０２の
一面側にダイボンディングされた半導体素子１００の電
極パッド１０４と、金属ベース１０２のダイボンディン
グ領域内に設けたボンディング部１０６とを、ワイヤ１
０８によってボンディングした後、ボンディング部１０
６、半導体素子１００及びワイヤ１０８等を樹脂封止し
て封止樹脂層１１０を形成する。更に、半導体素子１０
０が搭載された金属ベース１０２の一面側に対して反対
面側となる、金属ベース１０２の他面側に、マスクパタ
ーン１１２を形成した後、金属ベース１０２の他面側に
エッチング加工を施し、図８（ｂ）に示す如く、半導体
素子１００との接合部１０２ａとボンディング部１０６
に相当する端子部１０２ｂとを残す。次いで、マスクパ
ターン１１２を除去して露出した端子部１０２ｂに、外
部接続用端子としてのはんだバンプ１１４を形成する。
得られた半導体装置は、はんだバンプ１１４と実装基板
１１６の接続パッドとを位置合わせてした後、はんだバ
ンプ１１４をリフローすることによって容易に実装する
ことができる。
【０００３】
【発明が解決しようとする課題】かかる図８に示す半導
体装置によれば、従来のリードピンを外部接続端子とし
て用いた、PGA(Pin Grid Arry)型やQFP(Quad Flat Pack
age)型の半導体装置に比較して、外部接続端子としての
はんだバンプ１１４を高密度に形成できると共に、半導
体装置の小型化・薄型化を可能とすることができる。こ
のため、図８の半導体装置は高密度実装を可能とするこ
とができる。しかしながら、図８に示す半導体装置は、
ボンディング部１０６に相当する金属ベース１１２の部
分を端子部１０２ｂとして残すものであるため、端子部
１０２ｂを形成し得る領域はワイヤ１０８でボンディン
グし得る領域に限定される。このため、実装基板と対向
する封止樹脂層１１０の一面側全面に亘って端子部１０
２ｂを設けることは困難であり、形成可能の端子部１０
２ｂの数にも限界がある。従って、図８に示す半導体装
置では、従来の半導体装置よりも外部接続端子数を格段
に増加することは極めて困難であった。また、金属ベー
ス１１２は、接合部１０２ａと端子部１０２ｂを除きエ
ッチング加工によって除去されるため、半導体装置の製
造コストを高める原因の一つとなっている。そこで、本
発明の課題は、従来の半導体装置よりも外部接続端子数
を大幅に増加し得る半導体装置を容易に製造し得る半導
体装置の製造方法を提供することにある。
体装置によれば、従来のリードピンを外部接続端子とし
て用いた、PGA(Pin Grid Arry)型やQFP(Quad Flat Pack
age)型の半導体装置に比較して、外部接続端子としての
はんだバンプ１１４を高密度に形成できると共に、半導
体装置の小型化・薄型化を可能とすることができる。こ
のため、図８の半導体装置は高密度実装を可能とするこ
とができる。しかしながら、図８に示す半導体装置は、
ボンディング部１０６に相当する金属ベース１１２の部
分を端子部１０２ｂとして残すものであるため、端子部
１０２ｂを形成し得る領域はワイヤ１０８でボンディン
グし得る領域に限定される。このため、実装基板と対向
する封止樹脂層１１０の一面側全面に亘って端子部１０
２ｂを設けることは困難であり、形成可能の端子部１０
２ｂの数にも限界がある。従って、図８に示す半導体装
置では、従来の半導体装置よりも外部接続端子数を格段
に増加することは極めて困難であった。また、金属ベー
ス１１２は、接合部１０２ａと端子部１０２ｂを除きエ
ッチング加工によって除去されるため、半導体装置の製
造コストを高める原因の一つとなっている。そこで、本
発明の課題は、従来の半導体装置よりも外部接続端子数
を大幅に増加し得る半導体装置を容易に製造し得る半導
体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討を重ねた結果、少なくとも半導体素子
の側面を封止する封止樹脂の一面側に、一端に外部端子
用接続パッドを具備する導体パターンを形成し、この導
体パターンの他端と半導体素子の一面側に設けられた素
子側接続端子とを、フリップチップ接続方式により接続
した後、外部端子用接続パッドに、はんだボールを装着
することによって、封止樹脂層の一面側全面に亘って多
数のはんだボールを設けることができることを見出し、
本発明に到達した。すなわち、本発明は、少なくとも側
面が封止樹脂によって封止された半導体素子の一面側に
配設された素子側接続端子と、前記封止樹脂によって形
成された封止樹脂層の一面側に設けられた外部端子用接
続パッドとが、前記封止樹脂層の一面側に形成された導
体パターンを介して接続された半導体装置を製造する際
に、該外部端子用接続パッドを一端に設けた導体パター
ンをメタルプレートの一面側に形成した後、半導体素子
の一面側に配設された素子側接続端子と前記導体パター
ンの他端とを電気的に接続して半導体素子をメタルプレ
ートの一面側に搭載し、次いで、封止樹脂によって、メ
タルプレートの一面側に露出する導体パターンを封止す
ると共に、前記半導体素子の少なくとも側面を封止する
封止樹脂層を形成した後、前記封止樹脂層を介して一体
化された導体パターンと半導体素子とを含む構造体をメ
タルプレートから剥離し、その後、前記外部端子用接続
パッドに、外部接続端子を装着することを特徴とする半
導体装置の製造方法にある。
を解決すべく検討を重ねた結果、少なくとも半導体素子
の側面を封止する封止樹脂の一面側に、一端に外部端子
用接続パッドを具備する導体パターンを形成し、この導
体パターンの他端と半導体素子の一面側に設けられた素
子側接続端子とを、フリップチップ接続方式により接続
した後、外部端子用接続パッドに、はんだボールを装着
することによって、封止樹脂層の一面側全面に亘って多
数のはんだボールを設けることができることを見出し、
本発明に到達した。すなわち、本発明は、少なくとも側
面が封止樹脂によって封止された半導体素子の一面側に
配設された素子側接続端子と、前記封止樹脂によって形
成された封止樹脂層の一面側に設けられた外部端子用接
続パッドとが、前記封止樹脂層の一面側に形成された導
体パターンを介して接続された半導体装置を製造する際
に、該外部端子用接続パッドを一端に設けた導体パター
ンをメタルプレートの一面側に形成した後、半導体素子
の一面側に配設された素子側接続端子と前記導体パター
ンの他端とを電気的に接続して半導体素子をメタルプレ
ートの一面側に搭載し、次いで、封止樹脂によって、メ
タルプレートの一面側に露出する導体パターンを封止す
ると共に、前記半導体素子の少なくとも側面を封止する
封止樹脂層を形成した後、前記封止樹脂層を介して一体
化された導体パターンと半導体素子とを含む構造体をメ
タルプレートから剥離し、その後、前記外部端子用接続
パッドに、外部接続端子を装着することを特徴とする半
導体装置の製造方法にある。
【０００５】
【０００６】かかる構成を有する本発明において、半導
体素子の他面側を封止樹脂層から露出させることによっ
て、半導体素子の放熱性を向上させることができる。ま
た、半導体素子の素子側接続端子と封止樹脂層に形成さ
れた導体パターンの一端とをフリップチップ接続するこ
とにより、半導体素子の素子側接続端子と導体パターン
との接続作業の容易化を図ることが可能である。更に、
外部接続端子として、はんだボールを使用することによ
って、半導体装置の実装を容易とすることができる。
体素子の他面側を封止樹脂層から露出させることによっ
て、半導体素子の放熱性を向上させることができる。ま
た、半導体素子の素子側接続端子と封止樹脂層に形成さ
れた導体パターンの一端とをフリップチップ接続するこ
とにより、半導体素子の素子側接続端子と導体パターン
との接続作業の容易化を図ることが可能である。更に、
外部接続端子として、はんだボールを使用することによ
って、半導体装置の実装を容易とすることができる。
【０００７】この様な、本発明に係る半導体装置の製造
方法によれば、半導体装置の導体パターンは、メタルプ
レートの一面側に絶縁膜を形成し、前記絶縁膜を所定の
導体パターンに倣って除去した後、露出したメタルプレ
ート面にめっきを施して形成することによって形成でき
る。或いは、メタルプレートの一面側に金属層を形成し
た後、前記金属層にエッチング加工を施して形成して
も、半導体装置の導体パターンを形成できる。
方法によれば、半導体装置の導体パターンは、メタルプ
レートの一面側に絶縁膜を形成し、前記絶縁膜を所定の
導体パターンに倣って除去した後、露出したメタルプレ
ート面にめっきを施して形成することによって形成でき
る。或いは、メタルプレートの一面側に金属層を形成し
た後、前記金属層にエッチング加工を施して形成して
も、半導体装置の導体パターンを形成できる。
【０００８】本発明によれば、半導体素子の一面側に設
けられた素子側接続端子と封止樹脂層の一面側に形成し
た外部端子用接続パッドとを、封止樹脂層の一面側に形
成した導体パターンを介して接続し、この外部端子用接
続パッドに外部接続端子を装着している。このため、本
発明に係る半導体装置においては、図８に示す半導体装
置の如く、外部端子用接続パッドを形成する領域がワイ
ヤによるボンディングが可能な領域内に限定されること
なく、封止樹脂層の一面側全面に亘って外部端子用接続
パッドを設けることができる。その結果、本発明に係る
半導体装置の製造方法では、封止樹脂層の一面側全面に
亘って多数の外部接続端子を配設できるため、従来の半
導体装置よりも格段に多数の外部接続端子を設けること
が可能となった。
けられた素子側接続端子と封止樹脂層の一面側に形成し
た外部端子用接続パッドとを、封止樹脂層の一面側に形
成した導体パターンを介して接続し、この外部端子用接
続パッドに外部接続端子を装着している。このため、本
発明に係る半導体装置においては、図８に示す半導体装
置の如く、外部端子用接続パッドを形成する領域がワイ
ヤによるボンディングが可能な領域内に限定されること
なく、封止樹脂層の一面側全面に亘って外部端子用接続
パッドを設けることができる。その結果、本発明に係る
半導体装置の製造方法では、封止樹脂層の一面側全面に
亘って多数の外部接続端子を配設できるため、従来の半
導体装置よりも格段に多数の外部接続端子を設けること
が可能となった。
【０００９】
【発明の実施の形態】本発明を図面によって更に詳細に
説明する。図１は、本発明に係る半導体装置の製造方法
によって得られた半導体装置の一実施態様を示す部分縦
断面図である。図１においては、半導体素子１０の側面
を封止する封止樹脂層１２は、半導体素子１０と導体パ
ターン１４の一端との接続部を封止する。かかる封止樹
脂層１２の一面側の全面に亘って導体パターン１４が形
成されている。この導体パターン１４の一端と半導体素
子１０の一面側に設けられた素子側接続端子１１との電
気的な接続は、フリップチップ接続方式によってなされ
ており、両者の接続を一括して行うことができる。更
に、かかる導体パターン１４の他端には、外部端子用接
続パッド１６が形成され、外部接続端子としてのはんだ
ボール１８が装着されている。尚、導体パターン１４等
の保護のため、半導体素子１０の一面側を覆うレジスト
層２２と外部端子用接続パッド１６を除く封止樹脂層１
２の一面側全面を実質的に覆うレジスト層２４が形成さ
れている。
説明する。図１は、本発明に係る半導体装置の製造方法
によって得られた半導体装置の一実施態様を示す部分縦
断面図である。図１においては、半導体素子１０の側面
を封止する封止樹脂層１２は、半導体素子１０と導体パ
ターン１４の一端との接続部を封止する。かかる封止樹
脂層１２の一面側の全面に亘って導体パターン１４が形
成されている。この導体パターン１４の一端と半導体素
子１０の一面側に設けられた素子側接続端子１１との電
気的な接続は、フリップチップ接続方式によってなされ
ており、両者の接続を一括して行うことができる。更
に、かかる導体パターン１４の他端には、外部端子用接
続パッド１６が形成され、外部接続端子としてのはんだ
ボール１８が装着されている。尚、導体パターン１４等
の保護のため、半導体素子１０の一面側を覆うレジスト
層２２と外部端子用接続パッド１６を除く封止樹脂層１
２の一面側全面を実質的に覆うレジスト層２４が形成さ
れている。
【００１０】この様に、図１の半導体装置では、封止樹
脂層１２の一面側全面に亘って形成した導体パターン１
４に、多数の外部端子用接続パッド１６を形成できる。
このため、図１に示す半導体装置では、図８に示す半導
体装置に比較して、格段に多数のはんだボール１８を封
止樹脂層１２の一面側の全面に亘って装着できる。しか
も、図１に示す半導体装置においては、半導体素子１０
の素子側接続端子１１と導体パターン１４との電気的な
接続をフリップチップ接続方式によって行っているた
め、素子側接続端子１１が形成された一面側に対して反
対面側となる、半導体素子１０の他面側を封止樹脂層１
２から露出させることができ、半導体素子１０の放熱性
を向上できる。更に、図１に示す様に、半導体素子１０
の放熱性を更に一層向上すべく、半導体素子１０の他面
側に、金属製の放熱フィン２０を直接装着できる。かか
る図１に示す半導体装置の底面図（はんだボール１８側
から見た状態）を図２に示す。図２では、レジスト層２
４の一部を切り欠いて封止樹脂層１２の一面全面に導体
パターン１４が形成されていることを示す。
脂層１２の一面側全面に亘って形成した導体パターン１
４に、多数の外部端子用接続パッド１６を形成できる。
このため、図１に示す半導体装置では、図８に示す半導
体装置に比較して、格段に多数のはんだボール１８を封
止樹脂層１２の一面側の全面に亘って装着できる。しか
も、図１に示す半導体装置においては、半導体素子１０
の素子側接続端子１１と導体パターン１４との電気的な
接続をフリップチップ接続方式によって行っているた
め、素子側接続端子１１が形成された一面側に対して反
対面側となる、半導体素子１０の他面側を封止樹脂層１
２から露出させることができ、半導体素子１０の放熱性
を向上できる。更に、図１に示す様に、半導体素子１０
の放熱性を更に一層向上すべく、半導体素子１０の他面
側に、金属製の放熱フィン２０を直接装着できる。かか
る図１に示す半導体装置の底面図（はんだボール１８側
から見た状態）を図２に示す。図２では、レジスト層２
４の一部を切り欠いて封止樹脂層１２の一面全面に導体
パターン１４が形成されていることを示す。
【００１１】図１及び図２の半導体装置では、導体パタ
ーン１４及び外部端子用接続パッド１６を保護すべく、
レジスト層２２、２４が形成されているが、図３に示す
様に、レジスト層２２の領域を封止樹脂層１２の一部に
よって行ってもよい。また、図４に示す様に、半導体素
子１０の素子側接続端子と導体パターン１４との接続
を、ワイヤ２６によって行ってもよい。この場合、封止
樹脂層２８は、ワイヤ２６が露出しない様に、図１〜図
３に示す半導体装置の封止樹脂層１２よりも厚く形成
し、半導体素子１０の全体が樹脂封止されることを要す
る。
ーン１４及び外部端子用接続パッド１６を保護すべく、
レジスト層２２、２４が形成されているが、図３に示す
様に、レジスト層２２の領域を封止樹脂層１２の一部に
よって行ってもよい。また、図４に示す様に、半導体素
子１０の素子側接続端子と導体パターン１４との接続
を、ワイヤ２６によって行ってもよい。この場合、封止
樹脂層２８は、ワイヤ２６が露出しない様に、図１〜図
３に示す半導体装置の封止樹脂層１２よりも厚く形成
し、半導体素子１０の全体が樹脂封止されることを要す
る。
【００１２】図１〜図４に示す半導体装置のうち、図１
及び図２に示す半導体装置の製造方法を図５に示す。図
５に示す半導体装置の製造方法は、金属めっきによって
導体パターン１４を形成する方法であり、先ず、ステン
レス製等のメタルプレート３０の一面側に形成した絶縁
膜としての感光性レジスト層２２にフォトリソグラフィ
工程を施す。かかるフォトリソグラフィ工程によって、
一端に外部端子用接続パッドを具備する形成予定の導体
パターンに倣ってメタルプレート面を露出させることが
できる〔図５（ａ）〕。かかるメタルプレート３０の露
出面には、電解めっきによって銅金属を積層し、一端に
外部端子用接続パッド１６を具備する導体パターン１４
を形成する〔図５（ｂ）〕。この様に、銅めっきによっ
て形成した導体パターンの所要部位（例えば、外部接端
子用接続パッド１６や半導体素子１０との接続部分等）
に、ニッケルめっきを施した後、更に金めっきを施して
もよい。この導体パターン１４の他端には、図５（ｃ）
に示す様に、半導体素子１０の一面側に形成された、は
んだバンプや金バンプ等から成る素子側接続端子（図示
せず）を接続する。その際に、半導体素子１０の素子側
接続端子と導体パターン１４の他端との接続は、フリッ
プチップ接続方式によって行う。
及び図２に示す半導体装置の製造方法を図５に示す。図
５に示す半導体装置の製造方法は、金属めっきによって
導体パターン１４を形成する方法であり、先ず、ステン
レス製等のメタルプレート３０の一面側に形成した絶縁
膜としての感光性レジスト層２２にフォトリソグラフィ
工程を施す。かかるフォトリソグラフィ工程によって、
一端に外部端子用接続パッドを具備する形成予定の導体
パターンに倣ってメタルプレート面を露出させることが
できる〔図５（ａ）〕。かかるメタルプレート３０の露
出面には、電解めっきによって銅金属を積層し、一端に
外部端子用接続パッド１６を具備する導体パターン１４
を形成する〔図５（ｂ）〕。この様に、銅めっきによっ
て形成した導体パターンの所要部位（例えば、外部接端
子用接続パッド１６や半導体素子１０との接続部分等）
に、ニッケルめっきを施した後、更に金めっきを施して
もよい。この導体パターン１４の他端には、図５（ｃ）
に示す様に、半導体素子１０の一面側に形成された、は
んだバンプや金バンプ等から成る素子側接続端子（図示
せず）を接続する。その際に、半導体素子１０の素子側
接続端子と導体パターン１４の他端との接続は、フリッ
プチップ接続方式によって行う。
【００１３】次いで、形成した導体パターン１４及び外
部端子用接続パッド１６は、メタルプレート３０上に載
置された状態で封止金型内に挿入されて樹脂封止され
る。この樹脂封止によって形成された封止樹脂層１２
は、半導体素子１０の他面側を露出させつつ、半導体素
子１０の側面に密着している〔図５（ｄ）〕。かかる封
止樹脂層１２によって、導体パターン１４及び半導体素
子１０等が一体化された構造体が形成される。このた
め、メタルプレート３０と構造体とを容易に剥離でき
〔図５（ｅ）〕、剥離したメタルプレート３０は、図５
に示す工程に再利用できる。一方、メタルプレート３０
から剥離した構造体を形成する導体パターン１４は、そ
の剥離面が露出面となるが、かかる露出面には保護層と
してのレジスト層２４を形成する〔図５（ｅ）〕。この
レジスト層２４の形成は、スクリーン印刷等によって行
うことができ、この際に、外部端子用接続パッド１６の
露出面は、レジスト層２４を形成することなく、露出状
態を保持する。
部端子用接続パッド１６は、メタルプレート３０上に載
置された状態で封止金型内に挿入されて樹脂封止され
る。この樹脂封止によって形成された封止樹脂層１２
は、半導体素子１０の他面側を露出させつつ、半導体素
子１０の側面に密着している〔図５（ｄ）〕。かかる封
止樹脂層１２によって、導体パターン１４及び半導体素
子１０等が一体化された構造体が形成される。このた
め、メタルプレート３０と構造体とを容易に剥離でき
〔図５（ｅ）〕、剥離したメタルプレート３０は、図５
に示す工程に再利用できる。一方、メタルプレート３０
から剥離した構造体を形成する導体パターン１４は、そ
の剥離面が露出面となるが、かかる露出面には保護層と
してのレジスト層２４を形成する〔図５（ｅ）〕。この
レジスト層２４の形成は、スクリーン印刷等によって行
うことができ、この際に、外部端子用接続パッド１６の
露出面は、レジスト層２４を形成することなく、露出状
態を保持する。
【００１４】その後、外部端子用接続パッド１６の各露
出面に、はんだボールを載置して加熱雰囲気下でリフロ
ーすることによって、外部接続端子としてのはんだボー
ル１８を、外部端子用接続パッド１６に装着でき〔図５
（ｆ）〕、半導体装置を得ることができる。図５では、
メタルプレート３０の平坦面に、一端に外部端子用接続
パッド１６を具備する導体パターン１４を形成している
が、封止樹脂層１２の一面側に形成した外部端子用接続
パッド１６を凹部とし、はんだボール１８の実装を容易
にすべく、外部端子用接続パッド１６を形成するメタル
プレート３０の部位を凸形状としてもよい。尚、フリッ
プチップ接続方式によって半導体素子１０の素子側接続
端子１１（図１又は図３）と導体パターン１４との接続
を行った際に、半導体素子１０の素子側接続端子１１と
して、はんだバンプが設けられている場合、はんだバン
プよりも低融点のはんだから成るはんだボールを使用す
る。
出面に、はんだボールを載置して加熱雰囲気下でリフロ
ーすることによって、外部接続端子としてのはんだボー
ル１８を、外部端子用接続パッド１６に装着でき〔図５
（ｆ）〕、半導体装置を得ることができる。図５では、
メタルプレート３０の平坦面に、一端に外部端子用接続
パッド１６を具備する導体パターン１４を形成している
が、封止樹脂層１２の一面側に形成した外部端子用接続
パッド１６を凹部とし、はんだボール１８の実装を容易
にすべく、外部端子用接続パッド１６を形成するメタル
プレート３０の部位を凸形状としてもよい。尚、フリッ
プチップ接続方式によって半導体素子１０の素子側接続
端子１１（図１又は図３）と導体パターン１４との接続
を行った際に、半導体素子１０の素子側接続端子１１と
して、はんだバンプが設けられている場合、はんだバン
プよりも低融点のはんだから成るはんだボールを使用す
る。
【００１５】次に、図３に示す半導体装置の製造方法を
図６によって説明する。図６に示す半導体装置の製造方
法は、エッチング加工によって導体パターン１４を形成
する方法であり、先ず、メタルプレート３０の一面側に
金属めっき、スパッタリング、又は蒸着によって金属層
３２を形成した後、金属層３２の表面に形成した感光性
レジスト層にフォトリソグラフィ工程を施す。かかるフ
ォトリソグラフィ工程によって、一端に外部端子用接続
パッドを具備する形成予定の導体パターンに倣って感光
性レジスト層を残すことができる。この感光性レジスト
層が除去されて露出する金属層３２にエッチング加工を
施し、感光性レジスト層によって覆われた部分を残すこ
とによって、一端に外部端子用接続パッド１６を具備す
る導体パターン１４を形成する〔図６（ａ）（ｂ）〕。
この導体パターン１４の他端には、半導体素子１０の一
面側に形成された、はんだバンプや金バンプ等から成る
素子側接続端子（図示せず）を接続する〔図６
（ｃ）〕。その際に、半導体素子１０の素子側接続端子
と導体パターン１４の他端との接続は、図５に示す方法
と同様に、フリップチップ接続方式で行う。次いで、形
成した導体パターン１４及び外部端子用接続パッド１６
は、図５に示す半導体装置の製造方法と同様に、メタル
プレート３０上に載置された状態で封止金型内に挿入さ
れて樹脂封止される。この樹脂封止によって形成された
封止樹脂層１２からは半導体素子１０の他面側が露出し
ており、封止樹脂層１２が半導体素子１０の側面に密着
している〔図６（ｄ）〕。この封止樹脂層１２の一部
は、導体パターン１４の間及び外部端子用接続パッド１
６の間に進入し、図１に示すレジスト層２２を不要とす
る。
図６によって説明する。図６に示す半導体装置の製造方
法は、エッチング加工によって導体パターン１４を形成
する方法であり、先ず、メタルプレート３０の一面側に
金属めっき、スパッタリング、又は蒸着によって金属層
３２を形成した後、金属層３２の表面に形成した感光性
レジスト層にフォトリソグラフィ工程を施す。かかるフ
ォトリソグラフィ工程によって、一端に外部端子用接続
パッドを具備する形成予定の導体パターンに倣って感光
性レジスト層を残すことができる。この感光性レジスト
層が除去されて露出する金属層３２にエッチング加工を
施し、感光性レジスト層によって覆われた部分を残すこ
とによって、一端に外部端子用接続パッド１６を具備す
る導体パターン１４を形成する〔図６（ａ）（ｂ）〕。
この導体パターン１４の他端には、半導体素子１０の一
面側に形成された、はんだバンプや金バンプ等から成る
素子側接続端子（図示せず）を接続する〔図６
（ｃ）〕。その際に、半導体素子１０の素子側接続端子
と導体パターン１４の他端との接続は、図５に示す方法
と同様に、フリップチップ接続方式で行う。次いで、形
成した導体パターン１４及び外部端子用接続パッド１６
は、図５に示す半導体装置の製造方法と同様に、メタル
プレート３０上に載置された状態で封止金型内に挿入さ
れて樹脂封止される。この樹脂封止によって形成された
封止樹脂層１２からは半導体素子１０の他面側が露出し
ており、封止樹脂層１２が半導体素子１０の側面に密着
している〔図６（ｄ）〕。この封止樹脂層１２の一部
は、導体パターン１４の間及び外部端子用接続パッド１
６の間に進入し、図１に示すレジスト層２２を不要とす
る。
【００１６】その後は、図５に示す製造方法と同様に、
導体パターン１４及び半導体素子１０等が封止樹脂層１
２によって一体化されて形成された構造体を、メタルプ
レート３０から剥離した後〔図６（ｅ）〕、構造体を形
成する導体パターン１４の露出面の保護層としてレジス
ト層２４を形成する〔図６（ｅ）〕。更に、外部端子用
接続パッド１６の各露出面に載置した、はんだボールを
加熱雰囲気下でリフローし〔図５（ｆ）〕、半導体装置
を得ることができる。
導体パターン１４及び半導体素子１０等が封止樹脂層１
２によって一体化されて形成された構造体を、メタルプ
レート３０から剥離した後〔図６（ｅ）〕、構造体を形
成する導体パターン１４の露出面の保護層としてレジス
ト層２４を形成する〔図６（ｅ）〕。更に、外部端子用
接続パッド１６の各露出面に載置した、はんだボールを
加熱雰囲気下でリフローし〔図５（ｆ）〕、半導体装置
を得ることができる。
【００１７】以上、述べてきた図１〜図３に示す半導体
装置は、半導体素子の素子側接続端子と導体パターンと
の接続をフリップチップ接続方式で行ったものである
が、図４に示す様に、半導体素子１０の素子側接続端子
と導体パターン１４の他端との接続を、ワイヤ２６によ
ってワイヤ接続方式で行って得た半導体装置の製造方法
を図７に示す。図７に示す半導体装置の製造方法は、基
本的に図５に示す製造方法と同様に、金属めっきによっ
て導体パターン１４を形成する方法であり、先ず、先
ず、メタルプレート３０の一面側に形成した絶縁膜とし
ての感光性レジスト層２２にフォトリソグラフィ工程を
施す。かかるフォトリソグラフィ工程によって、一端に
外部端子用接続パッドを具備する形成予定の導体パター
ンに倣ってメタルプレート面を露出させることができる
〔図７（ａ）〕。かかるメタルプレート３０の露出面に
は、電解めっきによって銅金属を積層し、一端に外部端
子用接続パッド１６を具備する導体パターン１４を形成
する〔図７（ｂ）〕。この導体パターン１４の他端と、
感光性レジスト層２２上に搭載された半導体素子１０の
一面側に設けられた素子側接続端子（図示せず）とをワ
イヤ３２によって接続する〔図７（ｃ）〕。
装置は、半導体素子の素子側接続端子と導体パターンと
の接続をフリップチップ接続方式で行ったものである
が、図４に示す様に、半導体素子１０の素子側接続端子
と導体パターン１４の他端との接続を、ワイヤ２６によ
ってワイヤ接続方式で行って得た半導体装置の製造方法
を図７に示す。図７に示す半導体装置の製造方法は、基
本的に図５に示す製造方法と同様に、金属めっきによっ
て導体パターン１４を形成する方法であり、先ず、先
ず、メタルプレート３０の一面側に形成した絶縁膜とし
ての感光性レジスト層２２にフォトリソグラフィ工程を
施す。かかるフォトリソグラフィ工程によって、一端に
外部端子用接続パッドを具備する形成予定の導体パター
ンに倣ってメタルプレート面を露出させることができる
〔図７（ａ）〕。かかるメタルプレート３０の露出面に
は、電解めっきによって銅金属を積層し、一端に外部端
子用接続パッド１６を具備する導体パターン１４を形成
する〔図７（ｂ）〕。この導体パターン１４の他端と、
感光性レジスト層２２上に搭載された半導体素子１０の
一面側に設けられた素子側接続端子（図示せず）とをワ
イヤ３２によって接続する〔図７（ｃ）〕。
【００１８】次いで、半導体素子１０及び導体パターン
１４等は、メタルプレート３０上に載置された状態で封
止金型内に挿入されて樹脂封止される。この樹脂封止に
よって形成された封止樹脂層２８は、ワイヤ３２が封止
樹脂層２８から露出しない厚さとするため、半導体素子
１０は封止樹脂層２８によって覆われている〔図７
（ｄ）〕。その後、導体パターン１４及び半導体素子１
０等が封止樹脂層２８によって一体化されて形成された
構造体を、メタルプレート３０から剥離し〔図７
（ｅ）〕、剥離面に露出する導体パターン１４の露出面
を保護する保護層としてのレジスト層２４を形成する
〔図７（ｅ）〕。更に、外部端子用接続パッド１６の各
露出面に、はんだボールを載置して加熱雰囲気下でリフ
ローすることによって、外部接続端子としてのはんだボ
ール１８が装着され〔図７（ｆ）〕、半導体装置を得る
ことができる。尚、図６及び図７に示す半導体装置の製
造方法においても、図５に示す半導体装置の製造方法と
同様に、剥離したメタルプレート３０は、再利用され
る。
１４等は、メタルプレート３０上に載置された状態で封
止金型内に挿入されて樹脂封止される。この樹脂封止に
よって形成された封止樹脂層２８は、ワイヤ３２が封止
樹脂層２８から露出しない厚さとするため、半導体素子
１０は封止樹脂層２８によって覆われている〔図７
（ｄ）〕。その後、導体パターン１４及び半導体素子１
０等が封止樹脂層２８によって一体化されて形成された
構造体を、メタルプレート３０から剥離し〔図７
（ｅ）〕、剥離面に露出する導体パターン１４の露出面
を保護する保護層としてのレジスト層２４を形成する
〔図７（ｅ）〕。更に、外部端子用接続パッド１６の各
露出面に、はんだボールを載置して加熱雰囲気下でリフ
ローすることによって、外部接続端子としてのはんだボ
ール１８が装着され〔図７（ｆ）〕、半導体装置を得る
ことができる。尚、図６及び図７に示す半導体装置の製
造方法においても、図５に示す半導体装置の製造方法と
同様に、剥離したメタルプレート３０は、再利用され
る。
【００１９】
【発明の効果】本発明によれば、従来の半導体装置より
も格段に多数の外部接続端子を設けることができ、半導
体素子の高密度化等に容易に対応することができる。ま
た、かかる本発明の半導体装置の製造に際に、メタルプ
レートを再使用できるため、得られた半導体装置の製造
コストの低減も図ることができる。
も格段に多数の外部接続端子を設けることができ、半導
体素子の高密度化等に容易に対応することができる。ま
た、かかる本発明の半導体装置の製造に際に、メタルプ
レートを再使用できるため、得られた半導体装置の製造
コストの低減も図ることができる。
【図１】本発明に係る半導体装置の製造方法で得られた
半導体装置の一実施形態を示す部分縦断面図である。
半導体装置の一実施形態を示す部分縦断面図である。
【図２】図１に示す半導体装置の部分切欠底面図であ
る。
る。
【図３】本発明に係る半導体装置の製造方法で得られた
半導体装置の他の実施形態を示す部分縦断面図である。
半導体装置の他の実施形態を示す部分縦断面図である。
【図４】本発明に係る半導体装置の製造方法で得られた
半導体装置の他の実施形態を示す部分縦断面図である。
半導体装置の他の実施形態を示す部分縦断面図である。
【図５】図１に示す半導体装置の製造方法を説明するた
めの工程図である。
めの工程図である。
【図６】図３に示す半導体装置の製造方法を説明するた
めの工程図である。
めの工程図である。
【図７】図４に示す半導体装置の製造方法を説明するた
めの工程図である。
めの工程図である。
【図８】従来の半導体装置を説明するための縦断面図で
ある。
ある。
１０ 半導体素子
１１ 素子側接続端子
１２、２８ 封止樹脂層
１４ 導体パターン
１６ 外部端子用接続パッド
１８ はんだボール
２２、２４ レジスト層
３０ メタルプレート
３２ ワイヤ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 501
Claims (6)
- 【請求項１】 少なくとも側面が封止樹脂によって封止
された半導体素子の一面側に配設された素子側接続端子
と、前記封止樹脂によって形成された封止樹脂層の一面
側に設けられた外部端子用接続パッドとが、前記封止樹
脂層の一面側に形成された導体パターンを介して接続さ
れた半導体装置を製造する際に、 該外部端子用接続パッドを一端に設けた導体パターンを
メタルプレートの一面側に形成した後、半導体素子の一
面側に配設された素子側接続端子と前記導体パターンの
他端とを電気的に接続して半導体素子をメタルプレート
の一面側に搭載し、 次いで、封止樹脂によって、メタルプレートの一面側に
露出する導体パターンを封止すると共に、前記半導体素
子の少なくとも側面を封止する封止樹脂層を形成した
後、前記封止樹脂層を介して一体化された導体パターン
と半導体素子とを含む構造体をメタルプレートから剥離
し、 その後、前記外部端子用接続パッドに、外部接続端子を
装着することを特徴とする半導体装置の製造方法 。 - 【請求項２】 導体パターンを、メタルプレートの一面
側に絶縁膜を形成し、前記絶縁膜を所定の導体パターン
に倣って除去した後、 露出したメタルプレート面にめっきを施して形成する 請
求項１記載の半導体装置の製造方法。 - 【請求項３】 導体パターンを、メタルプレートの一面
側に金属層を形成した後、前記金属層にエッチング加工
を施して形成する請求項１記載の半導体装置の製造方
法。 - 【請求項４】 封止樹脂層を、半導体素子の他面側を封
止樹脂層から露出するように形成する請求項１〜３のい
ずれか一項記載の半導体装置の製造方法。 - 【請求項５】 半導体素子の素子側接続端子とメタルプ
レートに形成した導体パターンの他端との接続を、フリ
ップチップ接続方式によって行う請求項１〜４のいずれ
か一項記載の半導体装置の製造方法。 - 【請求項６】 外部接続端子を、はんだボールによって
形成する請求項１〜５のいずれか一項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22524395A JP3366506B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22524395A JP3366506B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969586A JPH0969586A (ja) | 1997-03-11 |
| JP3366506B2 true JP3366506B2 (ja) | 2003-01-14 |
Family
ID=16826251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22524395A Expired - Lifetime JP3366506B2 (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366506B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448665B1 (en) * | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| JP2002158313A (ja) * | 2000-09-08 | 2002-05-31 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP4503039B2 (ja) | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
-
1995
- 1995-09-01 JP JP22524395A patent/JP3366506B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0969586A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| US6071755A (en) | Method of manufacturing semiconductor device | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6201292B1 (en) | Resin-sealed semiconductor device, circuit member used therefor | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
| US20050023677A1 (en) | Method for assembling a ball grid array package with multiple interposers | |
| EP1020903A1 (en) | A semiconductor device using a lead frame and its manufacturing method | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| KR100620212B1 (ko) | 반도체 장치의 전기 전도체 시스템 및 그 제조 방법 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| US6894904B2 (en) | Tab package | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US6984877B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| JP3366506B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |