JP2829925B2 - 半導体パッケージ及び電子回路盤 - Google Patents

半導体パッケージ及び電子回路盤

Info

Publication number
JP2829925B2
JP2829925B2 JP8002082A JP208296A JP2829925B2 JP 2829925 B2 JP2829925 B2 JP 2829925B2 JP 8002082 A JP8002082 A JP 8002082A JP 208296 A JP208296 A JP 208296A JP 2829925 B2 JP2829925 B2 JP 2829925B2
Authority
JP
Japan
Prior art keywords
semiconductor package
bonding
semiconductor chip
leads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8002082A
Other languages
English (en)
Other versions
JPH08306855A (ja
Inventor
チョイ スィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH08306855A publication Critical patent/JPH08306855A/ja
Application granted granted Critical
Publication of JP2829925B2 publication Critical patent/JP2829925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ及
び電子回路盤に関し、特に半導体チップの発生熱を効果
的に放熱することが可能な、半導体パッケージ及び電子
回路盤に関する。
【０００２】
【従来の技術】熱放出を容易にする、従来の半導体パワ
ーデバイスのパッケージにおいては、パッケージングを
完了した段階で、放熱板または放熱用ピンを有する板を
重ねて半導体パッケージを覆って熱交換部位を設ける
か、あるいは、リードフレームのパドル下面に放熱ピン
を有する放熱板を取り付ける。
【０００３】図７は、上記後者の場合の従来の半導体パ
ッケージの１部を示す断面図である。図示のように、従
来の半導体パッケージにおいては、半導体チップ１０の
下面に放熱板１１を取付け、放熱板１１の上の半導体チ
ップ１０をモールディングコンパウンド１２でモールド
する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいては、半導体チップ１０の
上部で発生した熱は、半導体チップ１０の底面を通って
放熱板１１へ容易には伝達されないので、効果的な放熱
が行われ難いという問題がある。
【０００５】また、放熱板または放熱ピンを有する板を
重ねてパッケージを覆って熱交換部位を設ける方法にお
いても、放熱板を熱抵抗が大きいモールディングコンパ
ウンド１２に取り付けるので、効果的な放熱が行われ難
いという問題がある。
【０００６】本発明の目的は、上記従来技術における問
題点を解決して、半導体チップから発生する熱を効果的
に放熱することが可能な、半導体パッケージ及び電子回
路盤を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の半導体パッケージは、上面に複数のボン
ディングパッドが設けられた半導体チップと、上記半導
体チップの上記上面に下面が取り付けられた複数のリー
ドと、 上記リードに形成され、上記リードよりも厚さが
薄いボンディングチップと、上記ボンディングチップと
上記ボンディングパッドとを電気的に接続する複数のボ
ンディングワイヤと、上記半導体チップと上記ボンディ
ングワイヤと上記リードとを、少なくとも上記リードの
上面の全てを露出させて包むモールディングコンパウン
ドと、 を含んでなることを特徴とする。
【０００８】この場合、上記リードは、上記モールディ
ングコンパウンドから上記半導体チップの上側方向へ突
出した部分を有することを特徴とする。
【０００９】またこの場合、上記リードに放熱ピンを取
り付けたことを特徴とする。
【００１０】また上記目的を達成するために、本願発明
の半導体パッケージは、半導体チップ上面の発生熱を、
熱伝導度がすぐれた金属を介して放熱する半導体パッケ
ージであって、ボンディングパッドが上面の中央部分に
形成された半導体チップと、上記ボンディングパッドが
形成された部位を除いた上記半導体チップの上記上面に
取付けられた両面接着用絶縁テープと、上記両面接着用
絶縁テープに下面が取付けられ、それぞれボンディング
チップを有し、上記ボンディングチップよりも厚く形成
された複数のリードと、上記半導体チップと上記両面接
着用絶縁テープとを完全に取り囲み、少なくとも上記リ
ードの上面の全てを上記半導体チップの上側方向へ露出
させて包むモールディングコンパウンドと、を含んでな
ることを特徴とする。
【００１１】また上記目的を達成するために、本願発明
の電子回路盤は、絶縁体からなる基板と、上記基板上に
形成された回路配線と、上記回路配線と電気的に接続さ
れ、所定の厚さを有し、半導体パッケージのリードの配
列に対応して配置され、電気的接続と放熱との機能を果
たす複数の放熱ピンとを含んでなることを特徴とする回
路基板と、ボンディングパッドが中央部分に形成された
半導体チップと、上記ボンディングパッドが形成された
部位を除いた上記半導体チップに取付けられた両面接着
用絶縁テープと、上記両面接着用絶縁テープに内側の面
が取付けられ、上記半導体チップのボンディングパッド
とボンディングワイヤで接続されたボンディングチップ
を有し、上記ボンディングチップよりも厚く形成され、
半導体パッケージの表面から外側部分が露出している複
数のリードと、上記半導体チップと上記両面接着用絶縁
テープとを完全に取り囲み、上記リードの外側部分のみ
が露出するように密閉するモールディングコンパウンド
とを含んでなることを特徴とする半導体パッケージとか
らなり、上記回路基板の上記放熱ピンと上記半導体パッ
ケージの上記リードの外側部分とをはんだで接着し、上
記回路基板と上記半導体パッケージとの間に冷却流体が
流通するようにしたことを特徴とする。
【００１２】この場合、上記放熱ピンの高さは、上記基
板の表面から２〜３ｍｍであることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。
【００１４】図１は、本発明に係るリードフレームの１
部を示す平面図である。
【００１５】本発明に係るリードフレームは、例えば厚
さ約３５０μｍの銅合金の帯板状態の金属板を、ボンデ
ィングチップ２１となるように設計した部位をポンチン
グして図１に示すように約５０〜１００μｍの厚さにす
る。同時に、または別途に、図１に示すＵ字型溝形状を
なし強度的に弱くした切断部２３をポンチングにより板
厚を薄くして形成する。
【００１６】次いで、上記工程を経た金属板をエッチン
グまたはスタンピングして、リードフレームを形成す
る。このようなエッチングやスタンピングには、リード
フレームを形成する従来技術を用いる。
【００１７】上記リードフレームには、サイドレール２
０と、サイドレール２０に接続されたリード連結バー２
４と、リード連結バー２４に薄い切断部２３を介して接
続された複数のリード２２と、リード２２の１側面にそ
れぞれ形成された複数のボンディングチップ２１とが設
けられ、該ボンディングチップ２１はリード２２よりも
薄くなっている。
【００１８】図２は、本発明の半導体パッケージの１部
を示す断面図である。本発明の半導体パッケージにおい
ては、上記リードフレームを半導体チップ３０と結合
し、モールディングコンパウンド３３でモールドする。
【００１９】上記本発明の半導体パッケージは、両面接
着用絶縁テープ（例えば、ポリイミドテープ）３４等の
接着手段を用いてリードフレームを半導体チップ３０に
取付け、接着手段を加熱して熱接着した後、半導体チッ
プ３０に形成された各ボンディングパッド３１とリード
２２に形成された各ボンディングチップ２１とをボンデ
ィングワイヤ３２を用いてそれぞれ接続する。ここに用
いる半導体チップ３０は、ボンディングパッド３１が半
導体チップ３０の中央部に形成されているものである。
【００２０】このようにした後、リード２２の外側部分
のみが露出するように設計されたモールディング用金型
（図３参照）に入れて半導体パッケージをモールドす
る。
【００２１】図３は、上記本発明に係る半導体パッケー
ジのモールディング用金型の１部を示す斜視図である。
図に示す部分は、モールディング用金型の下部金型４０
である。下部金型４０には、半導体チップ３０のサイズ
に適合するように設計されたモールドキャビティ４４が
形成され、リード２２の外側部分を位置する複数のリー
ドホール４５が形成されている。また、モールドキャビ
ティ４４には、モールディング用金型の上部金型を組み
合わせた後にモールディングコンパウンド３３を注入す
るモールドキャビティゲート４３が形成されている。リ
ードホール４５は、陰刻放電加工方法を用いて形成す
る。
【００２２】モールド工程は以下のように実施する。ワ
イヤボンディングを終えた半導体チップ３０とリードフ
レームとの結合体を、リード２２の外側部分がリードホ
ール４５に挿入されるように位置させた後、上部金型を
組み付けて覆い、モールドキャビティゲート４３からモ
ールディングコンパウンド３３を注入してモールドす
る。モールド工程を進行した後、Ｕ字型溝形状に形成さ
れている切断部２３を切断して半導体パッケージの製作
を完了する。
【００２３】このように製作された本発明の半導体パッ
ケージにおいては、図２に示すように、リード２２の外
側部分のみがモールディングコンパウンド３３の外部に
露出し、残りの部分はすべてモールディングコンパウン
ド３３内に包装されている。
【００２４】図４〜図６は、半導体パッケージを回路基
板に実装して用いる状態を説明するためのものである。
このうち、図４は本発明に係る回路基板の１部を示す斜
視図であり、図５は本発明の半導体パッケージを回路基
板に実装した状態の１部を示す断面図であり、図６は本
発明の半導体パッケージを回路基板に表面実装した電子
回路盤の１部を示す斜視図である。
【００２５】本発明に係る回路基板には、図４に示すよ
うに、絶縁体からなる基板５０と、基板５０の上または
内部に形成された回路配線５３と、基板５０上に配置さ
れた複数の放熱ピン５１とが形成されている。放熱ピン
５１は、半導体パッケージのリード２２の外側部分と接
続され、導線としての機能と放熱板としての機能とを併
せて果たす。
【００２６】放熱ピン５１は以下のようにして製作す
る。例えば、ニッケル鉛（Ｎｉ−Ｐｂ）層等からなる導
電層を、スパッタリングまたは化学気相蒸着（ＣＶＤ）
またはメッキ等によって基板５０の上に形成し、ホトエ
ッチングを施して導電層を部分的に除去して基板５０の
表面からの高さが約２〜３ｍｍとなるように放熱ピン５
１を形成する。
【００２７】放熱ピン５１は、以下のような工程を含む
方法で製作することも可能である。すなわち、基板５０
の上に、半導体パッケージのリード２２と接続する部分
を開口するホトレジストマスクパターンを形成する。次
いで、所定の厚さの金属層を、スパッタリングまたはメ
ッキで形成する。ホトレジストを除去したあとには放熱
ピン５１が形成されている。
【００２８】上記回路基板に、本発明の半導体パッケー
ジを表面実装する方法は、以下のとおりである。まず、
半導体パッケージを実装する回路基板上の放熱ピン５１
のリード２２との接合部と、半導体パッケージのリード
２２の外側部分との、１方または双方に、はんだペース
トを塗付する。次いで、半導体パッケージを回路基板上
の所定の位置に置き、はんだペーストを加熱して溶かし
てリード２２の外側部分と放熱ピン５１とをはんだ５２
で接合する。
【００２９】このようにして構成された、回路基板と半
導体パッケージとからなる電子回路盤にあっては、回路
基板と半導体パッケージとの間に、図６に示すように、
冷却流体１００が流通するようにすることも可能であ
り、より効果的な放熱が可能である。
【００３０】
【発明の効果】上記構成の本願発明の回路基板と半導体
パッケージとからなる電子回路盤においては、半導体パ
ッケージ内の半導体チップから発生される熱は、冷却流
体との熱交換面積が広く、かつ熱伝導度に優れた放熱ピ
ンの金属を通じて外部の雰囲気へ放熱されるので、効果
的な放熱が可能となるという効果がある。
【００３１】すなわち、熱伝達は、熱源である半導体チ
ップ上面から放熱ピンへ直接行われるので、熱伝達が効
果的に実行され、過熱による作動不良を防止することが
可能となるという効果がある。
【００３２】また、半導体チップの設計において、ボン
ディングパッドを中央に形成することができ、リードフ
レームと半導体チップとの厚さとほぼ同様の薄形の半導
体パッケージとすることができるので、半導体チップ下
面への熱放出も良好に行われて、効果的な放熱が可能と
なるという効果がある。
【００３３】更に、リードの外側部分のトリミングやフ
ォーミング工程を要しないので、半導体パッケージの製
造工程が簡単となるという効果があり、また、リードの
外側部分をインナーリードのように形成するので、リー
ドフレームの材料の節約が可能となるという効果があ
る。
【図面の簡単な説明】
【図１】本発明に係るリードフレームの１部を示す平面
図である。
【図２】本発明の半導体パッケージの１部を示す断面図
である。
【図３】本発明に係る半導体パッケージのモールディン
グ用金型の１部を示す斜視図である。
【図４】本発明に係る回路基板の１部を示す斜視図であ
る。
【図５】本発明の半導体パッケージを回路基板に実装し
た状態の１部を示す断面図である。
【図６】本発明の半導体パッケージを回路基板に表面実
装した電子回路盤の１部を示す斜視図である。
【図７】従来の半導体パッケージの１部を示す断面図で
ある。
【符号の説明】
２０…サイドレール、２１…ボンディングチップ、２２
…リード、２３…切断部、２４…リード連結バー、３０
…半導体チップ、３１…ボンディングパッド、３２…ボ
ンディングワイヤ、３３…モールディングコンパウン
ド、３４…両面接着用絶縁テープ、４０…下部金型、４
３…モールドキャビティゲート、４４…モールドキャビ
ティ、４５…リードホール、５０…基板、５１…放熱ピ
ン、５２…はんだ、５３…回路配線、１００…冷却流体
フロントページの続き (56)参考文献 特開 平６−132453（ＪＰ，Ａ) 特開 平５−291476（ＪＰ，Ａ) 特開 昭64−39052（ＪＰ，Ａ) 特開 平４−303950（ＪＰ，Ａ) 特開 平７−22474（ＪＰ，Ａ) 実開 平６−29147（ＪＰ，Ｕ) 実開 平３−63943（ＪＰ，Ｕ) 実開 昭55−175249（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 21/60 301 H01L 23/28 H01L 23/34

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】上面に複数のボンディングパッドが設けら
    れた半導体チップと、 上記半導体チップの上記上面に下面が取り付けられた複
    数のリードと、 上記リードに形成され、上記リードよりも厚さが薄いボ
    ンディングチップと、 上記ボンディングチップと上記ボンディングパッドとを
    電気的に接続する複数のボンディングワイヤと、 上記半導体チップと上記ボンディングワイヤと上記リー
    ドとを、少なくとも上記リードの上面の全てを露出させ
    て包むモールディングコンパウンドと、 を含んでなることを特徴とする半導体パッケージ。
  2. 【請求項２】請求項１に記載の半導体パッケージにおい
    て、上記リードは、上記モールディングコンパウンドか
    ら上記半導体チップの上側方向へ突出した部分を有する
    ことを特徴とする半導体パッケージ。
  3. 【請求項３】請求項１に記載の半導体パッケージにおい
    て、上記リードに放熱ピンを取り付けたことを特徴とす
    る半導体パッケージ。
  4. 【請求項４】半導体チップ上面の発生熱を、熱伝導度が
    すぐれた金属を介して放熱する半導体パッケージであっ
    て、 ボンディングパッドが上面の中央部分に形成された半導
    体チップと、 上記ボンディングパッドが形成された部位を除いた上記
    半導体チップの上記上面に取付けられた両面接着用絶縁
    テープと、 上記両面接着用絶縁テープに下面が取付けられ、それぞ
    れボンディングチップを有し、上記ボンディングチップ
    よりも厚く形成された複数のリードと、 上記半導体チップと上記両面接着用絶縁テープとを完全
    に取り囲み、少なくとも上記リードの上面の全てを上記
    半導体チップの上側方向へ露出させて包むモールディン
    グコンパウンドと、 を含んでなることを特徴とする半導体パッケージ。
  5. 【請求項５】絶縁体からなる基板と、上記基板上に形成
    された回路配線と、上記回路配線と電気的に接続され、
    所定の厚さを有し、半導体パッケージのリードの配列に
    対応して配置され、電気的接続と放熱との機能を果たす
    複数の放熱ピンとを含んでなることを特徴とする回路基
    板と、 ボンディングパッドが中央部分に形成された半導体チッ
    プと、上記ボンディングパッドが形成された部位を除い
    た上記半導体チップに取付けられた両面接着用絶縁テー
    プと、上記両面接着用絶縁テープに内側の面が取付けら
    れ、上記半導体チップのボンディングパッドとボンディ
    ングワイヤで接続されたボンディングチップを有し、上
    記ボンディングチップよりも厚く形成され、半導体パッ
    ケージの表面から外側部分が露出している複数のリード
    と、上記半導体チップと上記両面接着用絶縁テープとを
    完全に取り囲み、上記リードの外側部分のみが露出する
    ように密閉するモールディングコンパウンドとを含んで
    なることを特徴とする半導体パッケージとからなり、 上記回路基板の上記放熱ピンと上記半導体パッケージの
    上記リードの外側部分とをはんだで接着し、上記回路基
    板と上記半導体パッケージとの間に冷却流体が流通する
    ようにしたことを特徴とする電子回路盤。
  6. 【請求項６】請求項５に記載の電子回路盤において、上
    記放熱ピンの高さは、上記基板の表面から２〜３ｍｍで
    あることを特徴とする電子回路盤。
JP8002082A 1995-04-27 1996-01-10 半導体パッケージ及び電子回路盤 Expired - Fee Related JP2829925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950010042A KR0156622B1 (ko) 1995-04-27 1995-04-27 반도체 패키지,리드프레임 및 제조방법
KR1995-10042 1995-04-27

Publications (2)

Publication Number Publication Date
JPH08306855A JPH08306855A (ja) 1996-11-22
JP2829925B2 true JP2829925B2 (ja) 1998-12-02

Family

ID=19413075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8002082A Expired - Fee Related JP2829925B2 (ja) 1995-04-27 1996-01-10 半導体パッケージ及び電子回路盤

Country Status (3)

Country Link
US (2) US5844779A (ja)
JP (1) JP2829925B2 (ja)
KR (1) KR0156622B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069406A (en) * 1997-05-20 2000-05-30 Shinko Electric Industries Co., Ltd. Wiring patterned film and production thereof
KR19990035575A (ko) * 1997-10-31 1999-05-15 윤종용 쇼트 리드형 반도체 패키지의 리드 프레임
DE19836753B4 (de) * 1998-08-13 2004-04-15 Infineon Technologies Ag Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6459581B1 (en) * 2000-12-19 2002-10-01 Harris Corporation Electronic device using evaporative micro-cooling and associated methods
US6523998B1 (en) * 2001-01-26 2003-02-25 Ta Instruments, Inc. Thermal analysis assembly with distributed resistance and integral flange for mounting various cooling devices
JP2003236632A (ja) * 2002-02-19 2003-08-26 Shinko Electric Ind Co Ltd 金属板及びその成形方法
JP4034173B2 (ja) * 2002-11-28 2008-01-16 株式会社日立製作所 半導体集積回路装置及びその半導体集積回路チップ
EP1936683A1 (en) * 2006-12-22 2008-06-25 ABB Technology AG Base plate for a heat sink and electronic device with a base plate
ITSA20100006A1 (it) * 2010-02-16 2010-05-18 Manufatti Cemento Ferro S A S Di V Ita Francesco Lampione stradale a led ad altissimo rendimento elettrico provvisto di sistema integrato di dissipazione termica e di sistema di sicurezza anti spegnimento.
DE102014117943B4 (de) * 2014-12-05 2022-12-08 Infineon Technologies Austria Ag Vorrichtung mit einer Leiterplatte und einem Metallwerkstück
KR102428948B1 (ko) * 2020-06-15 2022-08-04 에스티씨 주식회사 절연효율이 향상된 냉각모듈
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH592366A5 (ja) * 1975-06-05 1977-10-31 Ebauches Sa
US4254447A (en) * 1979-04-10 1981-03-03 Rca Corporation Integrated circuit heat dissipator
JPS55175249U (ja) * 1979-06-04 1980-12-16
JPS60143639A (ja) * 1983-12-29 1985-07-29 Konishiroku Photo Ind Co Ltd 集積回路装置
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
JPS6439052A (en) * 1987-08-05 1989-02-09 Matsushita Electric Works Ltd Pin grid array
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
JP2504187B2 (ja) * 1989-05-17 1996-06-05 三菱電機株式会社 リ―ドフレ―ム
JPH0382068A (ja) * 1989-08-24 1991-04-08 Mitsubishi Electric Corp 半導体リードフレーム
JPH0741162Y2 (ja) * 1989-10-26 1995-09-20 京セラ株式会社 半導体素子収納用パッケージ
DE4031051C2 (de) * 1989-11-14 1997-05-07 Siemens Ag Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung
JPH04120765A (ja) * 1990-09-12 1992-04-21 Seiko Epson Corp 半導体装置とその製造方法
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP3058474B2 (ja) * 1991-03-30 2000-07-04 株式会社リコー 静電荷像現像用トナー
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JPH0582685A (ja) * 1991-09-24 1993-04-02 Mitsubishi Electric Corp 混成集積部品の放熱部および端子部用構造体とその構造体を用いた混成集積部品の製造方法
US5214563A (en) * 1991-12-31 1993-05-25 Compaq Computer Corporation Thermally reactive lead assembly and method for making same
JPH05291476A (ja) * 1992-04-08 1993-11-05 Nec Ic Microcomput Syst Ltd 半導体装置
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06163789A (ja) * 1992-11-25 1994-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system

Also Published As

Publication number Publication date
KR960039449A (ko) 1996-11-25
US5978216A (en) 1999-11-02
US5844779A (en) 1998-12-01
JPH08306855A (ja) 1996-11-22
KR0156622B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
US5889324A (en) Package for a semiconductor device
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2000068403A (ja) 半導体装置およびその基板接続構造
JP4331910B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法
JPH0864733A (ja) 印刷配線板組立体
JP2708309B2 (ja) マルチチップ型半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
JPH03174749A (ja) 半導体装置
JPH0637217A (ja) 半導体装置
JP2810130B2 (ja) 半導体パッケージ
JP3314574B2 (ja) 半導体装置の製造方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
CN216250701U (zh) 具散热器件的芯片封装结构
JP3366506B2 (ja) 半導体装置の製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP2954112B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JPH11163229A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees