JP2000068403A - 半導体装置およびその基板接続構造 - Google Patents

半導体装置およびその基板接続構造

Info

Publication number
JP2000068403A
JP2000068403A JP10232126A JP23212698A JP2000068403A JP 2000068403 A JP2000068403 A JP 2000068403A JP 10232126 A JP10232126 A JP 10232126A JP 23212698 A JP23212698 A JP 23212698A JP 2000068403 A JP2000068403 A JP 2000068403A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
heat
solder
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10232126A
Other languages
English (en)
Other versions
JP3602968B2 (ja
Inventor
Seiji Ando
誠司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP23212698A priority Critical patent/JP3602968B2/ja
Priority to US09/376,063 priority patent/US7123480B1/en
Publication of JP2000068403A publication Critical patent/JP2000068403A/ja
Priority to US09/620,465 priority patent/US6674163B1/en
Application granted granted Critical
Publication of JP3602968B2 publication Critical patent/JP3602968B2/ja
Priority to US11/521,554 priority patent/US7514768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱用半田バンプを用いる方式で放熱効率を
従来より向上させることができる半導体装置を提供する
こと、そして、このような半導体装置の基板接続構造を
提供することを課題(目的)とする。 【解決手段】 半導体装置１０は、半導体素子(チップ)
を内部に保持するパッケージ１１と、このパッケージ１
１の基板接続面１１ａに接続された多数の放熱用半田バ
ンプ１３、および基板接続用半田バンプ１４とを備えて
いる。放熱用半田バンプ１３は、配線接続用半田バンプ
１４より狭いピッチで形成されている。放熱用半田バン
プ１３の配置ピッチは、基板への接合のための熱処理の
際に、隣接する半田バンプ間に半田ブリッジが形成さ
れ、全ての放熱用半田バンプ１３が一体の接合層３０を
形成するように設定されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子を保
持するパッケージの基板接続面に、複数の配線接続用半
田バンプと複数の放熱用半田バンプとが形成された半導
体装置、およびこの半導体装置と基板とを組み合わせて
構成される半導体装置の基板接続構造に関する。
【０００２】
【従来の技術】図１０(ａ)，(ｂ)は、半田バンプを備え
る従来の半導体装置を示し、(ａ)は側面図、(ｂ)は底面
図である。半導体装置１は、図示せぬ半導体素子(チッ
プ)を内部に保持するパッケージ２と、このパッケージ
２の基板接続面２ａに接続された多数の放熱用半田バン
プ３、および基板接続用半田バンプ４とを備えている。
【０００３】放熱用半田バンプ３は、基板接続面２ａの
中央領域に配置され、配線接続用半田バンプ４は、中央
領域を囲む周囲領域に配置されている。なお、配線接続
用半田バンプ４は、内蔵する半導体素子の電極に接続さ
れて配置されており、半導体素子の回路を外部回路に接
続する接点としての機能を有している。
【０００４】半導体装置１は、基板上に搭載されて熱処
理(リフロー)工程を経ることにより、図１１に示すよう
に基板５に接続される。基板５には、放熱用半田バンプ
３に対応する位置に放熱用パッド６が設けられ、配線接
続用バンプ４に対応する位置に配線接続用パッド７が設
けられている。半導体装置１は、熱処理工程で各半田バ
ンプを溶融させて各パッドに接合させることにより、基
板５に固定される。
【０００５】配線接続用半田バンプ４は、接続用端子と
してそれぞれ独立して対応する配線接続用パッド７に接
続される必要があり、そのため、熱処理により隣接する
バンプ間で半田ブリッジが生じないように所定のピッチ
で配置されている。また、放熱用半田バンプ３も、図１
０に示すように配線接続用半田バンプ４と同一のピッチ
で形成されている。
【０００６】上記の構成によれば、パッケージ内の半導
体素子で発生した熱が、放熱用半田バンプ３により形成
される熱伝導部を介して基板５側に伝達され、拡散、放
熱される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置１を用いた基板接続構造では、熱伝
導部が配線接続用半田バンプと同じピッチで形成される
ため、熱伝導部の断面積が比較的小さく、放熱効率が悪
いという問題がある。
【０００８】この発明は、上述した従来技術の問題点に
鑑みてなされたものであり、放熱用半田バンプを用いる
方式で放熱効率を従来より向上させることができる半導
体装置を提供すること、そして、このような半導体装置
の基板接続構造を提供することを課題(目的)とする。
【０００９】
【課題を解決するための手段】この発明にかかる半導体
装置は、上記の目的を達成させるため、半導体素子を保
持するパッケージの基板接続面に、複数の配線接続用半
田バンプと複数の放熱用半田バンプとが形成された構成
において、放熱用半田バンプを、基板接続面の一部の領
域にまとめて配置し、基板への接合のための熱処理の際
に、隣接する半田バンプ間に半田ブリッジが形成されて
一体の接合層を形成するようなピッチで配置したことを
特徴とする。
【００１０】上記の構成によれば、基板への接続時に放
熱用半田バンプがブリッジを形成して一体の接合層を形
成するため、従来のように個々の放熱用半田バンプが独
立して基板に接合される場合と比較して、放熱に利用さ
れる熱伝導部の有効面積の比率が高くなり、放熱効率を
向上させることができる。
【００１１】また、放熱用半田バンプを接続面の中央領
域に配置し、配線接続用半田バンプは、中央領域を囲む
周囲領域に配置することが望ましい。半導体素子は通常
パッケージの中央に配置されるため、上記の配置によ
り、半導体素子で発生した熱を一体の接合層を介して効
率よく基板側に放熱することができる。
【００１２】さらに、パッケージの基板接続面側に、半
導体素子からの熱を伝達する熱伝導率の高い放熱板を設
け、放熱用半田バンプをこの放熱板上に形成してもよ
い。この場合、放熱板に、半導体素子に直接接触する中
継部を形成すれば、より放熱効率を向上させることがで
きる。中継部は、半導体素子の放熱板側の面にほぼ全面
的に接するよう配置された場合に、最大の放熱効率を得
ることができる。
【００１３】半導体素子が基板接続面側に露出したキャ
ビティダウン構造の場合には、放熱用半田バンプを半導
体素子に直接形成することができる。また、半導体素子
の表面に複数の開口を有するソルダーレジスト層を形成
し、これらの開口に放熱用半田バンプを形成するように
すれば、半田バンプを容易に設計値通りの正確な位置に
形成することができる。
【００１４】一方、この発明にかかる半導体装置の基板
接続構造は、配線接続用パッド及び放熱用パッドを備え
る基板と、配線接続用パッドに接合される配線接続用半
田バンプ及び放熱用パットに接合される放熱用半田バン
プを備える半導体装置との組み合わせにおいて、放熱用
半田バンプを、基板接続面の一部の領域にまとめて配置
し、熱処理により基板へ接合された際に、隣接する半田
バンプ間に半田ブリッジが形成されて一体の接合層を形
成するようにしたことを特徴とする。
【００１５】この構造によれば、半導体装置と基板との
間に放熱用の一体の接合層が形成されるため、従来のよ
うに個々の放熱用半田バンプが独立して基板に接合され
る場合と比較して、放熱に利用される有効面積の比率が
高くなり、放熱効率を向上させることができる。
【００１６】隣接する放熱用半田バンプどうしを接合し
易くするためには、上記の構造において、放熱用パッド
の有効面積の当該領域の全面積に対する比率を、配線接
続用パッドの有効面積の当該領域の全面積に対する比率
より高く設定することが望ましい。また、基板の半導体
装置が接合される側の面にソルダーレジスト層を形成し
た場合には、このソルダーレジスト層に、配線接続用及
び放熱用の半田バンプを配線接続用及び放熱用のパッド
に接続させるための開口を形成し、放熱用に形成された
開口の径が、配線接続用に形成された開口の径より大き
くなるよう設計することが望ましい。なお、放熱用半田
バンプが接合される領域をカバーする連続した平面を放
熱用パッドとして形成することもできる。
【００１７】
【発明の実施の形態】以下、この発明にかかる半導体装
置の基板接続構造の実施形態を説明する。図１(ａ)，
(ｂ)は、第１の実施形態にかかる半導体装置１０を示
し、(ａ)は側面図、(ｂ)は底面図である。半導体装置１
０は、図示せぬ半導体素子(チップ)を内部に保持するパ
ッケージ(封止体に相当)１１と、このパッケージ１１の
基板接続面１１ａに接続された多数の放熱用半田バンプ
(第１の突起電極に相当)１３、および配線接続用半田バ
ンプ(第２の突起電極に相当)１４とを備えている。
【００１８】放熱用半田バンプ１３は、基板接続面１１
ａの中央領域にまとめて配置され、配線接続用半田バン
プ１４は、中央領域を囲む周囲領域に配置されている。
なお、配線接続用半田バンプ１４は、内蔵する半導体素
子の電極に接続されて配置されており、半導体素子の回
路を外部回路に接続する接点としての機能を有してい
る。
【００１９】半導体装置１０は、基板上に搭載されて熱
処理(リフロー)工程を経ることにより、図２(ａ)に示す
ように基板２０に接続される。基板２０には、放熱用半
田バンプ１３に対応する位置に放熱用パッド２１が設け
られ、配線接続用バンプ１４に対応する位置に配線接続
用パッド２２が設けられている。半導体装置１０は、熱
処理工程で各半田バンプを溶融させて各パッドに接合さ
せることにより、基板２０に固定される。
【００２０】配線接続用半田バンプ１４は、接続用端子
としてそれぞれ独立して対応する配線接続用パッド２２
に接続される必要があり、そのため、熱処理により隣接
するバンプ間で半田ブリッジが生じないように所定のピ
ッチで配置されている。一方、放熱用半田バンプ１３
は、図１に示すように配線接続用半田バンプ１４より狭
いピッチで形成されている。放熱用半田バンプ１３の配
置ピッチは、基板２０への接合のための熱処理の際に、
隣接する半田バンプ間に半田ブリッジが形成され、全て
の放熱用半田バンプ１３が図２(ａ)に示すような一体の
接合層３０を形成するように設定されている。なお、第
１の実施形態では、図２(ｂ)に示されるように、放熱用
の接合層３０が互いに独立して形成された放熱用パッド
２１上に接続されている。具体的には、例えば各半田バ
ンプの径が０．７６ｍｍである場合、放熱用半田バンプ
１３の配置ピッチは１．００ｍｍ、配線接続用半田バン
プ１４の配置ピッチは１．２７ｍｍ程度に設定するとよ
い。
【００２１】上記の構成によれば、実使用時に半導体装
置１内の半導体素子で発生した熱は、接合層３０を介し
て基板２０側に伝達され、基板２０で拡散して放熱され
る。このとき、半導体装置１０から基板２０側への熱伝
導部が、一体の接合層３０により構成されるため、従来
のように個々の放熱用半田バンプが独立して基板に接合
される場合と比較して、放熱に利用される有効面積の比
率が高く、放熱効率を向上させることができる。
【００２２】なお、隣接する放熱用半田バンプどうしを
接合し易くするためには、上記の構造において、放熱用
パッドの有効面積の当該領域の全面積に対する比率を、
配線接続用パッドの有効面積の当該領域の全面積に対す
る比率より高く設定すればよい。例えば、図３に示すよ
うに基板２０側にソルダーレジスト層４０を形成して各
パッドに対応する位置に開口４１，４２を形成する場
合、配線接続用パッド２２に対応する開口４２を図３
(ａ)に示すように所定の径ｄ1で形成し、放熱用パッド
２１に対応する開口４１を図３(ｂ)に示すようにより大
きい径ｄ2で形成する。
【００２３】配線接続用パッド２２用の開口４２の径、
すなわち有効面積比率は、前述のように熱処理により配
線接続用半田バンプ１４に半田ブリッジが形成されない
ように決定される。これに対して放熱用パッド２１につ
いては、その有効面積比率を高くすることにより、積極
的に半田ブリッジが形成されるようにしている。このよ
うに開口４１の径を比較的大きくすることにより、放熱
用半田バンプ１３の径も大きくすることができ、接合時
に半田ブリッジが形成されやすくなる。
【００２４】図４は、第２の実施形態にかかる半導体装
置の基板接合構造を示し、(ａ)は接合状態での側面図、
(ｂ)は基板の平面図、(ｃ)は(ａ)内の破線で囲まれた部
分の拡大図である。この例では、半導体装置１０側の構
成は第１の実施形態と同一であり、基板２０の放熱用半
田バンプ(接合層３０)が接合される領域に、この領域を
カバーする連続した平面が放熱用パッド２３として形成
されている。
【００２５】上記の構成によれば、接合時には溶融して
一体とされた接合層３０が、放熱用パッド２３に全面的
に接合される。したがって、接合層３０と基板２０との
間の熱伝導効率を第１の実施形態より高くすることがで
き、パッケージ内の半導体素子で発生した熱をより効率
よく基板２０側に伝達させて発散させることができる。
【００２６】図５は、第３の実施形態にかかる半導体装
置５０を示す断面図である。この例では、パッケージ５
１の基板接続面５１ａ側に、半導体素子５２からの熱を
伝達する熱伝導率の高い放熱板５３が設けられ、放熱用
半田バンプ５４をこの放熱板５３上に形成している。な
お、配線接続用半田バンプ５５は、第１の実施形態と同
様、周囲領域に形成されている。ワイヤ５６は、半導体
素子５２の電極と、配線接続用バンプ１４が設けられる
パッケージ５１側の電極との間を電気的に接続してい
る。また、放熱用判断バンプ５４のピッチが配線接続用
半田バンプのピッチより狭い点も第１の実施形態と同様
である。
【００２７】第３の実施形態によれば、半導体素子５１
で発生した熱は放熱板５３を介して効率よく放熱用半田
バンプ５４に伝達される。したがって、半導体装置５０
を熱処理工程を経て基板に接続し、一体の接合層を形成
することにより、第１の実施形態よりも高い放熱効率を
得ることができる。
【００２８】図６は、図５に示した第３の実施形態の変
形例を示した断面図である。この例では、第３の実施形
態の構成に加え、放熱板５３に半導体素子５１に直接接
触する中継部として凸部５３ａが複数形成されている。
この構成によれば、半導体素子５１で発生した熱は凸部
５３ａを介して、図５の例より効率よく放熱板５３に伝
導する。したがって、基板に接続して接合層を形成する
ことにより、第３の実施形態より高い放熱効率を得るこ
とができる。
【００２９】図７は、図５に示した第３の実施形態の他
の変形例を示す断面図である。この例では、第３の実施
形態の構成に加え、放熱板５３に半導体素子５１に直接
全面的に接触する中継部として平面部５３ｂが形成され
ている。この構成によれば、図６の例よりさらに放熱板
５３への熱伝導率を高めることができる。したがって、
基板に接続して接合層を形成することにより、図６の構
成より高い放熱効率を得ることができる。
【００３０】なお、図７の例のように半導体素子５１と
放熱板５３との間に平面部５３ｂを形成せずに、半導体
素子５１を直接放熱板５３上に直接、またはダイスボン
ド材を介して接合することもできる。この場合、ダイパ
ッドを放熱板５３に兼用することもできる。
【００３１】図８は、この発明の第４の実施形態にかか
る半導体装置６０を示す断面図である。この例では、半
導体素子６１がパッケージ６２の基板接続面６２ａ側に
露出したキャビティダウン構造の半導体装置６０を対象
としている。放熱用半田バンプ６３は、半導体素子６１
上に直接形成されている。なお、配線接続用半田バンプ
６４は、第１の実施形態と同様、周囲領域に形成されて
いる。また、放熱用判断バンプ６３のピッチが配線接続
用半田バンプ６４のピッチより狭い点も第１の実施形態
と同様である。
【００３２】第４の実施形態によれば、半導体素子６１
で発生した熱は直接放熱用半田バンプ６３に伝達される
ため、半導体装置６０を熱処理工程を経て基板に接続
し、一体の接合層を形成することにより、第１の実施形
態よりも高い放熱効率を得ることができる。
【００３３】図９は、図８に示した第４の実施形態の変
形例を示す側面図であり、半導体素子６１が配置された
部分を拡大して示している。この例では、半導体素子６
１の表面を含むパッケージ６２の基板接続面６２ａに、
複数の開口を有するソルダーレジスト層６５が形成され
ている。ソルダーレジスト層６５の中央領域には、放熱
用半田バンプ６３を形成するための開口６６が複数形成
されている。
【００３４】図９のようにソルダーレジスト層６５を設
けることにより、放熱用半田バンプ６３を形成する際
に、放熱用半田バンプ６３を容易に設計値通りの正確な
位置に形成することができる。放熱用半田バンプ６３
は、基板への接合時に半田ブリッジを形成するよう狭い
ピッチで形成されるため、半導体装置への搭載時にその
形成位置がずれると、隣接する半田バンプが互いに結合
する可能性がある。そして、基板への接合前に半田バン
プが結合すると、結合した部分は単独の半田バンプより
高さが低くなり、基板への接続時に基板に接触しない可
能性がある。上述のようにソルダーレジスト層６５に形
成された開口６６を基準に放熱用半田バンプを形成すれ
ば、位置ずれによる半田バンプの不用意な結合を防ぎ、
半田バンプの高さを揃えて基板へ接合を確実にすること
ができる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
基板への接続時に放熱用半田バンプがブリッジを形成し
て一体の接合層を形成するため、従来のように個々の放
熱用半田バンプが独立して基板に接合される場合と比較
して、放熱に利用される有効面積の比率が高くなり、放
熱効率を向上させることができる。
【図面の簡単な説明】
【図１】 第１の実施形態にかかる半導体装置を示し、
(ａ)は側面図、(ｂ)は底面図。
【図２】 図１の半導体装置の基板への接続構造を示
し、(ａ)は側面図、(ｂ)は(ａ)内の破線で囲まれた部分
の拡大図。
【図３】 第１の実施形態の基板にソルダーレジスト層
を設けた構造を示し、(ａ)は配線接続用パッドを示す断
面図、(ｂ)は放熱用パッドを示す断面図。
【図４】 第２の実施形態にかかる半導体装置の基板接
合構造を示し、(ａ)は接合状態での側面図、(ｂ)は基板
の平面図、(ｃ)は(ａ)内の破線で囲まれた部分の拡大
図。
【図５】 第３の実施形態にかかる半導体装置を示す断
面図。
【図６】 図５に示した第３の実施形態の変形例を示し
た断面図。
【図７】 図５に示した第３の実施形態の他の変形例を
示した断面図。
【図８】 第４の実施形態にかかる半導体装置を示す断
面図。
【図９】 図８に示した第４の実施形態の変形例を示す
側面図。
【図１０】 半田バンプを備える従来の半導体装置を示
し、(ａ)は側面図、(ｂ)は底面図。
【図１１】 図１０の半導体装置の基板への接続構造を
示す側面図。
【符号の説明】
１０ 半導体装置 １１ パッケージ １３ 放熱用半田バンプ １４ 配線接続用半田バンプ ２０ 基板 ２１ 放熱用パッド ２２ 配線接続用パッド ３０ 接合層

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を保持するパッケージの基板
    接続面に、複数の配線接続用半田バンプと複数の放熱用
    半田バンプとが形成された半導体装置において、 前記放熱用半田バンプは、前記基板接続面の一部の領域
    にまとめて配置され、基板への接合のための熱処理の際
    に、隣接する半田バンプ間に半田ブリッジが形成されて
    一体の接合層を形成するようなピッチで配置されている
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記放熱用半田バンプは、前記接続面の
    中央領域に配置され、前記配線接続用半田バンプは、前
    記中央領域を囲む周囲領域に配置されていることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記パッケージの基板接続面側には、前
    記半導体素子からの熱を伝達する熱伝導率の高い放熱板
    が設けられ、前記放熱用半田バンプは、前記放熱板上に
    形成されていることを特徴とする請求項１又は２のいず
    れかに記載の半導体装置。
  4. 【請求項４】 前記放熱板には、前記半導体素子に直接
    接触する中継部が形成されていることを特徴とする請求
    項３に記載の半導体装置。
  5. 【請求項５】 前記中継部は、前記半導体素子の前記放
    熱板側の面にほぼ全面的に接するよう配置されているこ
    とを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記半導体素子は、前記パッケージの前
    記基板接続面側に露出して配置され、前記放熱用半田バ
    ンプは、前記半導体素子に直接形成されていることを特
    徴とする請求項１に記載の半導体装置。
  7. 【請求項７】 前記半導体素子の前記基板接続面側の面
    には、複数の開口を有するソルダーレジスト層が形成さ
    れ、前記放熱用半田バンプは、前記ソルダーレジスト層
    の開口にそれぞれ形成されていることを特徴とする請求
    項６に記載の半導体装置。
  8. 【請求項８】 配線接続用パッド及び放熱用パッドを備
    える基板と、前記配線接続用パッドに接合される配線接
    続用半田バンプ及び前記放熱用パットに接合される放熱
    用半田バンプを備える半導体装置とを組み合わせて構成
    される半導体装置の基板接続構造において、 前記放熱用半田バンプは、前記基板接続面の一部の領域
    にまとめて配置され、熱処理により前記基板へ接合され
    た際に、隣接する半田バンプ間に半田ブリッジが形成さ
    れて一体の接合層を形成することを特徴とする半導体装
    置の基板接続構造。
  9. 【請求項９】 前記放熱用パッドの有効面積の当該領域
    の全面積に対する比率が、前記配線接続用パッドの有効
    面積の当該領域の全面積に対する比率より高く設定され
    ていることを特徴とする請求項８に記載の半導体装置の
    基板接続構造。
  10. 【請求項１０】 前記基板には、前記半導体装置が接合
    される側の面にソルダーレジスト層が形成され、該ソル
    ダーレジスト層には、前記配線接続用及び放熱用の半田
    バンプを前記配線接続用及び放熱用のパッドに接続させ
    るための開口が形成され、放熱用に形成された開口の径
    が、配線接続用に形成された開口の径より大きいことを
    特徴とする請求項８に記載の半導体装置の基板接続構
    造。
  11. 【請求項１１】 前記放熱用パッドは、前記放熱用半田
    バンプが接合される領域をカバーする連続した平面であ
    ることを特徴とする請求項９に記載の半導体装置の基板
    接続構造。
  12. 【請求項１２】 基板と、これに接合された半導体装置
    とを含み、これらの間に放熱用の熱伝導部が形成された
    半導体装置の基板接続構造において、 前記熱伝導部は、当該熱伝導部の領域内を埋める一体の
    接合層であることを特徴とする半導体装置の基板接続構
    造。
  13. 【請求項１３】 半導体素子と、 この半導体素子を封止する封止体と、 前記封止体の表面に第１の間隔で互いに配置された複数
    の第１の突起電極と、 前記第１の突起電極の周囲の領域に形成され、前記第１
    の間隔よりも広い第２の間隔で互いに配置された複数の
    第２の突起電極とを含むことを特徴とする半導体装置。
  14. 【請求項１４】 前記第２の突起電極は前記半導体素子
    と電気的に接続され、前記第１の突起電極は、前記半導
    体素子とは電気的に接続されないことを特徴とする請求
    項１３に記載の半導体装置。
  15. 【請求項１５】 表面に、密に配置された複数の第１の
    突起電極と、前記第１の突起電極より疎に配置された複
    数の第２の突起電極とを含むことを特徴とする半導体装
    置。
  16. 【請求項１６】 前記第１の突起電極は、前記半導体装
    置表面の略中央部に配置され、前記第２の突起電極は、
    前記第１の突起電極を取り巻く領域に配置されることを
    特徴とする請求項１５に記載の半導体装置。
JP23212698A 1998-08-18 1998-08-18 半導体装置およびその基板接続構造 Expired - Fee Related JP3602968B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23212698A JP3602968B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその基板接続構造
US09/376,063 US7123480B1 (en) 1998-08-18 1999-08-17 Package structure for a semiconductor device
US09/620,465 US6674163B1 (en) 1998-08-18 2000-07-20 Package structure for a semiconductor device
US11/521,554 US7514768B2 (en) 1998-08-18 2006-09-15 Package structure for a semiconductor device incorporating enhanced solder bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23212698A JP3602968B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその基板接続構造

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004151586A Division JP4225243B2 (ja) 2004-05-21 2004-05-21 半導体装置及び基板接続構造
JP2004236065A Division JP4371946B2 (ja) 2004-08-13 2004-08-13 半導体装置及びその基板接続構造

Publications (2)

Publication Number Publication Date
JP2000068403A true JP2000068403A (ja) 2000-03-03
JP3602968B2 JP3602968B2 (ja) 2004-12-15

Family

ID=16934418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23212698A Expired - Fee Related JP3602968B2 (ja) 1998-08-18 1998-08-18 半導体装置およびその基板接続構造

Country Status (2)

Country Link
US (2) US7123480B1 (ja)
JP (1) JP3602968B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141819B2 (en) 2003-05-19 2006-11-28 Oki Electric Industry Co., Ltd. Semiconductor package
KR100686986B1 (ko) 2004-03-15 2007-02-26 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
JP2008270728A (ja) * 2007-03-27 2008-11-06 Kyocera Corp 発光装置および照明装置
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages
JP2018133382A (ja) * 2017-02-14 2018-08-23 三菱電機株式会社 半導体パッケージ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556174B2 (ja) * 2004-12-15 2010-10-06 日本電気株式会社 携帯端末機器及び放熱方法
US20070158796A1 (en) * 2005-12-09 2007-07-12 International Rectifier Corporation Semiconductor package
TWI343780B (en) * 2007-12-14 2011-06-11 Delta Electronics Inc Power module package structure
JP2010056162A (ja) * 2008-08-26 2010-03-11 Fujitsu Ltd 半導体装置および回路基板組立体
US7787252B2 (en) * 2008-12-04 2010-08-31 Lsi Corporation Preferentially cooled electronic device
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US10431564B2 (en) * 2014-01-27 2019-10-01 Mediatek Inc. Structure and formation method of chip package structure
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
TWI620356B (zh) * 2016-10-07 2018-04-01 欣興電子股份有限公司 封裝結構及其製作方法
EP3340293A1 (de) * 2016-12-20 2018-06-27 Siemens Aktiengesellschaft Halbleitermodul mit stützstruktur auf der unterseite
KR102269743B1 (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
KR20210072178A (ko) * 2019-12-06 2021-06-17 삼성전자주식회사 테스트 범프들을 포함하는 반도체 패키지
KR20210108583A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20210131548A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 반도체 패키지
CN112038320A (zh) * 2020-08-05 2020-12-04 厦门通富微电子有限公司 一种基板及倒装芯片封装结构

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460537A (en) 1982-07-26 1984-07-17 Motorola, Inc. Slot transfer molding apparatus and methods
EP0268181B1 (en) * 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
FR2625038B1 (fr) * 1987-12-22 1990-08-17 Cit Alcatel Procede et dispositif de refroidissement d'un boitier de circuit integre
US5011066A (en) * 1990-07-27 1991-04-30 Motorola, Inc. Enhanced collapse solder interconnection
US5132778A (en) 1990-09-17 1992-07-21 Motorola, Inc. Transfer molding compound
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5153385A (en) 1991-03-18 1992-10-06 Motorola, Inc. Transfer molded semiconductor package with improved adhesion
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5592025A (en) 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
JPH07335784A (ja) * 1994-06-03 1995-12-22 Dainippon Printing Co Ltd 表面実装型半導体装置及びその製造方法
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP3104537B2 (ja) 1994-08-30 2000-10-30 松下電器産業株式会社 電子部品
JPH0897322A (ja) 1994-09-22 1996-04-12 Oki Electric Ind Co Ltd 半導体パッケージ
JP3599121B2 (ja) * 1994-10-31 2004-12-08 京セラ株式会社 画像装置
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JP2817712B2 (ja) * 1996-05-24 1998-10-30 日本電気株式会社 半導体装置及びその実装方法
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
US5708566A (en) * 1996-10-31 1998-01-13 Motorola, Inc. Solder bonded electronic module
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JP3378771B2 (ja) * 1997-05-30 2003-02-17 株式会社三井ハイテック 半導体装置の製造装置
KR20010023027A (ko) * 1997-08-19 2001-03-26 가나이 쓰토무 범프 전극 형성 방법 및 반도체 장치 제조 방법
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
KR100309957B1 (ko) * 1997-09-08 2002-08-21 신꼬오덴기 고교 가부시키가이샤 반도체장치
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
US6650015B2 (en) * 2002-02-05 2003-11-18 Siliconware Precision Industries Co., Ltd. Cavity-down ball grid array package with semiconductor chip solder ball
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
TW582106B (en) * 2003-02-19 2004-04-01 Advanced Semiconductor Eng Package and manufacturing method thereof
US7038311B2 (en) * 2003-12-18 2006-05-02 Texas Instruments Incorporated Thermally enhanced semiconductor package
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141819B2 (en) 2003-05-19 2006-11-28 Oki Electric Industry Co., Ltd. Semiconductor package
KR100686986B1 (ko) 2004-03-15 2007-02-26 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
JP2008270728A (ja) * 2007-03-27 2008-11-06 Kyocera Corp 発光装置および照明装置
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages
JP2018133382A (ja) * 2017-02-14 2018-08-23 三菱電機株式会社 半導体パッケージ

Also Published As

Publication number Publication date
JP3602968B2 (ja) 2004-12-15
US7123480B1 (en) 2006-10-17
US7514768B2 (en) 2009-04-07
US20070008704A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP3602968B2 (ja) 半導体装置およびその基板接続構造
JP2780649B2 (ja) 半導体装置
US8330264B2 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
JP2014187410A (ja) 基板とこの基板の第１の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
JP2002353398A (ja) 半導体装置
JPH06260532A (ja) フリップチップの接続構造
JPH10233509A (ja) 半導体パワー・デバイス
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JP2708309B2 (ja) マルチチップ型半導体装置
KR102359904B1 (ko) 반도체 패키지
JP2008085002A (ja) 半導体装置およびその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
US6674163B1 (en) Package structure for a semiconductor device
JP4225243B2 (ja) 半導体装置及び基板接続構造
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP7161862B2 (ja) 配線構造体および電子部品
JP4371946B2 (ja) 半導体装置及びその基板接続構造
US20050029655A1 (en) Semiconductor device
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
JPH09330994A (ja) 半導体装置
JPH08148647A (ja) 半導体装置
JPH09148482A (ja) 半導体装置
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP3348562B2 (ja) 半導体パッケージの実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees