JP3599121B2 - 画像装置 - Google Patents
画像装置 Download PDFInfo
- Publication number
- JP3599121B2 JP3599121B2 JP29244294A JP29244294A JP3599121B2 JP 3599121 B2 JP3599121 B2 JP 3599121B2 JP 29244294 A JP29244294 A JP 29244294A JP 29244294 A JP29244294 A JP 29244294A JP 3599121 B2 JP3599121 B2 JP 3599121B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- image
- wiring
- substrates
- individual electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 238000003491 array Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 20
- 238000007747 plating Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229920000106 Liquid crystal polymer Polymers 0.000 description 6
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000006071 cream Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【発明の利用分野】
この発明は、ＬＥＤヘッド等の画像形成装置やイメージセンサ等の画像読み取り装置等の画像装置に関する。
【０００２】
【従来技術】
発明者は、画像アレイ２個単位でかつ２個のアレイの中央に関して左右対称な個別電極配線を基板の第１の主面に設け、第２の主面には基板の長手方向にほぼ平行な長手方向配線を設けて、個別電極配線と長手方向配線とをスルーホールで接続した画像装置を提案した（例えば特願平５−２６５６１５号）。このような画像装置では、信号は個別電極駆動ＩＣから長手方向配線を経て個別電極配線に加わり、画像アレイに入力される。あるいは画像アレイからの信号が個別電極配線を経て長手方向配線に加わり、駆動ＩＣに入力される。個別電極配線への画像アレイの接続はフリップチップやワイヤボンディングで行い、フリップチップ接続の場合、多数の接続点を一挙に接続できる。
【０００３】
しかしながらこのような画像装置では、極めて多数のスルーホールが必要で、例えば受発光体の数を２５６０個とすると、その１／２の約１３００個のスルーホールが必要である。スルーホールは例えばドリルで加工し、スルーホール径は例えば０．１〜０．２ｍｍ程度と小さく、実際にはさらに小さなスルーホール径が望ましいが、加工の容易さを考慮して基板幅が増加するにもかかわらず、０．１〜０．２ｍｍ程度のスルーホール径とする。そしてスルーホール径が小さいため極細のドリルで加工し、このようなドリルは摩耗し易くまた折れ易いため、ドリルの寿命は例えば基板１枚の加工分程度と極めて短い。極細ドリルでの加工は遅く、スルーホールが例えば１３００箇所も有るため、ドリル加工に長時間を必要とする。
【０００４】
【発明の課題】
この発明の基本的課題は、画像アレイ２個単位で構成し、かつ２個の画像アレイの中央において左右ほぼ対称な個別電極配線を、画像アレイの列の両側に各々多数設け、各個別電極配線を長手方向配線に接続した画像装置において、
1) 長手方向配線と個別電極配線とを、スルーホールなしで接続することにある（請求項１〜５）。
2) 請求項１での追加の課題は、画像アレイを第２の基板で保護すると共に、画像アレイが、第１の基板の個別電極配線と第２の基板の長手方向配線との基板間接続の障害にならないようにすることにあり、
3) 請求項２，３での追加の課題は、画像アレイの多数の個別電極を基板の個別電極配線に一挙に接続することにあり、
4) 請求項３での追加の課題は、不透明な基板へのフリップチップ接続を可能にすることにあり、
5) 請求項４での追加の課題は、画像装置の対応用紙幅や分解能を自由に変えることができるようにすることにあり、
6) 請求項５での追加の課題は、不透明基板に必要な光透過窓を容易に形成できるようにすることにある。
【０００５】
【発明の構成】
この発明の画像装置は、主面上に多数の受発光体を備えた画像アレイが複数配列され、かつ該画像アレイ列の両側で画像アレイの２個を単位とし、２個の画像アレイの中央において左右ほぼ対称である前記画像アレイの各個別電極が接続される多数の個別電極配線を形成した長尺状の第１の基板と、長手方向にほぼ平行な長手方向配線を設けた長尺状の第２の基板とから成り、第２の基板に窪みや貫通穴等の穴を設けて画像アレイを収容し、前記長手方向配線に前記各個別電極配線を電気的に接続したことを特徴とする（請求項１）。
【０００６】
また好ましくは、画像アレイを透明基板の個別電極配線にフリップチップ接続する（請求項２）。第１の基板が不透明基板で、しかも画像アレイをフリップチップ接続する場合、第１の基板の画像アレイの受発光体に面した位置に窓を設ける（請求項３）。また好ましくは、第１の基板は複数の小基板からなり、各小基板は少なくとも１組の個別電極配線を備えて、各小基板に少なくとも２個の画像アレイを搭載する（請求項４）。フリップチップ接続で第１の基板が不透明な場合、好ましくは、１基板を画像アレイの列の両側に配置した２枚の基板で構成し、２枚の基板に画像アレイの受発光体に面した位置に隙間を設けて窓を構成し、かつバンプ接続により該２枚の基板を第２の基板に接続・固定する（請求項５）。
【０００７】
この発明は実施例に示すＬＥＤヘッドの他に、各種のプリントヘッドやイメージセンサに用いることができ、また各特許請求の範囲を逸脱しない範囲で種々の変形ができる。
【０００８】
【発明の作用】
この発明では、バンプ等を利用して、個別電極配線と長手方向配線とを接続する。このため、個別電極配線と長手方向配線間のスルーホールは不要になり、基板数は少なくとも２枚となる。第１の基板と第２の基板は画像アレイの列の両側でバンプ接続等により結合されて機械的にも一体となり、バンプ接続を用いる場合、バンプは第１及び第２の基板の一方あるいは両方に設け、バンプ接続ではスルーホール接続よりも基板での占有面積が小さく、基板幅を小さくすることが可能である。また画像アレイは第２の基板に設けた穴に収容して外部から保護し、かつ画像アレイが基板間接続に障害にならないようにする（請求項１）。なおこの明細書において、穴は貫通穴の他に底のある穴をも意味する。
【０００９】
個別電極配線への画像アレイの接続はワイヤボンディングでもフリップチップ接続でも良いが、フリップチップ接続では多数の接続点を一挙に接続でき、しかもセルフアラインメント効果等を用いて高精度に接続できる（請求項２）。第１の基板に画像アレイをフリップチップ接続し、しかも該基板が不透明な場合、第１の基板に受発光体に面した光透過窓を設け、この窓を光路にする（請求項３）。請求項４のように第１の基板を複数の小基板で構成すると、小基板の数を変えることで画像装置の対応用紙幅を変え、あるいは小基板のピッチを変えることで解像度を変えることができる。また小基板単位での組立や検査により、収率を増し、かつ不良時の修理を容易にできる。光透過窓は幅が例えば５０〜１００μｍでしかも長尺状なため、加工が難しい。そこで好ましくは請求項５のように、第１の基板を２枚の基板に分割し、その間の隙間を光透過窓とする（請求項５）。実施例では２枚の分割基板を両端で相互に突き当てて位置決めしたが、必ずしも両端で分割基板を突き当てる必要はない。
【００１０】
【実施例】
図１〜図１０に、各実施例を示す。図１〜図３に最初の実施例を示すと、２は第１の基板，４は第２の基板である。基板２，４には、ガラスエポキシ基板等の安価な硬質プリント基板，あるいは熱膨張率が小さく成型時の収縮が小さいため形状精度が高い液晶ポリマー基板，透明で画像アレイをフリップチップ接続した場合の光の取り出しが容易なガラスやポリカーボネート等の透明基板、を用いることが好ましい。第２の基板４には貫通穴６と窪み８があり、各々ＬＥＤアレイ１０とカソードＩＣ１２を収容する。カソードＩＣ１２はＬＥＤアレイ１０を例えば１個ずつ時分割駆動し、ＬＥＤアレイ１０の駆動はダイナミックドライブである。
【００１１】
１４はＬＥＤアレイ１０の発光体で、例えばアレイ１０毎に６４個あるいは１２８個や２５６個等を設け、各発光体１４に対する個別電極は発光体１４側の主面に２列に配置する。ＬＥＤアレイ１０は長さが例えば５．４ｍｍ，幅と高さが例えば各０．４ｍｍ程度である。ＬＥＤアレイ１０はここでは個別電極をワイヤボンディングするように示したが、フリップチップ接続の場合は各個別電極にバンプ等の接続電極を形成して、接続する。ＬＥＤアレイ１０の第２の主面には共通電極１６があり、予めクリーム半田を塗布する、あるいは半田メッキを施しておくのが好ましく、第１の基板２の共通電極配線１８に例えば半田付けする。また２０はアノードＩＣ、２２は第２の基板４に設けた穴で、アノードＩＣ２０を収容するためのものである。２４は、基板２，４を位置決めもしくは結合するためのピンの穴である。
【００１２】
アノードＩＣ２０からの出力配線２６，２６はバンプ列２８，２８に接続し、バンプ列２８，２８を第２の基板４のパッド列３０，３０に接続する。そしてパッド列３０，３０を第２の基板４の長手方向配線３２に接続する。なお第１の基板２に穴２２を設け、アノードＩＣ２０を直接長手方向配線３２にフリップチップ接続しても良い。第１の基板２には、ＬＥＤアレイ１０の２個単位のＵ字状の個別電極配線３４，３４があり、これらは配線３４，３４の中央、言い替えると２個のＬＥＤアレイ１０，１０の中央に関して長手方向に、後述のバンプ列３８を除いて左右対称で、かつアレイ１０の列の上下に各々設ける。例えばＬＥＤアレイ１０が６４ドットの発光体１４を有する場合、各個別電極配線３４は３２本の配線からなり、同様に長手方向配線３２も３２本の配線からなる。個別電極配線３４は、画像アレイ１０の列の両側に２組あるので、合計６４本の配線となる。
【００１３】
３６は個別電極配線３４の両端のパッド列で、ＬＥＤアレイ１０の個別電極と例えばワイヤボンドする。もちろんワイヤボンドに代えてフリップチップ接続しても良い。３８は個別電極配線３４に設けたバンプの列で、個別電極配線３４の配線ピッチが例えば５０μｍ程度と小さいため、好ましくは配線の角部のピッチが約１．４倍の７０μｍ程度に増加する部分に設ける。
【００１４】
個別電極配線３４と長手方向配線３２の詳細を図３に示す。なおＬＥＤアレイ１０へのボンディングワイヤは図示を省略した。４０は個別のパッド、４２は個別のバンプで個別電極配線３４の角にあり、しかも左右の角に配線の１つ置きにバンプ４２を配置する。また個別電極配線３４はパッド４０やバンプ４２を除いてエポキシ樹脂やアクリル樹脂等のレジスト膜４４で被覆し、長手方向配線３２から絶縁する。もちろんレジスト膜４４は、第２の基板４側に設けても良い。ここでバンプ４２の周囲の配線を曲げて、バンプ４２を避けるように配置すると、バンプ４２に対して最大で直径０．４ｍｍ程度の面積を割り当てることができ、その結果直径８０〜４００μｍ程度の大きなバンプ４２を設けることができる。もちろんバンプ４２の直径は８０〜２００μｍ程度で充分で、スルーホールの場合に比べ各バンプ４２が占める面積を小さくし、基板２，４の幅を小さくできる。各バンプ４２は、第２の基板の長手方向配線３２の斜線で示した位置に接続する。
【００１５】
バンプ２８，４２の材質は任意であるが、実施例ではメッキした半田とし、例えば配線２６，３４を被覆するレジスト膜４４に穴を設けて配線の一部を露出させ、そこに半田メッキして熱処理等で半田を球状に変形させ、バンプ２８，４２とする。さらにバンプ２８，４２の表面にはフラックス等を付着させて、基板２，４の接合時の仮止力とセルフアラインメント効果が得られるようにする。同様にパッド４０や共通電極配線１８の共通電極１６との接続部にも、半田メッキを施す。ここでは第１の基板２側にバンプを集約したが、第１の基板２と第２の基板４の双方にバンプを設けてバンプ／バンプの接続とし、あるいは第２の基板４側にバンプ２８，４２を設けても良い。
【００１６】
画像装置にはこれ以外にレンズアレイやハウジングがあり、レンズアレイはハウジングに固定して基板２，４に対して位置決めし、レンズは例えば単眼レンズとして、ＬＥＤアレイ１０と１：１に配置し、ＬＥＤ光を拡大して結像させる。これらの部分は図示を省略する。
【００１７】
実施例の画像装置の特徴を示す。アノードＩＣ２０からの信号は出力配線２６を介してバンプ列２８に加わり、第２基板のパッド列３０へ基板間接続され、第２の基板４の長手方向配線３２に入り、バンプ４２を経て第１の基板２の個別電極配線３４に加わる。この信号はパッド４０からＬＥＤアレイ１０の個別電極に加わる。ＬＥＤアレイ１０の共通電極１６を共通電極配線１８に半田付けし、共通電極配線１８はカソードＩＣ１２にフリップチップ接続する。この結果カソードＩＣ１２で、ＬＥＤアレイ１０を１個ずつダイナミックドライブできる。これらのため、スルーホールなしで個別電極配線３４と長手方向配線３２を接続でき、基板２，４をバンプ４２等で結合して機械的強度を高める。ＬＥＤアレイ１０やＩＣ１２，２０は穴６や窪み８，穴２２に収容されて保護し、基板２，４から突き出す部分がないため、画像装置の厚さを小さくできる。
【００１８】
画像装置の組立を説明すると、基板２，４に銅メッキや半田メッキを施し、あるいは銅箔等を貼付け、エッチングして配線２６，３４，１８，３２等を形成する。この後、例えば基板２側の非接続部をレジスト４４で被覆して、半田メッキ等を施してバンプ列２８，３８を形成する。次に、ＬＥＤアレイ１０の共通電極１６を共通電極配線１８に半田付け等で固定し、ＬＥＤアレイ１０をワイヤボンドし、ＩＣ１２，２０をフラックス等のセルフアラインメント効果等で位置決めして仮止する。次に基板２，４をピン等で一体に押圧した状態で、リフロー炉や熱風等で半田を溶融し、接続を完成する。これらの結果、パッド列３０をバンプ列２８に、長手方向配線３２をバンプ列３８に、ＩＣ１２，２０を対応する配線に一挙に半田付けできる。
【００１９】
【実施例２】
図４，図５に第２の実施例を示す。この実施例はＬＥＤアレイ１０を第１の基板２のパッド列３４にフリップチップ接続したもので、特に指摘した点以外は最初の実施例と同様である。ＬＥＤアレイ１０は第２の基板４の窪み４８や穴等に収容し、フリップチップ接続するので、第１の基板２がガラスエポキシや液晶ポリマー等で不透明な場合、光透過窓５０を発光体１４の下側に設けて、光を取り出せるようにする。第１の基板２がガラスやポリカーボネート等の透明基板の場合、窓５０は不要である。第２の基板４には窪み４８の底部にスルーホール５２を設け、第２の基板４の第２主面の共通電極配線５４に、共通電極１６を接続する。カソードＩＣ１２は例えば第２の基板４の窪み５６に収容し、共通電極配線５４を窪み５６の底まで引き延ばして、フリップチップ接続する。またアノードＩＣ２０は窪み２３や穴２２等に収容し、最初の実施例と同様に、バンプ列２８／パッド列３０間の接続を利用して、長手方向配線３２に接続する。
【００２０】
この場合、第２の基板４には液晶ポリマーが好ましい。液晶ポリマーは半田メッキ電極の密着性が高いため共通電極配線５４を窪み５６の底まで導くのが容易で、成型時の収縮が小さいため形状精度が高く、かつ耐熱性に優れ、しかも熱膨張率が小さい特徴を持つ。共通電極配線５４は例えば第２の基板４への半田メッキなどで設け、フォトレジストを露光したパターンを用いて不要部をエッチングして形成する。ここで窪み５６の斜面の角度αは図５に示すように６０度以下が好ましく、角度αを６０度以下にすると、レジストパターンを全面に均一に露光できる。そして露光が不均一な場合、特に光が当たりにくい窪み５６の断差部が露光されず、窪み５６の断差部で共通電極配線５４が断線あるいは短絡する等の恐れがある。これに対して角度αを６０度以下にすれば、窪み５６の斜面や断差部で共通電極配線５４が断線することが無い。
【００２１】
同様にＬＥＤアレイ１０を収容した窪み４８の角度、（図５の角度αと同様に定義する）、を６０度以下にすると、アレイ１０の挿入が容易で、挿入時にアレイ１０が倒れる等の事故が無い。これはＬＥＤアレイ１０の幅と高さが共に４００μｍ程度で、挿入時に倒れ易いためである。また窪み４８の底の、共通電極１６と接続する配線は多数の島部と島部を接続する細線とで構成し、共通電極１６には半田メッキを施す、あるいはクリーム半田を塗布するようにして、各々の小さな島部のセルフアラインメント効果で位置決めするのが好ましい。さらにＬＥＤアレイ１０は窪み４８から発光体１４側の主面が僅かに外に出るようにし、例えばエッチング加工で精密な穴を設けた金属プレートを当てて穴でＬＥＤアレイ１０の先端を保持する。このようにしてＬＥＤアレイ１０を窪み４８に位置決めし、フラックスやクリーム半田等で仮止めする。この後、プレートを外せば、フリップチップ接続できる。
【００２２】
この実施例の組立を示すと、最初の実施例と同様にして配線２６，３２，３４やバンプ列２８，３８を設け、ＬＥＤアレイ１０やＩＣ１２，２０を窪み４８、５６，２３に収容してフラックス等で仮止し、ピン穴２４，２４に図示しないピンを通して、基板２，４を一体にして、半田付けに必要な圧力を加える。次いでリフロー炉や熱風等で半田を溶融させると、半田のセルフアラインメント作用で位置決めが行われ、半田付けが完了する。これと同時に、ＬＥＤアレイ１０の個別電極の金バンプを金や金メッキ等の電極としておけば、半田メッキを施したパッド列３６に半田付けされる。
【００２３】
これらの結果、極めて多数の接続部、（Ａ４解像度３００ＤＰＩのＬＥＤヘッドで基板２，４間が約１３００箇所，ＬＥＤアレイ１０と配線３４間が２５６０箇所、合計約４００箇所）、を一挙に接続できる。またこれ以外にＩＣ１２，２０も一挙に接続できる。そして接続はセルフアラインメント作用のため高精度で、位置決め精度が高く、接続の信頼性も高い。また実施例ではスルーホール５２を用いるが、その数はＬＥＤアレイ１０の１個当たり１個に過ぎず、かつ径を大きくできるため加工上の負担は極く小さい。
【００２４】
【実施例３】
実施例２では２枚の基板２，４を用いたが、３枚の基板を用いても良い。このような実施例を図６に示し、特に指摘した点以外は実施例２と同様である。図において、６０は第３基板で、共通電極配線５４を設け、窪み６２に収容したカソードＩＣ１２にフリップチップ接続し、またＩＣ１２の反対側（図の右側）にも基板間接続部６４を設けて、基板４，６０を左右で機械的に固定する。このようにすると、ＬＥＤアレイ１０とＩＣ１２，２０を基板２，４，６０内に収容して電磁遮蔽や外力から保護し、さらにスルーホール５２を不要にできる。実施例２と実施例３の差は基板の枚数で、基板の枚数が少ないため実施例２が好ましいが、基板の枚数が２枚に限らないことを示すため、実施例３を示した。
【００２５】
【実施例４】
図７，図８に、小基板７０を用いた実施例を示す。この実施例は特に指摘した点以外は実施例２と同様で、小基板７０にはガラスエポキシ等の硬質プリント基板や熱膨張率の小さな液晶ポリマー等を用い、小基板７０には個別電極配線３４を２列に所定の個数だけ設け、小基板７０当たり例えば２個〜８個等のＬＥＤアレイ１０を搭載する。第２の基板４には例えば両端にアノードＩＣ２０，２０を配置して、長手方向配線３２に直接、即ち小基板７０を介さずに、フリップチップ接続する。もちろんアノードＩＣ２０は、一方の端等に１個のみ設けても良い。またカソードＩＣ１２は第２の基板４の第２の主面に配置し、共通電極配線５４にフリップチップ接続する。ここで図４，図５のようにカソードＩＣ１２を窪み５６に収容しても良く、図６のように第３基板６０を用いても良い。
【００２６】
この実施例では、ＬＥＤアレイ１０を小基板７０の個別電極配線３４にフリップチップ接続し、個別電極配線３４は前記のようにして長手方向配線３２に接続する。そして長手方向配線３２には、アノードＩＣ２０をフリップチップ接続する。これらの接続はセルフアラインメント効果を利用するのが好ましく、ＬＥＤアレイ１０に接続するパッド列３６の半田の融点を他の接続部の半田融点より高くし、先にＬＥＤアレイ１０を高精度に搭載接続した後に、小基板７０を第２の基板４に接続しても良い。また半田の融点を全て等しくし、ＬＥＤアレイ１０のフリップチップ接続と小基板７０の第２の基板４への接続・結合を同時に行っても良い。なお結像用のレンズは単眼レンズとし、小基板７０と１：１に対応させて、拡大画像を結像させる。
【００２７】
この実施例では小基板７０が画像装置の組立単位となり、小基板７０の数を変えることでＬＥＤヘッドの対応用紙幅を変えることができる。また小基板７０のピッチを変え、単眼レンズの倍率を変えれば、解像度を変えることができる。このように用紙サイズが変化しても、あるいは解像度が変化しても、小基板７０は共通で、互換性を高めることができる。さらに組立は小基板７０単位なので、小基板７０単位で検査して不良率を小さくし、また不良が発生した際の修正を容易に行うことができる。
【００２８】
【実施例５】
図９，図１０に第５の実施例を示す。この実施例は図４，図５の実施例の光透過窓５０を容易に設けられるように改良したもので、これに関する点以外は図４，図５の実施例と共通である。光透過窓５０の幅は、発光体１４の両側の個別電極間の幅で定まり、例えば５０〜１００μｍ程度である。これに対して窓５０の長さは例えば２０ｃｍ、あるいは少なくともＬＥＤアレイ１０の長さと長く、幅が狭く長い窓５０を正確に設けるのは難しい。例えば幅１００μｍで長さ２０ｃｍの穴を穴開け加工するのはきわめて難しい。そこでこの実施例では、第１の基板２を分割基板７２，７４に分割し、両側のアノードＩＣ２０，２０の部分で基板７２，７４を突合せ、中央部で基板７２，７４の隙間に窓５０を設ける。このようにすれば、例えば分割基板７２の縁をルーター等でエッジ加工するだけで、あるいは分割基板７２を型成型するだけで、窓５０を設けることができる。分割基板７２，７４は、好ましくはフリップチップ接続時の位置合わせのため、接続前に基板両端の突合せ部を接着剤等で固定・結合する。しかしフリップチップ接続前の位置合わせは適宜の治具で行い、第２の基板４へのバンプ結合で分割基板７２，７４を第２の基板４に結合するだけでも良い。さらに分割基板７２，７４への分割を図７，図８の小基板７０に適用し、小基板７０を窓５０を境とする２枚の分割基板で構成しても良い。
【００２９】
組立時には、分割基板７２，７４を、両端部で接着剤等により結合し一体にする。アノードＩＣ２０，２０は例えば分割基板７２にフリップチップ接続し、図２と同様にバンプ列２８を介して第２の基板４の長手方向配線３２に接続する。またＬＥＤアレイ１０を第２の基板４の窪み４８に前記のエッチングプレート等で位置決めし、窪み４８の底から共通電極１６に接続した配線を引出し、バンプ接続で分割基板７２に設けた共通電極配線１８に接続し、カソードＩＣ１２に接続する。ＬＥＤアレイ１０は分割基板７２，７４の個別電極配線３４，３４にフリップチップ接続し、これらの配線３４，３４を長手方向配線３２，３２にバンプ接続する。このように、接続時に分割基板７２，７４間を位置決めすることを除けば、図４，図５の実施例と組立方法は共通である。
【００３０】
実施例はＬＥＤヘッドを例にしたが、イメージセンサ等の他の画像装置でも同様に実施でき、画像アレイの種類は多数の受発光体を備えたもので有れば良い。
【００３１】
【発明の効果】
この発明では、
1) 長手方向配線と個別電極配線とをバンプを用いた基板間接続で接続し、スルーホールなしで接続できる、
2) またスルーホールを用いないため、長手方向配線と個別電極配線との接続部の占める面積が減少し、基板幅を小さくすることが可能で、
3) 第２の基板の穴に画像アレイを収容して、画像アレイを第２の基板で保護でき、
4) 画像アレイを第２の基板の穴に収容するので、画像アレイが第１の基板の個別電極配線と第２の基板の長手方向配線との基板間接続の障害にならない（請求項１〜５）。
5) 請求項２の発明では、画像アレイの多数の個別電極を個別電極配線に一挙にフリップチップ接続し、かつフリップチップ接続を利用して高精度に画像アレイを配線に接続でき、
6) 請求項３の発明では、基板に光透過窓を設けて、ガラスエポキシや液晶ポリマー等の不透明基板を用いることができるようにする。
7) 請求項４の発明では、小基板の数や小基板のピッチを変えることで画像装置の対応用紙幅や分解能を変えることができ、
8) かつ小基板単位での検査や修理により、歩留まりを高めかつ修理を容易にする。
9) 請求項５の発明では、２枚の分割基板の隙間を光透過窓とし、光透過窓を容易に形成できるようにする。
【図面の簡単な説明】
【図１】実施例の画像装置の断面図
【図２】実施例の画像装置の分解状態を示す平面図
【図３】実施例の画像装置の２枚の基板の要部平面図
【図４】第２の実施例の断面図
【図５】第２の実施例の要部拡大断面図
【図６】第３の実施例の断面図
【図７】第４の実施例の分解状態を示す平面図
【図８】第４の実施例の断面図
【図９】第５の実施例の分解状態を示す平面図
【図１０】第５の実施例の断面図
【符号の説明】
２ 第１の基板 ３８ バンプ列
４ 第２の基板 ４０ パッド
６ 穴 ４２ バンプ
８ 窪み ４４ レジスト膜
１０ ＬＥＤアレイ ４８ 窪み
１２ カソードＩＣ ５０ 光透過窓
１４ 発光体 ５２ スルーホール
１６ 共通電極 ５４ 共通電極配線
１８ 共通電極配線 ５６ 窪み
２０ アノードＩＣ ６０ 第３基板
２２ 穴 ６２ 窪み
２３ 窪み ６４ 接続部
２４ ピン穴 ７０ 小基板
２６ 出力配線 ７２ 分割基板
２８ バンプ列 ７４ 分割基板
３０ パッド列
３２ 長手方向配線
３４ 個別電極配線
３６ パッド列
【発明の利用分野】
この発明は、ＬＥＤヘッド等の画像形成装置やイメージセンサ等の画像読み取り装置等の画像装置に関する。
【０００２】
【従来技術】
発明者は、画像アレイ２個単位でかつ２個のアレイの中央に関して左右対称な個別電極配線を基板の第１の主面に設け、第２の主面には基板の長手方向にほぼ平行な長手方向配線を設けて、個別電極配線と長手方向配線とをスルーホールで接続した画像装置を提案した（例えば特願平５−２６５６１５号）。このような画像装置では、信号は個別電極駆動ＩＣから長手方向配線を経て個別電極配線に加わり、画像アレイに入力される。あるいは画像アレイからの信号が個別電極配線を経て長手方向配線に加わり、駆動ＩＣに入力される。個別電極配線への画像アレイの接続はフリップチップやワイヤボンディングで行い、フリップチップ接続の場合、多数の接続点を一挙に接続できる。
【０００３】
しかしながらこのような画像装置では、極めて多数のスルーホールが必要で、例えば受発光体の数を２５６０個とすると、その１／２の約１３００個のスルーホールが必要である。スルーホールは例えばドリルで加工し、スルーホール径は例えば０．１〜０．２ｍｍ程度と小さく、実際にはさらに小さなスルーホール径が望ましいが、加工の容易さを考慮して基板幅が増加するにもかかわらず、０．１〜０．２ｍｍ程度のスルーホール径とする。そしてスルーホール径が小さいため極細のドリルで加工し、このようなドリルは摩耗し易くまた折れ易いため、ドリルの寿命は例えば基板１枚の加工分程度と極めて短い。極細ドリルでの加工は遅く、スルーホールが例えば１３００箇所も有るため、ドリル加工に長時間を必要とする。
【０００４】
【発明の課題】
この発明の基本的課題は、画像アレイ２個単位で構成し、かつ２個の画像アレイの中央において左右ほぼ対称な個別電極配線を、画像アレイの列の両側に各々多数設け、各個別電極配線を長手方向配線に接続した画像装置において、
1) 長手方向配線と個別電極配線とを、スルーホールなしで接続することにある（請求項１〜５）。
2) 請求項１での追加の課題は、画像アレイを第２の基板で保護すると共に、画像アレイが、第１の基板の個別電極配線と第２の基板の長手方向配線との基板間接続の障害にならないようにすることにあり、
3) 請求項２，３での追加の課題は、画像アレイの多数の個別電極を基板の個別電極配線に一挙に接続することにあり、
4) 請求項３での追加の課題は、不透明な基板へのフリップチップ接続を可能にすることにあり、
5) 請求項４での追加の課題は、画像装置の対応用紙幅や分解能を自由に変えることができるようにすることにあり、
6) 請求項５での追加の課題は、不透明基板に必要な光透過窓を容易に形成できるようにすることにある。
【０００５】
【発明の構成】
この発明の画像装置は、主面上に多数の受発光体を備えた画像アレイが複数配列され、かつ該画像アレイ列の両側で画像アレイの２個を単位とし、２個の画像アレイの中央において左右ほぼ対称である前記画像アレイの各個別電極が接続される多数の個別電極配線を形成した長尺状の第１の基板と、長手方向にほぼ平行な長手方向配線を設けた長尺状の第２の基板とから成り、第２の基板に窪みや貫通穴等の穴を設けて画像アレイを収容し、前記長手方向配線に前記各個別電極配線を電気的に接続したことを特徴とする（請求項１）。
【０００６】
また好ましくは、画像アレイを透明基板の個別電極配線にフリップチップ接続する（請求項２）。第１の基板が不透明基板で、しかも画像アレイをフリップチップ接続する場合、第１の基板の画像アレイの受発光体に面した位置に窓を設ける（請求項３）。また好ましくは、第１の基板は複数の小基板からなり、各小基板は少なくとも１組の個別電極配線を備えて、各小基板に少なくとも２個の画像アレイを搭載する（請求項４）。フリップチップ接続で第１の基板が不透明な場合、好ましくは、１基板を画像アレイの列の両側に配置した２枚の基板で構成し、２枚の基板に画像アレイの受発光体に面した位置に隙間を設けて窓を構成し、かつバンプ接続により該２枚の基板を第２の基板に接続・固定する（請求項５）。
【０００７】
この発明は実施例に示すＬＥＤヘッドの他に、各種のプリントヘッドやイメージセンサに用いることができ、また各特許請求の範囲を逸脱しない範囲で種々の変形ができる。
【０００８】
【発明の作用】
この発明では、バンプ等を利用して、個別電極配線と長手方向配線とを接続する。このため、個別電極配線と長手方向配線間のスルーホールは不要になり、基板数は少なくとも２枚となる。第１の基板と第２の基板は画像アレイの列の両側でバンプ接続等により結合されて機械的にも一体となり、バンプ接続を用いる場合、バンプは第１及び第２の基板の一方あるいは両方に設け、バンプ接続ではスルーホール接続よりも基板での占有面積が小さく、基板幅を小さくすることが可能である。また画像アレイは第２の基板に設けた穴に収容して外部から保護し、かつ画像アレイが基板間接続に障害にならないようにする（請求項１）。なおこの明細書において、穴は貫通穴の他に底のある穴をも意味する。
【０００９】
個別電極配線への画像アレイの接続はワイヤボンディングでもフリップチップ接続でも良いが、フリップチップ接続では多数の接続点を一挙に接続でき、しかもセルフアラインメント効果等を用いて高精度に接続できる（請求項２）。第１の基板に画像アレイをフリップチップ接続し、しかも該基板が不透明な場合、第１の基板に受発光体に面した光透過窓を設け、この窓を光路にする（請求項３）。請求項４のように第１の基板を複数の小基板で構成すると、小基板の数を変えることで画像装置の対応用紙幅を変え、あるいは小基板のピッチを変えることで解像度を変えることができる。また小基板単位での組立や検査により、収率を増し、かつ不良時の修理を容易にできる。光透過窓は幅が例えば５０〜１００μｍでしかも長尺状なため、加工が難しい。そこで好ましくは請求項５のように、第１の基板を２枚の基板に分割し、その間の隙間を光透過窓とする（請求項５）。実施例では２枚の分割基板を両端で相互に突き当てて位置決めしたが、必ずしも両端で分割基板を突き当てる必要はない。
【００１０】
【実施例】
図１〜図１０に、各実施例を示す。図１〜図３に最初の実施例を示すと、２は第１の基板，４は第２の基板である。基板２，４には、ガラスエポキシ基板等の安価な硬質プリント基板，あるいは熱膨張率が小さく成型時の収縮が小さいため形状精度が高い液晶ポリマー基板，透明で画像アレイをフリップチップ接続した場合の光の取り出しが容易なガラスやポリカーボネート等の透明基板、を用いることが好ましい。第２の基板４には貫通穴６と窪み８があり、各々ＬＥＤアレイ１０とカソードＩＣ１２を収容する。カソードＩＣ１２はＬＥＤアレイ１０を例えば１個ずつ時分割駆動し、ＬＥＤアレイ１０の駆動はダイナミックドライブである。
【００１１】
１４はＬＥＤアレイ１０の発光体で、例えばアレイ１０毎に６４個あるいは１２８個や２５６個等を設け、各発光体１４に対する個別電極は発光体１４側の主面に２列に配置する。ＬＥＤアレイ１０は長さが例えば５．４ｍｍ，幅と高さが例えば各０．４ｍｍ程度である。ＬＥＤアレイ１０はここでは個別電極をワイヤボンディングするように示したが、フリップチップ接続の場合は各個別電極にバンプ等の接続電極を形成して、接続する。ＬＥＤアレイ１０の第２の主面には共通電極１６があり、予めクリーム半田を塗布する、あるいは半田メッキを施しておくのが好ましく、第１の基板２の共通電極配線１８に例えば半田付けする。また２０はアノードＩＣ、２２は第２の基板４に設けた穴で、アノードＩＣ２０を収容するためのものである。２４は、基板２，４を位置決めもしくは結合するためのピンの穴である。
【００１２】
アノードＩＣ２０からの出力配線２６，２６はバンプ列２８，２８に接続し、バンプ列２８，２８を第２の基板４のパッド列３０，３０に接続する。そしてパッド列３０，３０を第２の基板４の長手方向配線３２に接続する。なお第１の基板２に穴２２を設け、アノードＩＣ２０を直接長手方向配線３２にフリップチップ接続しても良い。第１の基板２には、ＬＥＤアレイ１０の２個単位のＵ字状の個別電極配線３４，３４があり、これらは配線３４，３４の中央、言い替えると２個のＬＥＤアレイ１０，１０の中央に関して長手方向に、後述のバンプ列３８を除いて左右対称で、かつアレイ１０の列の上下に各々設ける。例えばＬＥＤアレイ１０が６４ドットの発光体１４を有する場合、各個別電極配線３４は３２本の配線からなり、同様に長手方向配線３２も３２本の配線からなる。個別電極配線３４は、画像アレイ１０の列の両側に２組あるので、合計６４本の配線となる。
【００１３】
３６は個別電極配線３４の両端のパッド列で、ＬＥＤアレイ１０の個別電極と例えばワイヤボンドする。もちろんワイヤボンドに代えてフリップチップ接続しても良い。３８は個別電極配線３４に設けたバンプの列で、個別電極配線３４の配線ピッチが例えば５０μｍ程度と小さいため、好ましくは配線の角部のピッチが約１．４倍の７０μｍ程度に増加する部分に設ける。
【００１４】
個別電極配線３４と長手方向配線３２の詳細を図３に示す。なおＬＥＤアレイ１０へのボンディングワイヤは図示を省略した。４０は個別のパッド、４２は個別のバンプで個別電極配線３４の角にあり、しかも左右の角に配線の１つ置きにバンプ４２を配置する。また個別電極配線３４はパッド４０やバンプ４２を除いてエポキシ樹脂やアクリル樹脂等のレジスト膜４４で被覆し、長手方向配線３２から絶縁する。もちろんレジスト膜４４は、第２の基板４側に設けても良い。ここでバンプ４２の周囲の配線を曲げて、バンプ４２を避けるように配置すると、バンプ４２に対して最大で直径０．４ｍｍ程度の面積を割り当てることができ、その結果直径８０〜４００μｍ程度の大きなバンプ４２を設けることができる。もちろんバンプ４２の直径は８０〜２００μｍ程度で充分で、スルーホールの場合に比べ各バンプ４２が占める面積を小さくし、基板２，４の幅を小さくできる。各バンプ４２は、第２の基板の長手方向配線３２の斜線で示した位置に接続する。
【００１５】
バンプ２８，４２の材質は任意であるが、実施例ではメッキした半田とし、例えば配線２６，３４を被覆するレジスト膜４４に穴を設けて配線の一部を露出させ、そこに半田メッキして熱処理等で半田を球状に変形させ、バンプ２８，４２とする。さらにバンプ２８，４２の表面にはフラックス等を付着させて、基板２，４の接合時の仮止力とセルフアラインメント効果が得られるようにする。同様にパッド４０や共通電極配線１８の共通電極１６との接続部にも、半田メッキを施す。ここでは第１の基板２側にバンプを集約したが、第１の基板２と第２の基板４の双方にバンプを設けてバンプ／バンプの接続とし、あるいは第２の基板４側にバンプ２８，４２を設けても良い。
【００１６】
画像装置にはこれ以外にレンズアレイやハウジングがあり、レンズアレイはハウジングに固定して基板２，４に対して位置決めし、レンズは例えば単眼レンズとして、ＬＥＤアレイ１０と１：１に配置し、ＬＥＤ光を拡大して結像させる。これらの部分は図示を省略する。
【００１７】
実施例の画像装置の特徴を示す。アノードＩＣ２０からの信号は出力配線２６を介してバンプ列２８に加わり、第２基板のパッド列３０へ基板間接続され、第２の基板４の長手方向配線３２に入り、バンプ４２を経て第１の基板２の個別電極配線３４に加わる。この信号はパッド４０からＬＥＤアレイ１０の個別電極に加わる。ＬＥＤアレイ１０の共通電極１６を共通電極配線１８に半田付けし、共通電極配線１８はカソードＩＣ１２にフリップチップ接続する。この結果カソードＩＣ１２で、ＬＥＤアレイ１０を１個ずつダイナミックドライブできる。これらのため、スルーホールなしで個別電極配線３４と長手方向配線３２を接続でき、基板２，４をバンプ４２等で結合して機械的強度を高める。ＬＥＤアレイ１０やＩＣ１２，２０は穴６や窪み８，穴２２に収容されて保護し、基板２，４から突き出す部分がないため、画像装置の厚さを小さくできる。
【００１８】
画像装置の組立を説明すると、基板２，４に銅メッキや半田メッキを施し、あるいは銅箔等を貼付け、エッチングして配線２６，３４，１８，３２等を形成する。この後、例えば基板２側の非接続部をレジスト４４で被覆して、半田メッキ等を施してバンプ列２８，３８を形成する。次に、ＬＥＤアレイ１０の共通電極１６を共通電極配線１８に半田付け等で固定し、ＬＥＤアレイ１０をワイヤボンドし、ＩＣ１２，２０をフラックス等のセルフアラインメント効果等で位置決めして仮止する。次に基板２，４をピン等で一体に押圧した状態で、リフロー炉や熱風等で半田を溶融し、接続を完成する。これらの結果、パッド列３０をバンプ列２８に、長手方向配線３２をバンプ列３８に、ＩＣ１２，２０を対応する配線に一挙に半田付けできる。
【００１９】
【実施例２】
図４，図５に第２の実施例を示す。この実施例はＬＥＤアレイ１０を第１の基板２のパッド列３４にフリップチップ接続したもので、特に指摘した点以外は最初の実施例と同様である。ＬＥＤアレイ１０は第２の基板４の窪み４８や穴等に収容し、フリップチップ接続するので、第１の基板２がガラスエポキシや液晶ポリマー等で不透明な場合、光透過窓５０を発光体１４の下側に設けて、光を取り出せるようにする。第１の基板２がガラスやポリカーボネート等の透明基板の場合、窓５０は不要である。第２の基板４には窪み４８の底部にスルーホール５２を設け、第２の基板４の第２主面の共通電極配線５４に、共通電極１６を接続する。カソードＩＣ１２は例えば第２の基板４の窪み５６に収容し、共通電極配線５４を窪み５６の底まで引き延ばして、フリップチップ接続する。またアノードＩＣ２０は窪み２３や穴２２等に収容し、最初の実施例と同様に、バンプ列２８／パッド列３０間の接続を利用して、長手方向配線３２に接続する。
【００２０】
この場合、第２の基板４には液晶ポリマーが好ましい。液晶ポリマーは半田メッキ電極の密着性が高いため共通電極配線５４を窪み５６の底まで導くのが容易で、成型時の収縮が小さいため形状精度が高く、かつ耐熱性に優れ、しかも熱膨張率が小さい特徴を持つ。共通電極配線５４は例えば第２の基板４への半田メッキなどで設け、フォトレジストを露光したパターンを用いて不要部をエッチングして形成する。ここで窪み５６の斜面の角度αは図５に示すように６０度以下が好ましく、角度αを６０度以下にすると、レジストパターンを全面に均一に露光できる。そして露光が不均一な場合、特に光が当たりにくい窪み５６の断差部が露光されず、窪み５６の断差部で共通電極配線５４が断線あるいは短絡する等の恐れがある。これに対して角度αを６０度以下にすれば、窪み５６の斜面や断差部で共通電極配線５４が断線することが無い。
【００２１】
同様にＬＥＤアレイ１０を収容した窪み４８の角度、（図５の角度αと同様に定義する）、を６０度以下にすると、アレイ１０の挿入が容易で、挿入時にアレイ１０が倒れる等の事故が無い。これはＬＥＤアレイ１０の幅と高さが共に４００μｍ程度で、挿入時に倒れ易いためである。また窪み４８の底の、共通電極１６と接続する配線は多数の島部と島部を接続する細線とで構成し、共通電極１６には半田メッキを施す、あるいはクリーム半田を塗布するようにして、各々の小さな島部のセルフアラインメント効果で位置決めするのが好ましい。さらにＬＥＤアレイ１０は窪み４８から発光体１４側の主面が僅かに外に出るようにし、例えばエッチング加工で精密な穴を設けた金属プレートを当てて穴でＬＥＤアレイ１０の先端を保持する。このようにしてＬＥＤアレイ１０を窪み４８に位置決めし、フラックスやクリーム半田等で仮止めする。この後、プレートを外せば、フリップチップ接続できる。
【００２２】
この実施例の組立を示すと、最初の実施例と同様にして配線２６，３２，３４やバンプ列２８，３８を設け、ＬＥＤアレイ１０やＩＣ１２，２０を窪み４８、５６，２３に収容してフラックス等で仮止し、ピン穴２４，２４に図示しないピンを通して、基板２，４を一体にして、半田付けに必要な圧力を加える。次いでリフロー炉や熱風等で半田を溶融させると、半田のセルフアラインメント作用で位置決めが行われ、半田付けが完了する。これと同時に、ＬＥＤアレイ１０の個別電極の金バンプを金や金メッキ等の電極としておけば、半田メッキを施したパッド列３６に半田付けされる。
【００２３】
これらの結果、極めて多数の接続部、（Ａ４解像度３００ＤＰＩのＬＥＤヘッドで基板２，４間が約１３００箇所，ＬＥＤアレイ１０と配線３４間が２５６０箇所、合計約４００箇所）、を一挙に接続できる。またこれ以外にＩＣ１２，２０も一挙に接続できる。そして接続はセルフアラインメント作用のため高精度で、位置決め精度が高く、接続の信頼性も高い。また実施例ではスルーホール５２を用いるが、その数はＬＥＤアレイ１０の１個当たり１個に過ぎず、かつ径を大きくできるため加工上の負担は極く小さい。
【００２４】
【実施例３】
実施例２では２枚の基板２，４を用いたが、３枚の基板を用いても良い。このような実施例を図６に示し、特に指摘した点以外は実施例２と同様である。図において、６０は第３基板で、共通電極配線５４を設け、窪み６２に収容したカソードＩＣ１２にフリップチップ接続し、またＩＣ１２の反対側（図の右側）にも基板間接続部６４を設けて、基板４，６０を左右で機械的に固定する。このようにすると、ＬＥＤアレイ１０とＩＣ１２，２０を基板２，４，６０内に収容して電磁遮蔽や外力から保護し、さらにスルーホール５２を不要にできる。実施例２と実施例３の差は基板の枚数で、基板の枚数が少ないため実施例２が好ましいが、基板の枚数が２枚に限らないことを示すため、実施例３を示した。
【００２５】
【実施例４】
図７，図８に、小基板７０を用いた実施例を示す。この実施例は特に指摘した点以外は実施例２と同様で、小基板７０にはガラスエポキシ等の硬質プリント基板や熱膨張率の小さな液晶ポリマー等を用い、小基板７０には個別電極配線３４を２列に所定の個数だけ設け、小基板７０当たり例えば２個〜８個等のＬＥＤアレイ１０を搭載する。第２の基板４には例えば両端にアノードＩＣ２０，２０を配置して、長手方向配線３２に直接、即ち小基板７０を介さずに、フリップチップ接続する。もちろんアノードＩＣ２０は、一方の端等に１個のみ設けても良い。またカソードＩＣ１２は第２の基板４の第２の主面に配置し、共通電極配線５４にフリップチップ接続する。ここで図４，図５のようにカソードＩＣ１２を窪み５６に収容しても良く、図６のように第３基板６０を用いても良い。
【００２６】
この実施例では、ＬＥＤアレイ１０を小基板７０の個別電極配線３４にフリップチップ接続し、個別電極配線３４は前記のようにして長手方向配線３２に接続する。そして長手方向配線３２には、アノードＩＣ２０をフリップチップ接続する。これらの接続はセルフアラインメント効果を利用するのが好ましく、ＬＥＤアレイ１０に接続するパッド列３６の半田の融点を他の接続部の半田融点より高くし、先にＬＥＤアレイ１０を高精度に搭載接続した後に、小基板７０を第２の基板４に接続しても良い。また半田の融点を全て等しくし、ＬＥＤアレイ１０のフリップチップ接続と小基板７０の第２の基板４への接続・結合を同時に行っても良い。なお結像用のレンズは単眼レンズとし、小基板７０と１：１に対応させて、拡大画像を結像させる。
【００２７】
この実施例では小基板７０が画像装置の組立単位となり、小基板７０の数を変えることでＬＥＤヘッドの対応用紙幅を変えることができる。また小基板７０のピッチを変え、単眼レンズの倍率を変えれば、解像度を変えることができる。このように用紙サイズが変化しても、あるいは解像度が変化しても、小基板７０は共通で、互換性を高めることができる。さらに組立は小基板７０単位なので、小基板７０単位で検査して不良率を小さくし、また不良が発生した際の修正を容易に行うことができる。
【００２８】
【実施例５】
図９，図１０に第５の実施例を示す。この実施例は図４，図５の実施例の光透過窓５０を容易に設けられるように改良したもので、これに関する点以外は図４，図５の実施例と共通である。光透過窓５０の幅は、発光体１４の両側の個別電極間の幅で定まり、例えば５０〜１００μｍ程度である。これに対して窓５０の長さは例えば２０ｃｍ、あるいは少なくともＬＥＤアレイ１０の長さと長く、幅が狭く長い窓５０を正確に設けるのは難しい。例えば幅１００μｍで長さ２０ｃｍの穴を穴開け加工するのはきわめて難しい。そこでこの実施例では、第１の基板２を分割基板７２，７４に分割し、両側のアノードＩＣ２０，２０の部分で基板７２，７４を突合せ、中央部で基板７２，７４の隙間に窓５０を設ける。このようにすれば、例えば分割基板７２の縁をルーター等でエッジ加工するだけで、あるいは分割基板７２を型成型するだけで、窓５０を設けることができる。分割基板７２，７４は、好ましくはフリップチップ接続時の位置合わせのため、接続前に基板両端の突合せ部を接着剤等で固定・結合する。しかしフリップチップ接続前の位置合わせは適宜の治具で行い、第２の基板４へのバンプ結合で分割基板７２，７４を第２の基板４に結合するだけでも良い。さらに分割基板７２，７４への分割を図７，図８の小基板７０に適用し、小基板７０を窓５０を境とする２枚の分割基板で構成しても良い。
【００２９】
組立時には、分割基板７２，７４を、両端部で接着剤等により結合し一体にする。アノードＩＣ２０，２０は例えば分割基板７２にフリップチップ接続し、図２と同様にバンプ列２８を介して第２の基板４の長手方向配線３２に接続する。またＬＥＤアレイ１０を第２の基板４の窪み４８に前記のエッチングプレート等で位置決めし、窪み４８の底から共通電極１６に接続した配線を引出し、バンプ接続で分割基板７２に設けた共通電極配線１８に接続し、カソードＩＣ１２に接続する。ＬＥＤアレイ１０は分割基板７２，７４の個別電極配線３４，３４にフリップチップ接続し、これらの配線３４，３４を長手方向配線３２，３２にバンプ接続する。このように、接続時に分割基板７２，７４間を位置決めすることを除けば、図４，図５の実施例と組立方法は共通である。
【００３０】
実施例はＬＥＤヘッドを例にしたが、イメージセンサ等の他の画像装置でも同様に実施でき、画像アレイの種類は多数の受発光体を備えたもので有れば良い。
【００３１】
【発明の効果】
この発明では、
1) 長手方向配線と個別電極配線とをバンプを用いた基板間接続で接続し、スルーホールなしで接続できる、
2) またスルーホールを用いないため、長手方向配線と個別電極配線との接続部の占める面積が減少し、基板幅を小さくすることが可能で、
3) 第２の基板の穴に画像アレイを収容して、画像アレイを第２の基板で保護でき、
4) 画像アレイを第２の基板の穴に収容するので、画像アレイが第１の基板の個別電極配線と第２の基板の長手方向配線との基板間接続の障害にならない（請求項１〜５）。
5) 請求項２の発明では、画像アレイの多数の個別電極を個別電極配線に一挙にフリップチップ接続し、かつフリップチップ接続を利用して高精度に画像アレイを配線に接続でき、
6) 請求項３の発明では、基板に光透過窓を設けて、ガラスエポキシや液晶ポリマー等の不透明基板を用いることができるようにする。
7) 請求項４の発明では、小基板の数や小基板のピッチを変えることで画像装置の対応用紙幅や分解能を変えることができ、
8) かつ小基板単位での検査や修理により、歩留まりを高めかつ修理を容易にする。
9) 請求項５の発明では、２枚の分割基板の隙間を光透過窓とし、光透過窓を容易に形成できるようにする。
【図面の簡単な説明】
【図１】実施例の画像装置の断面図
【図２】実施例の画像装置の分解状態を示す平面図
【図３】実施例の画像装置の２枚の基板の要部平面図
【図４】第２の実施例の断面図
【図５】第２の実施例の要部拡大断面図
【図６】第３の実施例の断面図
【図７】第４の実施例の分解状態を示す平面図
【図８】第４の実施例の断面図
【図９】第５の実施例の分解状態を示す平面図
【図１０】第５の実施例の断面図
【符号の説明】
２ 第１の基板 ３８ バンプ列
４ 第２の基板 ４０ パッド
６ 穴 ４２ バンプ
８ 窪み ４４ レジスト膜
１０ ＬＥＤアレイ ４８ 窪み
１２ カソードＩＣ ５０ 光透過窓
１４ 発光体 ５２ スルーホール
１６ 共通電極 ５４ 共通電極配線
１８ 共通電極配線 ５６ 窪み
２０ アノードＩＣ ６０ 第３基板
２２ 穴 ６２ 窪み
２３ 窪み ６４ 接続部
２４ ピン穴 ７０ 小基板
２６ 出力配線 ７２ 分割基板
２８ バンプ列 ７４ 分割基板
３０ パッド列
３２ 長手方向配線
３４ 個別電極配線
３６ パッド列
Claims (5)
- 主面上に多数の受発光体を備えた画像アレイが複数配列され、かつ該画像アレイ列の両側で画像アレイの２個を単位とし、２個の画像アレイの中央において左右ほぼ対称である前記画像アレイの各個別電極が接続される多数の個別電極配線を形成した長尺状の第１の基板と、
長手方向にほぼ平行な長手方向配線を設けた長尺状の第２の基板とから成り、前記第２の基板に穴を形成し、該穴内に画像アレイを収容して、前記長手方向配線に前記各個別電極配線を電気的に接続したことを特徴とする、画像装置。 - 前記第１の基板を透明基板とすると共に該第１の基板の個別電極配線に画像アレイの個別電極をフリップチップ接続させたことを特徴とする、請求項１の画像装置。
- 前記第１の基板を不透明基板とすると共に該第１の基板の個別電極配線に画像アレイの個別電極をフリップチップ接続させ、かつ該基板の画像アレイの受発光体が面する位置に窓を設けたことを特徴とする、請求項１の画像装置。
- 前記第１の基板は複数の小基板からなり、各小基板は少なくとも１組の個別電極配線を備えて、各小基板に少なくとも２個の画像アレイを搭載したことを特徴とする、請求項１ないし請求項３のいずれかの画像装置。
- 前記第１の基板を画像アレイの列の両側に配置した２枚の基板で構成し、該２枚の基板に画像アレイの受発光体に面した位置に隙間を設けて前記窓を構成し、かつ２枚の基板に形成した個別電極配線を第２の基板に設けた長手方向配線に電気的に接続させることによって固定したことを特徴とする、請求項３の画像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29244294A JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29244294A JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08129344A JPH08129344A (ja) | 1996-05-21 |
| JP3599121B2 true JP3599121B2 (ja) | 2004-12-08 |
Family
ID=17781854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29244294A Expired - Fee Related JP3599121B2 (ja) | 1994-10-31 | 1994-10-31 | 画像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180012544A (ko) * | 2016-07-27 | 2018-02-06 | 박승환 | 고해상도 투명 발광장치 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
| JP2013218842A (ja) * | 2012-04-06 | 2013-10-24 | Sharp Corp | 照明装置、表示装置、及びテレビ受信装置 |
-
1994
- 1994-10-31 JP JP29244294A patent/JP3599121B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180012544A (ko) * | 2016-07-27 | 2018-02-06 | 박승환 | 고해상도 투명 발광장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08129344A (ja) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172142B1 (ko) | 배선 기판의 리드와 광전 변환 소자의 전극 패드를 이방성 도전막에 의해 접속한 광전 변환 소자의 실장 장치 및 제조 방법 | |
| US6915049B2 (en) | Optical module and method of manufacturing the same, and optical transmission device | |
| KR100699823B1 (ko) | 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법 | |
| US20110249106A1 (en) | Image pickup apparatus, endoscope and manufacturing method for image pickup apparatus | |
| JP2004134649A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
| JP2005333142A (ja) | チップパッケージ、そのパッケージを含むイメージセンサーモジュール及びその製造方法 | |
| JP2012064883A (ja) | 撮像装置および撮像装置の製造方法 | |
| WO2018092347A1 (ja) | 撮像モジュール、および内視鏡 | |
| JPH0969983A (ja) | 固体撮像装置 | |
| WO2017037828A1 (ja) | 内視鏡、電子ユニットおよび電子ユニットの製造方法 | |
| JP3599121B2 (ja) | 画像装置 | |
| WO2016166809A1 (ja) | 撮像モジュール、および撮像モジュールの製造方法 | |
| EP0474508A2 (en) | Liquid crystal display device and mounting arrangement therefor | |
| JP3460330B2 (ja) | 画像装置 | |
| JP2918423B2 (ja) | 画像装置 | |
| US20180368662A1 (en) | Optical transmission module and endoscope | |
| JP2003131080A (ja) | 光モジュール及びその製造方法並びに光伝達装置 | |
| JP2838181B2 (ja) | 画像装置 | |
| JP2889800B2 (ja) | 画像装置 | |
| JP2935402B2 (ja) | 画像装置 | |
| JPH0997870A (ja) | 電子装置及びその製造方法 | |
| JPS6370820A (ja) | 電子内視鏡 | |
| WO2017115412A1 (ja) | 光伝送モジュールおよび内視鏡 | |
| JPH07131075A (ja) | 画像装置 | |
| WO2017179149A1 (ja) | 内視鏡用光伝送モジュールの製造方法および内視鏡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |