KR20010023027A - 범프 전극 형성 방법 및 반도체 장치 제조 방법 - Google Patents

범프 전극 형성 방법 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20010023027A
KR20010023027A KR1020007001637A KR20007001637A KR20010023027A KR 20010023027 A KR20010023027 A KR 20010023027A KR 1020007001637 A KR1020007001637 A KR 1020007001637A KR 20007001637 A KR20007001637 A KR 20007001637A KR 20010023027 A KR20010023027 A KR 20010023027A
Authority
KR
South Korea
Prior art keywords
bump
electrode
solder paste
paste material
electrode pad
Prior art date
Application number
KR1020007001637A
Other languages
English (en)
Inventor
후꾸야마사또루
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010023027A publication Critical patent/KR20010023027A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Abstract

범프 전극의 형성 방법에 있어서, 범프 형성 지그의 일표면에 설치된 오목부내에 땜납 페이스트재를 충전하고, 상기 범프 형성 지그의 오목부와 기재(반도체 칩 또는 배선 기판)의 일표면에 설치된 전극 패드를 마주 보게 한 상태로 상기 땜납 페이스트재를 용융하여 상기 기재의 전극 패드에 범프 전극을 형성함으로써, 전극 패드 상에 형성되는 범프 전극의 크기를 균일하게 할 수 있다. 또한, 기재 (반도체 칩 또는 배선 기판)의 전극 패드사이에서의 단락을 방지할 수 있다. 또한, 범프 전극을 갖는 반도체 장치의 제조 프로세스에 있어서의 수율을 높일 수 있다.

Description

범프 전극 형성 방법 및 반도체 장치 제조 방법{METHOD FOR FORMING BUMP ELECTRODE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
반도체 칩의 전극 패드 상에 또는 배선 기판의 전극 패드 상에 범프 전극을 형성하는 범프 형성 기술로서, 땜납 입자와 플럭스를 혼합한 반고체 상태의 땜납 페이스트재를 이용하여 범프 전극을 형성하는 범프 형성 기술이, 예를 들면 일본 특개평 7-263448호 공보 및 일본 특개평 8-330719호 공보에 기재되어 있다.
일본 특개평 7-263448호 공보에 기재된 범프 형성 기술 (A)은 아래와 같다.
우선, 평면판에 유리재로 이루어지는 스크린 마스크를 장착한다 (부착한다). 스크린 마스크는 범프 전극을 형성하기 위한 땜납 페이스트재가 충전되는 개구부(관통 홀)를 갖고 있다. 이어서, 스크린 마스크의 개구부 내에 땜납 페이스트재를 스키지에 의해 충전한다. 다음에, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재와 함께 스크린 마스크를 평면판으로부터 제거한다. 이어서, 반도체 칩의 전극 패드 또는 배선 기판의 전극 패드와 스크린 마스크의 개구부를 마주 보게 한 상태로, 반도체 칩 또는 배선 기판 [이하, 반도체 칩 및 배선 기판을 총칭하여 기재(基材)라고 부름]에 스크린 마스크를 장착한다. 이어서, 열처리를 실시하고, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재를 용융하여 범프 전극을 형성한다. 이에 의해, 기재의 전극 패드 상에 범프 전극이 형성된다.
일본 특개평 8-330719호 공보에 기재된 범프 형성 기술 (B)은 아래와 같다.
우선, 기재에 스테인레스 재료로 이루어지는 스크린 마스크를 장착한다 (부착한다). 스크린 마스크의 장착은 기재의 전극 패드와 스크린 마스크의 개구부 (관통 홀)를 마주 보게 한 상태에서 행한다. 이어서, 스크린 마스크의 개구부 내에 땜납 페이스트재를 스키지에 의해 충전한다. 이어서, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재가 기재의 전극 패드 상에 잔존하도록, 기재로부터 스크린 마스크를 제거한다. 이어서, 열처리를 실시하여 기재의 전극 패드 상의 땜납 페이스트재를 용융시켜 범프 전극을 형성한다. 이에 의해, 기재의 전극 패드 상에 범프 전극이 형성된다.
이러한 방식으로 범프 전극을 형성하는 범프 형성 기술 (A) 및 범프 형성 기술 (B)에 있어서는, 땜납 페이스트재의 조성을 자유롭게 선택할 수 있으므로, 증착법(蒸着法)을 이용하여 범프 전극을 형성하는 범프 형성 기술과 비교하여, 저융점 조성의 범프 전극, 구체적으로는 37[중량%] Pb(납)-63[중량%] Sn(주석) 조성의 범프 전극을 용이하게 형성할 수 있다. 또한, 스크린 마스크의 두께 및 개구부의 면적을 변경함에 따라 땜납 페이스트재의 량을 증가할 수 있으므로, 도금법을 이용하여 범프 전극을 형성하는 범프 형성 기술과 비교하여, 높이가 높은 범프 전극, 구체적으로는 높이가 40[㎛]이상의 범프 전극을 용이하게 형성할 수 있다. 또한, 기재의 일표면에 설치된 복수의 전극 패드의 각각의 표면상에 일괄해서 범프 전극을 형성할 수 있기 때문에, 볼 본딩법(ball bonding method)을 이용하여 범프 전극을 형성하는 범프 형성 기술과 비교하여, 범프 전극의 형성 비용을 저감시킬 수 있다. 또한, 복수의 전극 패드의 각각의 표면상에 형성된 땜납 페이스트재를 용융함으로써 범프 전극을 형성하므로, 볼 공급법을 이용하여 범프 전극을 형성하는 범프 형성 기술과 비교하여, 복수의 전극 패드의 각각에 범프 전극을 확실하게 형성할 수 있다. 볼 공급법은 미리 형성된 땜납볼을 전극 패드의 표면상에 흡인 지그(suction jig)를 이용하여 공급하기 때문에 공급 불량이 발생하기 쉽다.
또, 증착법을 이용하여 범프 전극을 형성하는 범프 형성 기술에 대해서는, 예를 들면 일본 특개평 6-275628호 공보에 기재되어 있다.
또한, 도금법을 이용하여 범프 전극을 형성하는 범프 형성 기술에 대해서는, 예를 들면 1994년 전자 정보 통신 학회 추계 대회 자료, 제28페이지 「고밀도 땜납 범프 기술의 검토」에 기재되어 있다.
또한, 볼 본딩법을 이용하여 범프 전극을 형성하는 범프 형성 기술에 대해서는, 예를 들면 Fine Pitch SMT 실장 기술 세미나 자료, 1996년 11월, P6-1∼11 「마이크로 범프 형성 기술」에 기재되어 있다.
또한, 볼 공급법을 이용하여 범프 전극을 형성하는 범프 형성 기술에 대해서는, 예를 들면 일본 특개평 5-129374호 공보에 기재되어 있다.
그런데, 상술된 땜납 페이스트재를 이용하여 범프 전극을 형성하는 범프 형성 기술은, 기재의 전극 패드 상에 형성되는 땜납 페이스트재의 량을 스크린 마스크의 두께 및 개구부의 면적으로 계량하여 범프 전극의 크기를 자유롭게 설정할 수 있다. 그러나, 본 발명은 상술된 범프 형성 기술에 대해 검토한 결과, 이하의 문제점을 발견하였다.
(1) 범프 형성 기술 (A)은, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재와 함께 스크린 마스크를 평면판으로부터 제거하고 있으므로, 스크린 마스크를 평면판으로부터 제거할 때, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재의 일부가 평면판에 남는다. 이 때문에, 평면판으로부터 제거한 스크린 마스크의 개구부 내에서의 땜납 페이스트재의 양에 변동이 생겨 범프 전극의 크기가 불균일해지게 된다. 범프 전극의 크기가 불균일해지는 경우, 범프 전극의 높이에 변동이 생기기 때문에, 예를 들면 배선 기판에 복수의 범프 전극을 개재하여 반도체 칩을 실장할 때, 배선 기판의 전극 패드에 반도체 칩의 전극 패드가 전기적으로 접속되지 않은 접속 불량이 발생한다.
또한, 범프 형성 기술 (A)은, 평면판에 스크린 마스크를 장착하고, 그 후 스크린 마스크의 개구부 내에 땜납 페이스트재를 스키지에 의해 충전하고 있기 때문에, 스크린 마스크의 개구부 내에 땜납 페이스트재를 충전할 때, 스크린 마스크의 개구부로부터 스크린 마스크와 평면판 사이에 땜납 페이스트재가 누출되게 되어 평면판으로부터 제거한 스크린 마스크의 장착면에 여분의 땜납 페이스트재가 부착되게 된다. 이 여분의 땜납 페이스트재는, 기재에 스크린 마스크를 장착했을 때 기재의 전극 패드 사이에 전사된다. 이 때문에, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재를 용융하여 범프 전극을 형성할 때, 여분의 땜납 페이스트재에 의해 기재의 전극 패드 사이에 도전성 이물이 형성되어 기재 (반도체 칩 또는 배선 기판)의 전극 패드 사이에 단락이 생긴다. 이 기재의 전극 패드 사이에서의 단락은, 전극 패드의 배열 피치가 좁아짐에 따라 현저해진다.
(2) 범프 형성 기술 (B)은, 스크린 마스크의 개구부 내에 충전된 땜납 페이스트재가 기재의 전극 패드 상에 잔존하도록, 기재로부터 스크린 마스크를 제거하고 있기 때문에, 기판으로부터 스크린 마스크를 제거할 때 스크린 마스크의 개구부 내에 땜납 페이스트재의 일부가 남는다. 이 때문에, 기재의 전극 패드 상에 잔존하는 땜납 페이스트재의 양에 차이가 생기게 되어 범프 형성 기술 (A)에서와 마찬가지로, 범프 전극의 크기가 불균일하게 된다.
또한, 범프 형성 기술 (B)은, 기재에 스크린 마스크를 장착하고 그 다음에 스크린 마스크의 개구부 내에 땜납 페이스트재를 스키지에 의해 충전하고 있기 때문에, 스크린 마스크의 개구부 내에 땜납 페이스트재를 충전할 때, 스크린 마스크의 개구부로부터 스크린 마스크와 기재 사이에 땜납 페이스트재가 누출되어 기재의 전극 패드 사이에 여분의 땜납 페이스트재가 잔존한다. 이 때문에, 기재의 전극 패드 상에 형성된 땜납 페이스트재를 용융하여 범프 전극을 형성할 때, 기재의 전극 패드 사이에 여분의 땜납 페이스트재에 의해 도전성 이물이 형성되어, 범프 형성 기술 (A)과 마찬가지로 기재 (반도체 칩 또는 배선 기판)의 전극 패드 사이에서 단락이 생긴다.
본 발명의 목적은 전극 패드 상에 형성되는 범프 전극의 크기를 균일하게 할 수 있는 기술을 제공하는 데에 있다.
본 발명의 다른 목적은 기재 (반도체 칩 또는 배선 기판)의 전극 패드 사이에서의 단락을 방지할 수 있는 기술을 제공하는 데에 있다.
본 발명의 상기 및 그 외의 목적과 신규의 특징은 본 명세서의 기술 및 첨부 도면에 의해 보다 명백해질 것이다.
＜발명의 개시＞
본원에 개시된 발명 중 대표적인 발명의 개요를 간단히 설명하면 하기와 같다.
범프 전극의 형성 방법에 있어서, 범프 형성 지그의 일표면에 설치된 오목부 내에 땜납 페이스트재를 충전하고, 상기 범프 형성 지그의 오목부와 기재 (반도체 칩 또는 배선 기판)의 일표면에 설치된 전극 패드를 마주 보게 한 상태로 상기 땜납 페이스트재를 용융하여, 상기 기재의 전극 패드에 범프 전극을 형성한다. 상기 범프 형성 지그는 상기 땜납 페이스트재에 대해 습윤성이 나쁜 재료로 형성되고, 상기 전극 패드는 상기 땜납 페이스트재에 대해 습윤성이 좋은 재료로 형성되어 있다. 상기 범프 형성 지그의 오목부는 행렬형으로 복수개 설치되어 있다.
상술된 수단에 따르면, 범프 형성 지그의 오목부 내에 충전된 땜납 페이스트재를 용융하여 기재의 전극 패드 상에 범프 전극을 형성하기 때문에, 땜납 페이스트재의 량을 일정하게 할 수 있고, 기재의 전극 패드 상에 형성되는 범프 전극의 크기를 균일하게 할 수 있다.
또한, 범프 형성 지그의 오목부 내에 충전된 땜납 페이스트재가 범프 형성 지그와 기재 사이에 누출되는 일이 없기 때문에, 누출되는 여분의 땜납 페이스트재에 의해 형성되는 도전성 이물을 배제할 수 있고, 기재의 전극 패드 사이에서의 단락을 방지할 수 있다.
본 발명은 전극 패드 상에 범프 전극을 형성하는 범프 형성 기술에 관한 것이다.
도 1은 본 발명의 일 실시예인 반도체 장치의 단면도.
도 2는 상기 반도체 장치의 제조 프로세스가 실시되기 전의 단계에 있어서의 배선 기판의 주요부 단면도.
도 3은 상기 반도체 장치의 제조 프로세스가 실시되기 전의 단계에 있어서의 배선 기판의 주요부 단면도.
도 4는 상기 반도체 장치의 제조 프로세스가 실시되기 전의 단계에서의 반도체 칩의 주요부 단면도.
도 5는 범프 형성 지그의 평면도.
도 6은 상기 범프 형성 지그의 주요부 확대 평면도.
도 7은 도 6에 도시된 A-A 선의 위치에서 절단한 단면도.
도 8은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 9는 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 10은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 11은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 12는 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 13은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 14는 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 15는 상기 반도체 장치의 제조 방법을 설명하기 위한 주요부 단면도.
도 16은 상기 반도체 장치의 제조 방법을 설명하기 위한 주요부 단면도.
도 l7은 상기 반도체 장치의 제조 방법을 설명하기 위한 주요부 단면도.
도 18은 상기 반도체 장치의 제조 방법을 설명하기 위한 주요부 단면도.
도 19는 상기 반도체 장치를 실시 기판 상에 실장한 상태를 나타내는 주요 단면도.
도 20은 본 발명을 적용한 반도체 장치의 단면도.
도 21은 본 발명을 적용한 반도체 장치의 단면도.
도 22는 본 발명을 적용한 반도체 장치의 단면도.
도 23은 본 발명을 적용한 반도체 장치의 단면도.
이하, 본 발명의 구성에 대하여 실시예와 함께 설명한다.
또, 실시예를 설명하기 위한 모든 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙이고 그 반복 설명은 생략한다.
도 1은 본 발명의 일 실시예인 반도체 장치의 개략적인 구성을 도시한 단면도이다.
도 1에 도시된 바와 같이, 반도체 장치는 배선 기판(l)의 칩 탑재면 상에 페이스 다운(Face Down) 방식으로 반도체 칩(5)을 실장하고, 이 반도체 칩(5)을 밀봉용 캡(8)으로 밀봉하고 있다. 반도체 칩(5)은 배선 기판(1) 및 밀봉용 캡(8)으로 형성된 캐비티(12) 내에 기밀 밀봉되어 있다.
상기 배선 기판(1)은 예를 들면 멀라이트(mullite)로 이루어지는 기판을 복수매 중첩하여 적층한 다층 배선 구조로 구성되어 있다. 배선 기판(1)의 칩 탑재면에는 복수의 전극 패드(2)가 설치되고, 배선 기판(1)의 칩 탑재면과 대향하는 그 이면에는 복수의 전극 패드(3)가 설치되어 있다. 이 전극 패드(2) 및 전극 패드(3)의 각각은 배선 기판(1)의 배선을 통해 전기적으로 상호 접속되어 있다.
상기 배선 기판(l)의 이면측에는 외부 단자로서의 범프 전극(13)이 복수개 설치되어 있다. 복수의 범프 전극(13) 각각은 배선 기판(1)의 이면에 설치된 복수의 전극 패드(3)의 각각에 고착되어 전기적으로 또한 기계적으로 접속되어 있다. 범프 전극(13)으로는, 예를 들면 97[중량%] Sn-3[중량%] Ag(은) 조성의 땜납재로 이루어지는 범프 전극이 이용되고 있다. 이 경우의 범프 전극(13)은 240[℃] 정도의 융점을 갖는다. 또, 본 실시예에 있어서, 배선 기판(1)의 평면 형상은 이에 한정되지는 않지만 예를 들면 정방형으로 구성되어 있다. 또한, 복수의 전극 패드(2) 및 복수의 전극 패드(3)는 이에 한정되지는 않지만, 예를 들면 행렬형으로 배치되어 있다.
상기 범프 전극(13)은 그 선단부가 찌그러진 구형으로 구성되어 있다.
상기 반도체 칩(5)은 이에 한정되지는 않지만, 예를 들면 단결정 규소로 이루어지는 반도체 기판 상에 절연층, 배선층 각각을 차례로 적층한 구조로 구성되어 있다. 반도체 칩(5)에는 논리 회로 시스템, 기억 회로 시스템, 또는 이들의 혼합 회로 시스템이 탑재되어 있다. 또한, 반도체 칩(5)의 회로 형성면에는 복수의 전극 패드(6)가 설치되어 있다. 이 복수의 전극 패드(6)의 각각은 반도체 칩(5)에 구성된 회로 시스템에 전기적으로 접속되어 있다. 또, 본 실시예에 있어서 반도체 칩(5)의 평면 형상은, 이에 한정되는 것은 아니지만, 예를 들면 정방형으로 구성되어 있다. 또한, 복수의 전극 패드(6)의 각각은 이에 한정되는 것은 아니지만, 행렬형으로 배치되어 있다.
상기 배선 기판(1)의 칩 탑재면과 반도체 칩(5)의 회로 형성면 (도 1에 있어서 하면) 사이에는 복수의 범프 전극(7)이 설치되어 있다. 이 복수의 범프 전극(7) 각각은 반도체 칩(5)의 회로 형성면에 설치된 복수의 전극 패드(6) 각각에 고착되어 전기적으로 또한 기계적으로 접속되어 있다. 또한, 복수의 범프 전극(7)의 각각은 배선 기판(1)의 칩 탑재면에 설치된 복수의 전극 패드(2) 각각에 고착되어 전기적으로 또한 기계적으로 접속되어 있다. 범프 전극(7)으로는, 예를 들면 98.2[중량%] Pb-1.8[중량%] Sn 조성의 땜납재로 이루어지는 범프 전극이 이용되고 있다. 이 경우의 범프 전극(7)은 320∼325 [℃]정도의 융점을 갖는다.
상기 밀봉용 캡(8)은, 반도체 칩(5)을 수납하기 위한 수납부(8A), 이 수납부(8A) 주위에 설치된 각부(脚部)(8B) 및 방열 핀(8C)을 주체로 하는 구성으로 되어 있다. 밀봉용 캡(8)은 열전도성이 양호한 예를 들면 질화알루미늄 (AlN) 재료로 형성되어 있다.
상기 밀봉용 캡(8)의 각부(8B)는 배선 기판(1)의 칩 탑재면의 밀봉부에 밀봉재(11)를 개재하여 고착되어 있다. 밀봉재(11)로는 예를 들면 80[중량 %] Au(금)-20[중량%]Sn 조성의 땜납재가 이용되고 있다. 이 경우의 밀봉재(11)는 280 [℃]정도의 융점을 갖는다.
상기 밀봉용 캡(8)의 각부(8B)에는 땜납재(11)에 대해 높은 습윤성을 갖는 금속층(9)이 형성되고, 배선 기판(1)의 밀봉부에는, 땜납재(11)에 대해 높은 습윤성을 갖는 금속층(4)이 형성되어 있다.
상기 반도체 칩(5)의 회로 형성면과 대향하는 그 이면은, 반도체 칩(5)의 이면과 마주 보는 밀봉용 캡(8)의 내벽면에 열전도재(10)를 개재하여 연결되어 있다. 열전도재(10)로는 예를 들면 37[중량%] Pb-63[중량%] Sn 조성의 땜납재가 이용되고 있다. 이 경우의 열전도재(10)는 183 [℃] 정도의 융점을 갖는다.
또, 반도체 칩(5)의 이면에는, 도시하지 않았지만, 열전도재(10)에 대해 높은 습윤성을 갖는 금속층이 형성되어 있다. 또한, 반도체 칩(5)의 이면과 마주 보는 밀봉용 캡(8)의 내벽면에는, 도시하지 않았지만, 열전도재(10)에 대해 높은 습윤성을 갖는 금속층이 형성되어 있다.
상기 배선 기판(1)에 있어서, 전극 패드(3)의 평면은 원형상로 형성되어 있다. 이 전극 패드(3)의 패드 직경은 예를 들면 150[㎛]정도로 설정되고, 그 배열 피치는 예를 들면 300[㎛]정도로 설정되어 있다. 전극 패드(2)의 평면은 원형상으로 형성되어 있다. 이 전극 패드(2)의 패드 직경은 예를 들면 150[㎛]정도로 설정되고, 그 배열 피치는 예를 들면 300[㎛]정도로 설정되어 있다.
상기 반도체 칩(5)에 있어서, 전극 패드(6)의 평면은 원형상으로 형성되어 있다. 이 전극 패드(6)의 패드 직경은 전극 패드(2)의 패드 직경과 동일하게 설정되고, 그 배열 피치도 전극 패드(2)의 배열 피치와 동일하게 설정되어 있다.
상기 전극 패드(2)는, 도 2 (반도체 장치의 제조 프로세스가 실시되기 이전의 단계에서의 배선 기판의 주요부 단면도)에 도시된 바와 같이, 배선 기판(1)의 접속 홀 내에 매립된 도전체(1A) 상에 형성되어 있다. 전극 패드(2)는, 이 구조에 한정되지 않지만, 배선 기판(1)의 칩 탑재면측으로부터, 니켈(Ni)막(2A), 니켈막(2B), 금(Au)막(2C) 각각을 차례로 적층한 적층 구조로 구성되어 있다. 니켈막(2A)에는 붕소(B)가 첨가되고, 니켈막(2B)에는 인(P)이 첨가되어 있다. 이 니켈막(2A), 니켈막(2B) 각각은, 범프 전극(7)에 대해 높은 습윤성을 갖는다. 즉, 전극 패드(2)는 범프 전극(7)에 대해 습윤성이 좋은 재료로 형성되어 있다. 또, 금막(2C)은 나중에 상세히 설명하겠지만 반도체 장치의 제조 프로세스에서 전극 패드(2)에 범프 전극(7)을 용융 접속할 때, 범프 전극(7) 안으로 확산되어 흡수된다.
상기 전극 패드(3)는 도 3 (반도체 장치의 제조 프로세스가 실시되기 전의 단계에서의 배선 기판의 주요부 단면도)에 도시된 바와 같이, 배선 기판(1)의 접속 홀 내에 매립된 도전체(1A) 상에 형성되어 있다. 전극 패드(3)는, 이 구조에 한정되지 않지만, 배선 기판(1)의 이면측으로부터 니켈막(3A), 니켈막(3B), 금막(3C) 각각을 차례로 적층한 적층 구조로 구성되어 있다. 니켈막(3A)에는 붕소(B)가 첨가되고, 니켈막(3B)에는 인(P)이 첨가되어 있다. 이 니켈막(3A), 니켈막(3B) 각각은 범프 전극(13)에 대해 높은 습윤성을 갖는다. 즉, 전극 패드(3)는 범프 전극(13)에 대해 습윤성이 좋은 재료로 형성되어 있다. 또, 금막(3C)은, 나중에 상세히 설명하겠지만, 반도체 장치의 제조 프로세스에 있어서, 전극 패드(3) 상에 범프 전극(13)을 형성할 때, 범프 전극(13) 내에 확산하여 흡수된다.
상기 전극 패드(6)는, 도 4 (반도체 장치의 제조 프로세스가 실시되기 전의 단계에서의 반도체 칩의 주요부 단면도)에 도시된 바와 같이, 반도체 칩(5)의 최종 보호막(18)에 형성된 개구를 통해 하층의 전극 패드(17)에 전기적으로 또한 기계적으로 접속되어 있다. 전극 패드(17)는, 상세히 도시하지 않았지만, 반도체 기판(15) 상에 형성된 배선층 중 최상층의 배선층에 형성되고, 예를 들면 알루미늄(Al)막 또는 알루미늄 합금막으로 형성되어 있다. 또, 전극 패드(17)는 층간 절연막(16)에 의해 반도체 기판(15)으로부터 절연 분리되어 있다. 또한, 최종 보호막(18)은 예를 들면 질화규소막(18A), 산화규소막(18B) 각각을 차례로 적층한 적층 구조로 구성되어 있다.
상기 전극 패드(6)는, 이 구조에 한정되지는 않지만, 예를 들면 전극 패드(17)의 표면측으로부터 크롬(Cr)막(6A), 니켈막(6B) 및 금막(6C)을 각각 차례로 적층한 적층 구조로 구성되어 있다. 크롬막(6A)은 최종 보호막(18)에 대해 높은 접착성을 가지며, 니켈막(6B)은 범프 전극(7)에 대해 높은 습윤성을 갖는다. 즉, 전극 패드(6)는 범프 전극(7)에 대해 습윤성이 좋은 재료로 형성되어 있다. 또, 금막(6C)은, 나중에 상세히 설명하겠지만, 반도체 장치의 제조 프로세스에서 전극 패드(6) 상에 범프 전극(7)을 형성할 때, 범프 전극(7) 안으로 확산되어 흡수된다.
상기 범프 전극(13)은 반도체 장치의 제조 프로세스에 있어서, 도 5 (범프 형성 지그의 평면도)에 도시된 범프 형성 지그(20)를 이용한 형성 방법에 따라 형성된다.
상기 범프 형성 지그(20)는, 범프 전극(13)에 대해 습윤성이 나쁜 재료, 예를 들면 유리재로 형성되어 있다. 범프 형성 지그(20)의 평면 형상은 배선 기판(1)의 평면 형상과 동일한 형상, 즉 본 실시예에 있어서는 정방형으로 형성되어 있다. 범프 형성 지그(20)는 평평한 일표면을 가지며 이 일표면에는 행렬형으로 배치된 복수의 오목부(21)가 설치되어 있다. 복수의 오목부(21) 각각은, 배선 기판(1)의 이면에 설치된 복수의 전극 패드(3) 각각의 배열 피치와 동일한 배열 피치로 배치되어 있다. 즉, 본 실시예에서 오목부(21)의 배열 피치는 300[㎛]으로 설정되어 있다.
상기 오목부(21)의 평면 형상은, 이에 한정되지는 않지만, 도 5 및 도 6 (도 5의 주요부 확대 평면도)에 도시된 바와 같이, 예를 들면 정방형으로 형성되고, 그 일변의 길이 a는 225 [㎛] 정도로 설정되어 있다. 또한, 오목부(21)의 깊이 방향에서의 단면 형상은, 이에 한정되는 것은 아니지만, 도 7 (도 6에 도시된 A-A선의 위치에서 절단한 단면도)에 도시된 바와 같이, 예를 들면 장방형으로 형성되고, 그 깊이 b는 110 [㎛] 정도로 설정되어 있다. 즉, 오목부(21)의 깊이 b는, 평면의 일변 a에 대해 거의 2분의 1의 치수로 설정되어 있다.
상기 범프 형성 지그(20)는 유리재로 이루어지는 부재의 일표면 상에 소정 패턴의 에칭 마스크를 포토리소그래피 기술에 의해 형성하고, 그 후 에칭 마스크로부터 노출하는 부재에 에칭을 실시하여 오목부(21)를 형성함으로써 형성된다.
이어서, 상기 반도체 장치의 제조 방법에 대해 도 8 내지 도 18 (제조 방법을 설명하기 위한 단면도)을 참조하여 설명하는 동시에, 상기 범프 전극(13) 및 범프 전극(7)의 형성 방법에 대하여 설명한다.
우선, 도 8에 도시된 반도체 칩(5)을 준비한다. 이 반도체 칩(5)의 회로 형성면(일표면)에는 복수의 전극 패드(6)가 설치되고, 복수의 전극 패드(6) 각각의 표면 상에는 범프 전극(7)이 형성되어 있다. 범프 전극(7)은 선단부가 찌그러진 구면체로 구성되어 있다. 범프 전극(7)의 형성 방법에 대해서는 나중에 설명하겠다.
이어서, 도 9에 도시된 바와 같이 배선 기판(1)의 칩 탑재면 상에 상기 반도체 칩(5)을 실장한다. 반도체 칩(5)의 실장은, 배선 기판(1)의 칩 탑재면에 설치된 전극 패드(2)의 표면에 플럭스를 형성하고, 그 후 전극 패드(2)의 표면에 범프 전극(7)을 용융 접속함으로써 행해진다. 범프 전극(7)의 용융은, 질소(N2) 가스 분위기 속에서 345 [℃]의 온도 조건하에서 행한다. 이 공정에서 도 2에 도시된 전극 패드(2)의 금막(2C)은 범프 전극(7) 내로 확산하여 흡수된다.
이어서, 세정 처리를 실시하여 상기 배선 기판(1)의 칩 탑재면에 잔존하는 플럭스를 제거한다.
이어서, 도 10에 도시된 바와 같이, 상기 반도체 칩(5)을 밀봉용 캡(8)으로 밀봉하는 동시에, 반도체 칩(5)의 이면과 밀봉용 캡(8)의 내벽면을 열전도재(10)를 개재하여 연결한다. 반도체 칩(5)의 밀봉은, 배선 기판(1)의 칩 탑재면에 설치된 금속층(4)과 밀봉용 캡(8)의 각부(8B)에 설치된 금속층(9) 사이에 밀봉재(11)를 개재하고, 이 밀봉재(11)를 용융함으로써 행해진다. 또한, 반도체 칩(5)의 이면과 밀봉용 캡(8)의 내벽면과의 연결은, 반도체 칩(5)의 이면과 밀봉용 캡(8)의 내벽면 사이에 열전도재(10)를 개재하고, 이 열전도재(10)를 용융함으로써 행해진다. 밀봉재(11) 및 열전도재(10)의 용융은, 질소 가스와 수소(H2) 가스와의 혼합 가스 분위기 속에서 310 [℃]의 온도 조건하에서 행한다.
이어서, 도 5에 도시된 범프 형성 지그(20)를 준비한다. 이 범프 형성 지그(20)의 일표면에는, 배선 기판(1)의 이면 (일표면)에 설치된 복수의 전극 패드(3)의 배열 피치와 동일한 배열 피치로 배치된 복수의 오목부(21)가 설치되어 있다.
이어서, 도 11에 도시된 바와 같이, 상기 범프 형성 지그(20)의 일표면 상에 반고체 상태의 땜납 페이스트재(13A)를 도포한다. 땜납 페이스트재(13A)로는, 적어도 미소한 땜납 입자와 플럭스를 혼합한 땜납 페이스트재를 이용한다. 본 실시예의 땜납 페이스트재(13A)는, 땜납 입자가 97[중량%]Sn-3[중량%]Ag 조성으로 형성되고 땜납 입자의 입경이 30[㎛]으로 설정되며 땜납 입자의 함유율이 약 46%로 설정되어 있다. 또, 플럭스는 송지(松脂), 활성제 및 유기 용매 등을 포함한다.
이어서, 도 12에 도시된 바와 같이, 상기 범프 형성 지그(20)의 일표면을 따라 스키지(22)를 미끄럼 이동시키고, 범프 형성 지그(20)의 오목부(21) 내에 땜납 페이스트재(13A)를 충전하는 동시에 여분의 땜납 페이스트재(13A)를 제거한다. 스키지(22)의 미끄럼 이동은 수회 행한다. 이 공정에서, 오목부(21)의 깊이 b는 평면의 일변 a에 대해 거의 2분의 1의 치수로 설정되어 있으므로, 오목부(21) 내에서 미충전을 생기지 않게 하여, 땜납 페이스트재(13A)를 균일하게 충전할 수 있다. 스키지(22)로는, 예를 들면 우레탄재, 스테인레스 등의 금속재 또는 세라믹스재로 이루어지는 스키지를 이용한다.
이어서, 도 13에 도시된 바와 같이, 상기 범프 형성 지그(20)의 일표면에 설치된 오목부(21)와 배선 기판(1)의 이면 (일표면)에 설치된 전극 패드(3)를 마주 보게 하고, 오목부(21) 내에 충전된 땜납 페이스트재(13A)에 배선 기판(1)의 전극 패드(3)를 접촉시킨 상태로 범프 형성 지그(20)의 일표면 상에 배선 기판(1)을 장착한다.
이어서, 상술된 상태로 땜납 페이스트재(13A)를 용융하여, 도 14에 도시된 바와 같이, 배선 기판(1)의 전극 패드(3) 상에 범프 전극(13)을 형성한다. 땜납 페이스트재(13A)의 용융은 질소(N2) 가스 분위기에서 240[℃]의 온도 조건하에서 행한다. 이 공정에서, 용융한 땜납 페이스트재(13A)가 표면 장력에 의해 구면체가 되고, 이 표면 장력에 의해 배선 기판(1)이 상측으로 끌어 올려지고, 범프 형성 지그(20)와 배선 기판(1) 사이에 간극이 형성된다. 또한, 이 공정에서, 범프 형성 지그(20)의 오목부(21) 내에 충전된 땜납 페이스트재(13A)를 용융하여 배선 기판(1)의 전극 패드(3) 상에 범프 전극(13)을 형성하므로, 땜납 페이스트재(13A)의 량을 일정하게 할 수 있고, 배선 기판(1)의 전극 패드(3) 상에 형성되는 범프 전극(13)의 크기를 균일하게 할 수 있다. 또한, 이 공정에서, 범프 형성 지그(20)의 오목부(21) 내에 충전된 땜납 페이스트재(13A)는 범프 형성 지그(20)와 배선 기판(1) 사이에 누출되는 일이 없으므로, 누출되는 여분의 땜납 페이스트재에 의해 형성되는 도전성 이물을 배제할 수 있고, 배선 기판(1)의 전극 패드(3)사이에서의 단락을 방지할 수 있다. 또한, 이 공정에서 도 3에 도시된 전극 패드(3)의 금막(3C)은 범프 전극(13) 내에 확산하여 흡수된다.
이어서, 세정 처리를 실시하고, 상기 범프 형성 지그(20)의 표면에 잔존하는 플럭스를 제거한다. 이 공정에서 범프 형성 지그(20)의 일표면과 배선 기판(1)의 이면 사이에는 간극이 형성되어 있기 때문에, 각 오목부(21)에 세정액을 균일하게 공급할 수 있고 플럭스를 용이하게 제거할 수 있다.
이어서, 상기 범프 형성 지그(20)로부터 배선 기판(1)을 제거함으로써 도 1에 도시된 반도체 장치가 거의 완성된다.
이어서, 상기 범프 전극(7)의 형성 방법에 대해 설명한다.
우선, 도 15에 도시된 범프 형성 지그(20A)를 준비한다. 이 범프 형성 지그(20A)의 일표면에는, 반도체 칩(5)의 회로 형성면 (일표면)에 설치된 복수의 전극 패드(6)의 배열 피치와 동일한 배열 피치로 배치된 복수의 오목부(21A)가 설치되어 있다. 오목부(21A)의 평면 형상은 예를 들면 정방형으로 형성되고, 그 깊이 방향에서의 단면 형상은 예를 들면 장방형으로 형성되어 있다. 오목부(21A)의 깊이는, 오목부(21)와 마찬가지로, 평면의 일변에 대해 거의 2분의 1의 치수로 설정되어 있다.
이어서, 도 16에 도시된 바와 같이, 상기 범프 형성 지그(20A) 내에 반고체 상태의 땜납 페이스트재(7A)를 충전한다. 땜납 페이스트재(7A)의 충전은, 땜납 페이스트재(13A)의 충전과 동일한 방법으로 행한다. 땜납 페이스트재(7A)로는 적어도 미소한 땜납 입자와 플럭스를 혼합한 땜납 페이스트재를 이용한다. 본 실시예의 땜납 페이스트재(7A)는, 땜납 입자가 98.2[중량 %]Pb-1.8[중량%]Sn 조성으로 형성되고 땜납 입자의 입경이 10∼30[㎛]으로 설정되며 땜납 입자의 함유율이 약 30∼60[%]으로 설정되어 있다. 또, 플럭스는 송지, 활성제 및 유기 용매 등을 포함한다.
이어서, 도 17에 도시된 바와 같이, 상기 범프 형성 지그(20A)의 일표면에 설치된 오목부(21A)와 반도체 칩(5)의 회로 형성면 (일표면)에 설치된 전극 패드(6)를 마주보게 하고, 오목부(21A) 내에 충전된 땜납 페이스트재(7A)에 반도체 칩(5)의 전극 패드(6)를 접촉시킨 상태로 범프 형성 지그(20A)의 일표면 상에 반도체 칩(5)을 장착한다.
이어서, 상술된 상태로 땜납 페이스트재(7A)를 용융하여, 도 18에 도시된 바와 같이, 반도체 칩(5)의 전극 패드(6) 상에 범프 전극(7)을 형성한다. 땜납 페이스트재(7A)의 용융은 질소(N2) 가스 분위기에서 350[℃]의 온도 조건하에 행한다. 이 공정에서 용융한 땜납 페이스트재(7A)는 표면 장력에 의해 구면체가 되고, 이 표면 장력에 의해 반도체 칩(5)이 상측으로 끌어 올려져서 범프 형성 지그(20A)와 반도체 칩(5) 사이에 간극이 형성된다. 또한, 이 공정에서는, 범프 형성 지그(20A)의 오목부(21A) 내에 충전된 땜납 페이스트재(7A)를 용융하여 반도체 칩(5)의 전극 패드(6) 상에 범프 전극(7)을 형성하기 때문에, 땜납 페이스트재(7A)의 량을 일정하게 할 수 있고 반도체 칩(5)의 전극 패드(6) 상에 형성되는 범프 전극(7)의 크기를 균일하게 할 수 있다. 또한, 이 공정에서, 범프 형성 지그(20A)의 오목부(21A) 내에 충전된 땜납 페이스트재(7A)는 범프 형성 지그(20A)와 반도체 칩(5) 사이에 누출되는 일이 없기 때문에 누출되는 여분의 땜납 페이스트재에 의해 형성되는 도전성 이물을 배제할 수 있고 반도체 칩(5)의 전극 패드(3) 사이에서의 단락을 방지할 수 있다. 또한, 이 공정에서 도 4에 도시된 전극 패드(6)의 금막(6C)은 범프 전극(7) 안으로 확산하여 흡수된다.
이어서, 세정 처리를 실시하고 상기 범프 형성 지그(20A)의 표면에 잔존하는 플럭스를 제거한다. 이 공정에서, 범프 형성 지그(20A)의 일표면과 반도체 칩(5)의 회로 형성면 사이에 간극이 형성되어 있으므로, 각 오목부(21A)에 세정액을 균일하게 공급할 수 있고, 플럭스를 용이하게 제거할 수 있다.
이어서, 상기 범프 형성 지그(20A)로부터 반도체 칩(5)을 제거함으로써, 도 8에 도시된 바와 같이, 범프 전극(7)을 갖는 반도체 칩(5)이 형성된다.
이와 같이 구성된 반도체 장치는, 도 19에 도시된 바와 같이, 실장 기판(25)의 실장면 상에 실장되어 대형 계산기의 연산 처리부에 조립된다. 반도체 장치의 실장은 실장 기판(25)의 실장면에 설치된 전극 패드(26)에 범프 전극(13)을 용융·접속함으로써 행해진다.
이와 같이, 본 실시예에 따르면 이하의 효과를 얻을 수 있다.
(1) 범프 전극(13)의 형성 방법에 있어서, 범프 형성 지그(20)의 일표면에 설치된 오목부(21) 내에 땜납 페이스트재(13A)를 충전하고, 범프 형성 지그(20)의 오목부(21)와 배선 기판(기재)(1)의 일표면에 설치된 전극 패드(3)를 마주보게 하고, 땜납 페이스트재(13A)에 배선 기판(1)의 전극 패드(3)를 접촉시킨 상태로 땜납 페이스트재(13A)를 용융하여, 배선 기판(1)의 전극 패드(3)에 범프 전극(13)을 형성한다.
이와 같이, 범프 형성 지그(20)의 오목부(21) 내에 충전된 땜납 페이스트재(13A)를 용융하여 배선 기판(1)의 전극 패드(3) 상에 범프 전극(13)을 형성하기 때문에, 땜납 페이스트재(13A)의 량을 일정하게 할 수 있고 배선 기판(1)의 전극 패드(3) 상에 형성되는 범프 전극(13)의 크기를 균일하게 할 수 있다.
또한, 범프 형성 지그(20)의 오목부(21) 내에 충전된 땜납 페이스트재(13A)가 범프 형성 지그(20)와 배선 기판(1) 사이에 누출되지 않기 때문에, 누출되는 여분의 땜납 페이스트재에 의해 형성되는 도전성 이물을 배제할 수 있어 배선 기판(1)의 전극 패드(3) 사이에서의 단락을 방지할 수 있다.
또한, 배선 기판(1)에 휘어짐이 생기는 경우에도 범프 전극(13)의 높이가 배선 기판(1)의 휘어짐에 따라 변화하므로, 실장 기판(25)에 대한 각 범프 전극(13)의 높이를 가지런하게 할 수 있다.
또한, 배선 기판(1)의 전극 패드(3) 상에 형성되는 범프 전극(13)의 크기를 균일하게 할 수 있으므로, 실장 기판(25)의 실장면 상에 범프 전극(13)을 개재하여 반도체 장치를 실장할 때, 실장 기판(25)의 전극 패드(26)와 범프 전극(13)과의 접속 불량을 방지할 수 있다.
또한, 배선 기판(1)의 전극 패드(3)사이에서의 단락을 방지할 수 있으므로 배선 기판(1)의 전극 패드(3)의 배열 피치를 좁힐 수 있다.
또한, 배선 기판(1)의 전극 패드(3) 상에 플럭스를 형성할 필요가 없기 때문에, 이에 상당하는 만큼, 범프 전극(13)의 형성 공정을 간략화할 수 있다.
(2) 범프 전극(7)의 형성 방법에 있어서, 범프 형성 지그(20A)의 일표면에 설치된 오목부(21A) 내에 땜납 페이스트재(7A)를 충전하고, 범프 형성 지그(20A)의 오목부(21A)와 반도체 칩(기재: 5)의 회로 형성면 (일표면)에 설치된 전극 패드(6)를 마주보게 하고, 땜납 페이스트재(7A)에 반도체 칩(5)의 전극 패드(6)를 접촉시킨 상태로 땜납 페이스트재(7A)를 용융하여 반도체 칩(5)의 전극 패드(6)에 범프 전극(7)을 형성한다.
이와 같이, 범프 형성 지그(20A)의 오목부(21A) 내에 충전된 땜납 페이스트재(7A)를 용융하여 반도체 칩(5)의 전극 패드(6) 상에 범프 전극(7)을 형성하기 때문에, 땜납 페이스트재(7A)의 량을 일정하게 할 수 있고, 반도체 칩(5)의 전극 패드(6) 상에 형성되는 범프 전극(7)의 크기를 균일하게 할 수 있다.
또한, 범프 형성 지그(20A)의 오목부(21A) 내에 충전된 땜납 페이스트재(7A)가 범프 형성 지그(20A)와 반도체 칩(5) 사이에 누출되지 않기 때문에, 누출되는 여분의 땜납 페이스트재에 의해 형성되는 도전성 이물을 배제할 수 있고, 반도체 칩(5)의 전극 패드(3) 사이에서의 단락을 방지할 수 있다.
또한, 반도체 칩(5)에 휘어짐이 생기는 경우에도 범프 전극(7)의 높이가 반도체 칩(5)의 휘어짐에 따라 변화하므로, 배선 기판(1)에 대한 각 범프 전극(7)의 높이를 가지런히 할 수 있다.
또한, 반도체 칩(5)의 전극 패드(6) 상에 형성되는 범프 전극(7)의 크기를 균일하게 할 수 있으므로, 배선 기판(1)의 칩 탑재면 상에 범프 전극(7)을 개재하여 반도체 칩(5)을 실장할 때, 배선 기판(1)의 전극 패드(2)와 범프 전극(7)과의 접속 불량을 방지할 수 있다.
또한, 반도체 칩(5)의 전극 패드(6)사이에서의 단락을 방지할 수 있으므로, 반도체 칩(5)의 전극 패드(6)의 배열 피치를 좁힐 수 있다.
또한, 반도체 칩(5)의 전극 패드(6) 상에 플럭스를 형성할 필요가 없으므로, 이것에 상당하는 만큼, 범프 전극(7)의 형성 공정을 간략화할 수 있다.
또, 본 실시예는, 범프 전극(13)의 형성 프로세스에 있어서, 땜납 페이스트재(13A)에 배선 기판(1)의 전극 패드(3)를 접촉시킨 상태로 땜납 페이스트재(13A) 용융하여 배선 기판(1)의 전극 패드(3) 상에 범프 전극(13)을 형성하는 예에 대해 설명했지만, 배선 기판(1)의 전극 패드(3)는 땜납 페이스트재(13A)에 반드시 접촉시키지 않아도 된다.
또한, 본 실시예는, 범프 전극(7)의 형성 프로세스에 있어서, 땜납 페이스트재(7A)에 반도체 칩(5)의 전극 패드(6)를 접촉시킨 상태로 땜납 페이스트재(7A)를 용융하여 반도체 칩(5)의 전극 패드(6) 상에 범프 전극(7)을 형성하는 예에 대해 설명했지만, 반도체 칩(5)의 전극 패드(6)는 땜납 페이스트재(7A)에 반드시 접촉시키지 않아도 된다.
또한, 본 실시예는 반도체 칩(5)의 전극 패드(6) 상에 범프 전극(7)을 형성한 예에 대해 설명했지만, 범프 전극(7)은 배선 기판(1)의 전극 패드(2) 상에 형성해도 된다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라 그 요지를 일탈하지 않은 범위에서 여러 가지 변경 가능한 것은 물론이다.
예를 들면, 본 발명은, 도 20(단면도)에 도시된 BGA (Ball Grid Array) 구조의 반도체 장치에 적용할 수 있다. 이 반도체 장치는 배선 기판(1)의 칩 탑재면 상에 범프 전극(7)을 개재하여 반도체 칩(5)이 실장되고, 배선 기판(1)과 반도체 칩(5) 사이의 간극부에 절연 수지(30)가 충전되고, 배선 기판(1)의 이면측에 범프 전극(13)이 설치된 구성으로 되어 있다.
또한, 본 발명은 도 21(단면도)에 도시된 BGA 구조의 반도체 장치에 적용할 수 있다. 이 반도체 장치는, 배선 기판(1)의 오목부 내에 반도체 칩(5)이 탑재되고, 배선 기판(1)의 전극 패드와 반도체 칩(5)의 전극 패드가 본딩 와이어(31)로 전기적으로 접속되고, 반도체 칩(5)이 캡(32)으로 밀봉되고, 배선 기판(1)의 이면측에 범프 전극(13)이 설치된 구성으로 되어 있다.
또한, 본 발명은도 22(단면도)에 도시된 PGA 구조의 반도체 장치에 적용할 수 있다. 이 반도체 장치는, 배선 기판(1)의 칩 탑재면 상에 범프 전극(7)을 개재하여 반도체 칩(5)이 실장되고, 배선 기판(1)과 반도체 칩(5)사이의 간극부에 절연 수지(30)가 충전되고, 배선 기판(1)의 이면측에 리드 핀(33)이 설치된 구성으로 되어 있다.
또한, 본 발명은 도 23(단면도)에 도시된 MCM (Micro Chip Module) 구조의 반도체 장치에 적용할 수 있다. 이 반도체 장치는 배선 기판(1)의 칩 탑재면 상에 범프 전극(7)을 개재하여 복수의 반도체 칩(5)이 실장되고, 배선 기판(1)의 이면측에 범프 전극(13)이 설치된 구성으로 되어 있다.
전극 패드 상에 형성되는 범프 전극의 크기를 균일하게 할 수 있다.
기재 (반도체 칩 또는 배선 기판)의 전극 패드 사이에서의 단락을 방지할 수 있다.
범프 전극을 갖는 반도체 장치의 제조 프로세스에 있어서의 수율을 높일 수 있다.

Claims (14)

  1. 범프 전극을 형성하는 방법에 있어서,
    범프 형성 지그의 일표면에 설치된 오목부 내에 땜납 페이스트재를 충전하고, 상기 범프 형성 지그의 오목부와 기재(基材)의 일표면에 설치된 전극 패드를 마주 보게 한 상태로 상기 땜납 페이스트재를 용융하여, 상기 기재의 전극 패드에 범프 전극을 형성하는 것을 특징으로 하는 범프 전극 형성 방법.
  2. 범프 전극을 형성하는 방법에 있어서,
    범프 형성 지그의 일표면에 설치된 오목부 내에 땜납 페이스트재를 충전하고, 상기 범프 형성 지그의 오목부와 기재의 일표면에 설치된 전극 패드를 마주보게 하며, 상기 땜납 페이스트재에 상기 기재의 전극 패드를 접촉시킨 상태로 상기 땜납 페이스트재를 용융하여, 상기 기재의 전극 패드에 범프 전극을 형성하는 것을 특징으로 하는 범프 전극 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기재는 반도체 칩 또는 배선 기판인 것을 특징으로 하는 범프 전극 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 범프 형성 지그는 상기 땜납 페이스트재에 대해 습윤성이 나쁜 재료로 형성되고, 상기 전극 패드는 상기 땜납 페이스트재에 대해 습윤성이 좋은 재료로 형성되어 있는 것을 특징으로 하는 범프 전극 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 범프 형성 지그의 오목부는 행렬형으로 복수개 설치되는 것을 특징으로 하는 범프 전극 형성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 오목부의 평면 형상은 정방형으로 형성되고, 상기 오목부의 깊이는 평면의 일변에 대해 거의 2분의 1의 치수로 설정되어 있는 것을 특징으로 하는 범프 전극 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 오목부의 깊이는 상기 범프 전극의 높이보다도 작은 치수로 설정되어 있는 것을 특징으로 하는 범프 전극 형성 방법.
  8. 반도체 장치의 제조 방법에 있어서,
    일표면에 오목부가 설치된 범프 형성 지그를 준비하는 공정;
    상기 범프 형성 지그의 오목부 내에 땜납 페이스트재를 충전하는 공정; 및
    상기 범프 형성 지그의 오목부와 기재의 일표면에 설치된 전극 패드를 마주 보게 한 상태로 상기 땜납 페이스트재를 용융하여, 상기 기재의 전극 패드에 범프 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 반도체 장치의 제조 방법에 있어서,
    일표면에 오목부가 설치된 범프 형성 지그를 준비하는 공정;
    상기 범프 형성 지그의 오목부 내에 땜납 페이스트재를 충전하는 공정; 및
    상기 범프 형성 지그의 오목부와 기재의 일표면에 설치된 전극 패드를 마주보게 하고, 상기 땜납 페이스트재에 상기 기판의 전극 패드를 접촉시킨 상태로 상기 땜납 페이스트재를 용융하여, 상기 기재의 전극 패드에 범프 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 기재는 반도체 칩 또는 배선 기판인 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 범프 형성 지그는 상기 땜납 페이스트재에 대해 습윤성이 나쁜 재료로 형성되고, 상기 전극 패드는 상기 땜납 페이스트재에 대해 습윤성이 좋은 재료로 형성되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 범프 형성 지그의 오목부는 행렬형으로 복수개 설치되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 오목부의 평면 형상은 정방형으로 형성되고, 상기 오목부의 깊이는 평면의 일변에 대해 거의 2분의 1의 치수로 설정되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 오목부의 깊이는 상기 범프 전극의 높이보다도 작은 치수로 설정되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020007001637A 1997-08-19 1997-08-19 범프 전극 형성 방법 및 반도체 장치 제조 방법 KR20010023027A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/002855 WO1999009590A1 (fr) 1997-08-19 1997-08-19 Procede de formation d'electrodes de points de soudure et procede de fabrication de dispositifs a semiconducteur

Publications (1)

Publication Number Publication Date
KR20010023027A true KR20010023027A (ko) 2001-03-26

Family

ID=14180975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001637A KR20010023027A (ko) 1997-08-19 1997-08-19 범프 전극 형성 방법 및 반도체 장치 제조 방법

Country Status (4)

Country Link
US (1) US6335271B1 (ko)
KR (1) KR20010023027A (ko)
AU (1) AU3865897A (ko)
WO (1) WO1999009590A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013202A (ko) * 2018-07-27 2020-02-06 삼성디스플레이 주식회사 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
SE523164C2 (sv) * 1999-05-17 2004-03-30 Ericsson Telefon Ab L M Monteringsarrangemang för halvledarelement med lödkulor för inriktning till mottagande yta
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
EP1074844A3 (en) * 1999-08-03 2003-08-06 Lucent Technologies Inc. Testing integrated circuits
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP2002151534A (ja) * 2000-11-08 2002-05-24 Mitsubishi Electric Corp 電極形成方法およびそれに用いられる半導体装置並びに基板
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US20030009878A1 (en) * 2001-07-12 2003-01-16 John Gregory Method for attaching an electronic component to a substrate
US7332424B2 (en) * 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
TWI278079B (en) * 2005-04-14 2007-04-01 Chipmos Technologies Inc Pillar grid array package
WO2008069714A1 (en) * 2006-12-05 2008-06-12 Telefonaktiebolaget Lm Ericsson (Publ) A surface-mountable waveguide arrangement
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8975105B2 (en) * 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
WO2015046209A1 (ja) * 2013-09-27 2015-04-02 京セラ株式会社 蓋体、パッケージおよび電子装置
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414834A (ja) 1990-05-08 1992-01-20 Fujitsu Ltd はんだバンプの製造方法
JP2780437B2 (ja) 1990-05-17 1998-07-30 富士通株式会社 はんだバンプの形成方法
JPH04263433A (ja) 1991-02-19 1992-09-18 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および電子部品の実装方法
JPH05129374A (ja) 1991-06-24 1993-05-25 Fujitsu Ltd 半田ボールの搭載方法
JPH06275628A (ja) 1993-03-18 1994-09-30 Hitachi Ltd Ｃｃｂバンプ形成用部品及びこれを用いた半導体装置の製造方法
JP3305162B2 (ja) 1995-06-13 2002-07-22 富士通株式会社 はんだバンプ形成方法及び装置
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
JPH07249631A (ja) 1994-01-20 1995-09-26 Fujitsu Ltd はんだバンプ及びはんだボールの製造方法及び半導体装置の製造方法
JPH07263448A (ja) 1994-03-18 1995-10-13 Hitachi Ltd 半導体集積回路装置およびそれに用いる電極の製造方法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法
JPH07307341A (ja) 1994-05-11 1995-11-21 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH08330719A (ja) 1995-05-31 1996-12-13 Sony Corp はんだ供給方法及び表面実装用電子部品実装方法
JPH09246419A (ja) 1996-03-12 1997-09-19 Nippon Avionics Co Ltd ボールグリッドアレイ型パッケージのボールグリッド形成方法
US5829668A (en) * 1996-09-03 1998-11-03 Motorola Corporation Method for forming solder bumps on bond pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200013202A (ko) * 2018-07-27 2020-02-06 삼성디스플레이 주식회사 구동칩, 회로기판 어셈블리 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
WO1999009590A1 (fr) 1999-02-25
US6335271B1 (en) 2002-01-01
AU3865897A (en) 1999-03-08

Similar Documents

Publication Publication Date Title
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US5455390A (en) Microelectronics unit mounting with multiple lead bonding
KR20010023027A (ko) 범프 전극 형성 방법 및 반도체 장치 제조 방법
US5367435A (en) Electronic package structure and method of making same
US5971253A (en) Microelectronic component mounting with deformable shell terminals
US6413862B1 (en) Use of palladium in IC manufacturing
US7759240B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
US5760469A (en) Semiconductor device and semiconductor device mounting board
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
KR980012373A (ko) 삼호 접속 및 캡슐화 구조체와 그의 형성방법
US6653219B2 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
US6034437A (en) Semiconductor device having a matrix of bonding pads
WO1998048458A1 (en) Ball grid array package employing solid core solder balls
KR100334449B1 (ko) 반도체장치의형성방법
US5868304A (en) Socketable bump grid array shaped-solder on copper spheres
US6208022B1 (en) Electronic-circuit assembly
US7500308B2 (en) Method of detaching electronic component from printed circuit board
JP3180041B2 (ja) 接続端子及びその形成方法
US6070782A (en) Socketable bump grid array shaped-solder on copper spheres
JP2904274B2 (ja) Ｌｓｉパッケージの実装方法
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JPH10275965A (ja) 電子部品組立体およびその製造方法
US20020040923A1 (en) Contact structure for connecting two substrates and also process for producing such a contact structure
JPH10214911A (ja) 半導体装置搭載用基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid