JP4239352B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4239352B2
JP4239352B2 JP2000092950A JP2000092950A JP4239352B2 JP 4239352 B2 JP4239352 B2 JP 4239352B2 JP 2000092950 A JP2000092950 A JP 2000092950A JP 2000092950 A JP2000092950 A JP 2000092950A JP 4239352 B2 JP4239352 B2 JP 4239352B2
Authority
JP
Japan
Prior art keywords
manufacturing
electronic device
film
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000092950A
Other languages
English (en)
Other versions
JP2001283169A5 (ja
JP2001283169A (ja
Inventor
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000092950A priority Critical patent/JP4239352B2/ja
Priority to US09/818,638 priority patent/US6660557B2/en
Publication of JP2001283169A publication Critical patent/JP2001283169A/ja
Priority to US10/676,016 priority patent/US7056769B2/en
Publication of JP2001283169A5 publication Critical patent/JP2001283169A5/ja
Priority to US11/411,884 priority patent/US7459341B2/en
Application granted granted Critical
Publication of JP4239352B2 publication Critical patent/JP4239352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/40—Element having extended radiating surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/42—Resonant antennas with feed to end of elongated active element, e.g. unipole with folded element, the folded parts being spaced apart a small fraction of the operating wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の属する技術分野】
本発明は、半導体集積回路（ＩＣ）素子を搭載したＩＣカードや有価証券、非接触認識デバイス等の電子装置の製造方法に関する。
【従来の技術】
近年、ＩＣチップを搭載したＩＣカードやタグ、無線による認識デバイス等の電子装置では、従来のバーコードでの認識機能に加え、さらに機能を付加できるため、極めて大きな応用が期待されている。
従来のＩＣカードの製造方法の一例を図１４（ａ）〜（ｃ）を用いて説明する。先ず、図１４（ａ）に示すように薄型ＩＣチップ１７をペレットケース１４２から真空吸着器１４１によって吸着する。次に、吸着した薄型ＩＣチップ１７を粘着材１４が塗布されたＩＣカード基板（フィルム基材）１５に移動して押し付け、基板に固定する（図１４（ｂ））。次に、図１４（ｃ）に示すように薄型ＩＣチップ１７をカバーシート１９でカバーする。
また、半導体チップをフィルム基材に取り付ける他の例が特開平８―３１６１９４に開示されている。この取り付け方法を図２を使用して説明する。この例では図２（ａ）に示すように、アンテナ１６を有する複数の半導体チップ１７が支持シートに取り付けられており、この半導体チップ１７を加圧ヘッド２１を用いて粘着材１４を持つフィルム基材１５の方に押し出す。これにより、図２の（ｂ）に示したように、薄型ＩＣチップがフィルム基材に転写され、固定される。図２（ｃ）は続けて接着剤１８によってカバーされた状態を示す断面図である。
【発明が解決しようとする課題】
上記従来の方法では、ＩＣチップを基板に１個ずつ取り付けるため生産性が低い。例えば、図１４に示した方法では、チップを１個ずつ吸着および移動の工程を経るために生産性向上に限界がある。図２の従来例では、加圧ヘッドを１個ずつチップに対して位置合わせして押し付けるため、組立装置の機構が複雑となる。また、転写するときに隣のチップと間隔をあける必要がある。そのため、低コスト化が困難である。
また、取り扱うＩＣチップの厚さが、例えば１０μｍ以下になると、この薄型ＩＣチップは半導体の内部応力によって、カールしてしまう。このため、真空吸着するとカール状態から平らな状態へ変形するため、チップが破損しやすい。また、チップはきわめて薄い状態のため、真空吸着の吸引力により、局部変形を起こしチップ上のデバイスにストレスが加わりデバイス特性が変化してしまう。
本発明の目的は、半導体集積回路素子を搭載した電子装置を大量生産するに適した電子装置の製造方法を提供することにある。
本発明の他の目的は、低コストで且つ信頼性の高い電子装置の製造方法を提供することにある。
本発明の他の目的は、上記電子装置の製造に適した、取り扱いの容易なＩＣチップの製造方法を提供することにある。
【課題を解決するための手段】
上記目的は、半導体素子が搭載される基材上に、前記半導体素子が収まる寸法の開孔部が複数設けられた枠体を配置し、この枠体上に複数の半導体素子を供給して前記開孔部内に収め、前記半導体素子を前記基材に固定することにより達成される。複数の開孔部を有する枠体を用いることにより、大量の半導体素子を基体上の所定の位置に一度に供給することができる。
基材としてフィルム基材を用いることにより、より大量生産が可能となる。更に、フィルム記載をロールに巻き取れば生産性を向上することができる。
基材として紙シートを用いれば、有価証券として使用することができる。
上記他の目的は、前記半導体素子として、３０μｍ以下の厚さの薄型ＩＣチップを用いることにより達成できる。チップを薄膜化すると、曲げ応力に対して強くなるため信頼性を高めることができる。特に１０μｍ以下では曲げ応力耐性が高い。
上記他の目的は、薄型ＩＣチップの表面や裏面または両面に補強部材を設けることにより、より有効に達成することができる。補強部材により外部応力に対する耐性が高まり、取り扱いが容易になる。特に枠体上に薄型ＩＣチップを供給する時のチップ割れを大幅に低減することができる。また、薄型ＩＣチップを確実に枠体の開孔部に収めることができる。更に、チップが薄い場合にはカールを低減或いは防止することができる。
また、半導体素子の形状をサイコロ状とすることにより、外部からの応力に対する耐性が向上し、信頼性が高まる。特に最大寸法を０．５ｍｍ以下とすることにより、角部の欠けが生じ難くなる。
また、半導体素子の形状を球状とすることにより、角部が無いためサイコロ状としたとき以上に外部応力耐性を向上することができる。
特に、半導体素子の外形寸法（チップやサイコロ形状なら一辺の長さ、球状なら直径）を０．５ｍｍ以下とすることにより、ＩＣカードやタグ、有価証券等々の薄型の電子装置への応用が可能となる。
また、半導体チップに光遮蔽部材を設けておくことにより、光入射により発生する電子／ホールペアの半導体素子への影響を防止することができる。
光遮蔽部材として遮光性のあるシートを用いることにより確実に光の影響を防止できる。光遮光部材として印刷用のインクを用いれば安価に形成することができる。
また上記他の目的は、複数の半導体素子部を有する半導体基板において、半導体素子部の分離領域に対応する部分に壁パターンを形成し、その後半導体素子部に対応する部分に、流動性があり、且つ固形後に溶融が可能な補強部材を形成、半導体素子部分をチップに分割することにより達成することができる。補強部材は当初流動性があるので壁パターンで囲われた複数の内壁領域に一度に供給でき、生産性が向上する。また、固形後に溶融できるので電子装置に組み込み後、流動させて厚みを低減することができるので薄型の電子装置には好適である。
補強部材をスクリーン印刷することにより、より低コストで大量に形成できる。
補強部材が感光性材料の場合には形状制御性よく、大量に形成できる。
【発明の実施の形態】
（実施の形態１）
複数のＩＣチップ（薄型チップ）１７を基材１５に一度に取り付け、大量に電子装置を製造する方法を図１（ａ）〜（ｄ）を用いて説明する。本実施例では、基材１５としてフィルム基材を用いた。先ず粘着材１４を有する基材１５上に、ＩＣチップ１７が収まる大きさの開孔部を備えた位置合わせジグ（枠体）１２を配置し、複数のＩＣチップ１７を開孔部内に供給する。なお、枠体の開孔部の深さはＩＣチップが一つ収まる大きさが好ましい。補強部材１３を有する場合にはそれを含めた大きさとする。浅すぎると、他のＩＣチップとの摩擦により枠体からはみ出た部分が機械的なダメージを受けることがあり、好ましくない。開孔部へのＩＣチップ１７の供給は、複数の開孔部の位置に対応した複数の吸引口を有する吸着器で一度に複数のＩＣチップを吸引して行ってもよい。図１（ａ）は吸引押し出しエアー１１によって位置合わせジグ１２の開孔部に補強材１３をもつ薄型チップ１７を収めフィルム基体１５に固定した状態の断面図を示している。薄型チップの表面には無線によりエネルギおよびデータを送受信する小さなアンテナ１６が設けられている。これにより、非接触型の電子装置を提供できる。
図１３は薄型チップ１７を位置合わせするためにジグに位置合わせした状態を示す上面図である。ジグは正方形またはチップサイズに合わせた形態にとられた貫通孔またはそれに相当する溝があって、この貫通孔またはそれに相当する溝に薄型チップがはめ込まれて、置かれる。位置合わせが自動的に行われると同時に実装への加圧が行われて接着が自動的に行われる利点がある。
次に、図１（ｂ）に示すように位置合わせジグ１２をとり除く。
次に、接着材１８を介してカバーシート１９を取り付ける（図１（ｃ））。
引き続き、加熱、加圧によって補強材３６を溶融、流動させ、電子装置の厚みを低減する（図１（ｄ））。その後、薄型チップ１７を所望の数（１個または複数個）だけ含むようにフィルム基体１５を切断し、電子装置とすることができる。本方法により、薄型チップ１７は補強材１３によって安定にハンドリングされて、最終の形態では補強材１３が変形して薄型の完成品の実装状態とすることができる。薄型チップ１７は薄いことにより、半導体の内部応力の起因によって、カールし、また物理的外圧に弱いが、本実施例のように補強部材１３を用いれば、厚いチップと同等の機械的強度を得ることができて、ハンドリング性にすぐれ、同時に多数の薄型チップを扱うことが可能となって、生産性を大幅に向上することが可能となる。
（実施の形態２）
次に、薄型チップへ補強部材を取り付ける方法について、図３（ａ）〜（ｅ）を用いて説明する。
図３（ａ）はシリコン基板３１（厚さ約２００μｍ）と酸化膜層３２（厚さ約１μｍ）と周知の方法で半導体集積回路素子が形成された表面デバイス層３３（厚さ０．５〜１０μｍ）をもつシリコンオンインシュレータ（ＳＯＩ）ウエハの断面図を示している。
図３（ｂ）は続けてシリコンオンインシュレータウエハの裏面側に酸化膜パターン３４（厚さ約０．５μｍ）を形成した工程の断面図を示す。なお、酸化膜パターン３４は周知のホトリソ工程により形成することができ、半導体集積回路素子同士を分離する分離領域に対応する領域に形成される。
図３（ｃ）は続けて酸化膜パターンを利用してシリコンをエッチングし、シリコン犠牲壁３５を残し、酸化膜を除去した断面図を示す。なお、ＳＯＩウエハを用いることにより、酸化膜層３２がシリコンのエッチングストッパとなるため、シリコン犠牲壁３５の厚さを精度よく制御できる。但し、通常のシリコン基板を用いることにより、ＳＯＩウエハを用いたときよりも厚さの制御性は劣るが低コスト化が可能である。シリコンはウエットエッチングを用いることにより短時間で加工できる。ドライエッチングを用いることによりパターン寸法精度を向上できる。ドライエッチングではエッチング速度がウエットエッチングに比べ遅いので、予めシリコン基板３１を研磨、或いはウエットエッチング等により薄膜化しておくことによりスループットを高めることができる。
図３（ｄ）は続けてシリコンを除去した部分（半導体集積回路素子領域に対応する領域）に補強材１３を充填した断面図を示す。なお、補強部材１３は加熱することにより、溶融、流動化する材料から選ばれる。例えば、ワックスやエポキシ樹脂を用いることができる。
図３（ｅ）は続けて酸化膜層３２と表面デバイス層３３をエッチングで除去した断面図を示す。半導体チップ部よりも補強部材１３の寸法を大きくすることにより、外部からの応力に対する耐性が向上する。この方法により、任意の補強材を選択して高精度に補強材を形成することが可能となった。また、ウエハ上で処理するため、生産性に極めて優れるという効果を生じる。
なお、ここではＳＯＩ基板を用いたが、通常のシリコンからなる基板を用いることにより、ＩＣチップの厚さのばらつきは大きくなるが低コストで製造することができる。
（実施の形態３）
図４（ａ）〜（ｅ）を用いて補強材１３を形成する別の方法を説明する。
先ず、シリコンウエハ基板３１と酸化膜層３２と半導体集積回路素子が形成された表面デバイス層３３をもつシリコンオンインシュレータウエハを準備する（図４（ａ））。
このシリコン基板３１をエッチングで除去する（図４（ｂ））。酸化膜層３２はエッチングストッパとして有効に働く。
続けてホトレジスト技術により、ホトレジ犠牲壁４１を形成した（図４（ｃ））。
続けてホトレジ犠牲壁パターン４１の間の部分に補強材１３を充填した（図４（ｄ））。
続けて酸化膜層３２と表面デバイス層３３をエッチングで除去した（図３（ｅ））。この方法により、任意の補強材を選択して高精度に補強材を形成することが可能となった。また、ウエハ上で処理するため、生産性に極めて優れるという効果を生じる。なお、本方法は壁パターンの高さがレジスト膜の厚さで決まるため、実施例２の方法に比べて高さ設定の幅は小さいものの、酸化膜層３２の形成が不要であり、より容易に犠牲壁パターン４１を形成できる。
（実施の形態４）
電子装置がＩＣカードである場合の実施例を図５を用いて説明する。ＩＣカードはさまざまな応用分野に利用されるが、大量かつ使い捨てにされる分野が急速に伸びるものと予想される。このために、前記のフィルム基板をＩＣカード用フィルム５１に薄型チップを搭載することを考慮する必要があり、本図はその実施例を示している。すなわち、カードサイズのフィルム基板に離散的に搭載することにより、この基板をカードとして利用することが可能となり、大幅に薄型でかつ低コストに製造できるＩＣカード生産技術を提供して、大幅な普及を促すことが可能となる。なお、薄型チップ１７がアンテナを備えることにより非接触型ＩＣカードとすることができる。
（実施の形態５）
図６（ａ）（ｂ）は本発明の別の実施例を示している。図６（ａ）は薄型チップを輪切り前のロール６１に搭載した外観を示している。薄型チップ１７はフィルム基材１５に貼り付けられている。図６（ｂ）は図６（ａ）の輪切り前のロールを裁断して輪切りしたロール６２を示している。それぞれの薄型チップは輪切りしたロールに搭載されて、テープ状に使用されることが可能となる。このことにより、薄型チップを複数でかつ大面積のシートに搭載してロール状にすることによって、電子装置の大量生産が可能となる。
（実施の形態６）
図７は本発明で使用される薄型ＩＣチップ１７の平面図の一例である。すなわち、本発明では、このようなアンテナ１６を有するチップを用いることによって、有効に効力を発揮することができる。薄型チップ１７には接続線７１によって接続されたスルーホール７２を介してアンテナ１６と同調コンデンサ７３により有効な共振回路を形成する。マイクロ波帯では、インダクタンスと容量値をきわめて小さくたとえば４．２ｐｘｎ（Ｈ・Ｆ）で済むため、極めて小さなコイルと容量で共振回路を形成することが可能で、オンチップでのアンテナ形成に極めて都合が良い。本発明はこのような経済性を考慮した製造技術を提供している。
図１８にＩＣチップ内に構成される回路の一例を示す。本回路はマイクロ波で受信して、データを送付することを可能とする極めて有望な回路である。この回路は、マイクロ波の電磁エネルギを直流電圧に変換したり、クロック信号を受信する等の特徴を備えている。マイクロ波を用いることにより、極めて小さなアンテナたとば３００ミクロン角以下のアンテナを用いることができる。それにより、アンテナをチップに内蔵することができる。
このようなアンテナ内蔵の薄型ＩＣチップを用いることにより、非接触型の電子装置を提供できる。
（実施の形態７）
本実施例では、補強部材１３の他の形成方法について図８（ａ）〜（ｃ）を用いて説明する。図８（ａ）はシリコンウエハ８１の上面図を示している。図８（ｂ）は図８（ａ）の部分断面図を示している。シリコンウエハ８１は支持シート８２に付着されて、各チップは薄型化かつ分離されている状態を示す断面図となっている。図８（ｃ）は本発明で必要な補強材１３がスクリーン印刷で形成された断面図をしめしている。材料としては、銀ペーストや導電性カーボンインクを用いることができる。
本発明での有効性は低コストによる補強材の形成である。スクリーン印刷はウエハ上で簡便に補強材を形成することが可能となる。
（実施の形態８）
図９は本発明の別の実施例を示している。薄型チップは実装形態として必然として完成品は薄型の実装となることが期待されている。そのときに必要な技術として光による誤動作防止があげられる。そのために、本図では対応策として、薄型チップ１７とその上に形成されるアンテナ１６の上下に、上側遮蔽シート９１と下側遮蔽シート９２を用いて、光を遮蔽することを行う。このことにより薄型チップでの誤動作が防止された電子装置を提供することができる。
なお、薄型チップ１７よりも大きな面積の光遮蔽シートを用いることにより、より有効に遮光することができる。また、薄型チップを分割する前のウエハ状態で光遮蔽部材を一括形成することにより、低コスト化が可能となる。また、用途に応じて光遮蔽部材は上又は下の一方でもよい。
また、光遮蔽部材を印刷により形成することにより、より低コスト化が可能となる。
（実施の形態９）
遮光の方法について更に図１０を用いて説明する。図９で示したように薄型チップ１７とその上に形成されるアンテナ１６の上下に、上側遮蔽シート９１と下側遮蔽シート９２を形成後、その上にさらに上側遮蔽インク１０１と下側遮蔽インク１０２を形成して、上側遮蔽シート９１と下側遮蔽シート９２の機能が透明性で不十分でも補完できる作用を持つ。インクは印刷のパターンで実現することができる。これにより、遮光性をより高めることができる。
（実施の形態１０）
複数のＩＣチップが搭載されたテープ状のフィルム基材を切断、分離し、媒体に取り付けることにより電子装置とする方法を図１１（ａ）〜（ｃ）を用いて説明する。図１１（ａ）は本発明のロール状のテープを伸ばして媒体１１３の上に置き、テープカッター１１１とテープローラの配置例の断面図を示す。図１１（ｂ）は続けてテープローラによる媒体への薄型チップが入ったテープの付着を示している。図１１（ｃ）は媒体への付着をしめしている。この例により、薄型チップを内蔵したテープは薄いためにに他の媒体への付着も極めてスムースに行うことが可能となる。これにより、電子装置を大量に安価に製造することができる。
（実施の形態１１）
本発明に係る電子装置の使用方法の一例を図１２を用いて説明する。質問機アンテナ１２１は薄型チップ１７に向かって送信電波１２１を送付して、薄型チップ１７はフィルム基板１５に実装されているが、有効な回路技術によって質問機アンテナ１２１に対して受信電波を送る。このことによって、薄型チップは電池無しで、エネルギを質問機アンテナから得て、適切なデータを質問機に送り返すことができる。薄型チップはあらゆる媒体１１３に付着することが可能である。
（実施の形態１２）
図１５は補強部材を形成する別の実施例を示す。ＳＯＩ基板の裏面のシリコン基板を除去した後、酸化膜３２側に支持シート８２を添着する。次に、半導体集積回路が形成された表面デバイス層３３の表面側に厚さ５０μｍのレジスト膜１５３を塗布し、ホトマスク１５２を通して照射光１５１を感光性材料１５３に照射する（図１５（ａ））。なお、レジスト膜１５３の厚さとしては５〜１００μｍを用いることができる。これより薄いと補強効果が小さく、厚いと形成し難い。また、補強部材のパターンの寸法精度は±５μｍ程度あれば十分である。
引き続き、現像を行ない感光された部分（チップ分離領域に相当）を除去する（図１５（ｂ））。
次いで、感光性材料１５３が除去された領域の表面デバイス層３３を除去する（図１５（ｃ））。図１６に平面図を示す。ここではチップ一列分のみ記載しているが、実際にはウエハ上には多数（たとえば８インチウエハでは３３万個）のチップが存在する。このように、補強部材として感光性材料を用いることによりウエハ上に簡便に補強材を形成することが可能となる。また、この補強材はウエハ上で一度のリソグラフィ工程で形成できるので効率的である。なお、チップの厚さを１０μｍ以下とすることにより、曲げ応力に対する耐性を向上することができるもののそのままでは取り扱い難い。しかし、薄型チップでも補強部材を取り付けることにより、薄型チップのハンドリング性を大幅に向上することが可能となった。
（実施の形態１３）
図１７に薄型チップ１７が固定されたテープ状基材１５がロール状に巻かれた様子を示す。実施の形態１０では、薄型チップ１７が搭載されたテープ基材１５を切り取り、他の媒体１１３に取り付けて電子装置としていたが、ここでは薄型チップを含むように切断されたテープ基材１５そのものが電子装置となる。まだらヘビにみえるこの図は本発明の基本となる構成の断面をしめしている。すなわち、薄型チップ１７を形成したテープ状の媒体（ここではテープ基材そのもの）は、巻き取り紙の様に収納されて、凹凸なくリールにすることが可能となる。セロファンテープに実装された半導体は本発明により極めて低コストに実現可能となり、広く普及される要素をもつことになる。また、従来のセロファンテープと同等の扱いでインテリジェンスを持つことにより、利便性を向上できる。
（実施の形態１４）
図１９は本発明の別の実施例を示している。基本的には実施の形態１と同様であるが、フィルム基材１５及びカバーシート１９をそれぞれ遮光性のある下側遮蔽シート９２及び上側遮蔽シート９１に代えている。これにより、更に光遮蔽効果を持つことになり、光により発生するエレクトロン/ホールペアに起因する誤動作を低減或いは防止することができる。
【発明の効果】
本発明により次のような効果を得ることができる。薄型チップを補強することによって、通常の厚型チップと同様の扱いを工程で行うことが可能となり、大量の薄型チップをバッチ的に取り扱うことが可能となり、大幅に生産性を向上することが可能となる。また、補強材はで溶融、流動化するため、薄型の電子装置を容易に提供できる。
【図面の簡単な説明】
【図１】本発明に係る電子装置の製造法を示す断面図である。
【図２】従来例のＩＣカードの製造方法を示す断面図である。
【図３】本発明に係る補強部材の形成方法を示す断面図である。
【図４】本発明に係る補強部材の他の製造方法を示す断面図である。
【図５】本発明に係るＩＣチップを搭載したカード用フィルム基材の平面図である。
【図６】本発明に係るＩＣチップを搭載した基材をロール状に巻いた状態を示す斜視図である。
【図７】本発明に係る電子装置に搭載されるＩＣチップの一例を示す平面図である。
【図８】本発明に係る補強部材をウエハ上に形成する工程を示す（ａ）平面図、（ｂ）（ｃ）断面図である。
【図９】本発明に係る電子装置の断面図である。
【図１０】本発明に係る他の電子装置の断面図である。
【図１１】本発明に係る電子装置の製造方法を示す断面図である。
【図１２】本発明に係る電子装置の利用形態を示す概念図である。
【図１３】本発明に係る電子装置の製造方法を示す一平面図である。
【図１４】従来例のＩＣカードの他の製造方法を示す断面図である。
【図１５】本発明に係る他の補強部材の製造方法を示す断面図である。
【図１６】本発明に係る補強部材の製造方法を示す一平面図である。
【図１７】本発明に係るＩＣチップが搭載された基材をロール状に巻いた状態を示す断面図である。
【図１８】本発明に係る電子装置のＩＣチップ内に形成される回路の一例を示す回路図である。
【図１９】本発明に係る電子装置の製造方法を示す断面図である。
【符号の説明】
１１…吸引押し出しエアー、１２…位置合わせジグ、１３…補強材、１４…粘着材、１５…フィルム基材、１６…アンテナ、１７…薄型チップ、１８…接着材、１９…カバーシート、２１…加ヘッド、２２…支持シート、３１…シリコンウエハ基板、３２…酸化膜層、３３…表面デバイス層、３４…酸化膜パターン、３５…シリコン犠牲壁、３６…溶融した補強材料、４１…ホトレジ犠牲壁、５１…ＩＣカード用フィルム、６１…輪切り前のロール、６２…輪切りしたロール、７１…接続線７２…スルーホール、７３…同調コンデンサ、８１…シリコンウエハ、８２…支持シート、９１…上側遮蔽シート、９２…下側遮蔽シート、１０１…上側遮蔽インク、１０２…下側遮蔽インク、１１１…テープカッター、１１３…媒体、１１５…テープローラ、１２１…質問機アンテナ、１２２…送信電波、１２３…受信電波、１４１…真空吸着器、１４２…ペレットケース、１５１…照射光１５２…ホトマスク、１５３…感光性材料。

Claims (16)

  1. 支持シートに付着したシリコンウエハから分離された複数の電子装置へ補強部材をスクリーン印刷により形成し、
    粘着材を付着させた第１フィルム状基材に、複数の開孔部を備えた治具を配置し、
    前記開孔部の内部に前記電子装置を填め込むことにより、前記第１フィルム状基材に前記粘着材を介し、前記電子装置を接着させ、
    前記治具を前記第１フィルム状基材から取り除き、
    前記補強部材を溶融、流動させることを特徴とする電子装置の製造方法。
  2. 請求項１に記載の製造方法において、
    前記電子装置に第２フィルム状基材を被せることを特徴とする電子装置の製造方法。
  3. 請求項１又は２に記載の製造方法において、
    前記電子装置を所望の数だけ含むように前記第１フィルム状基材を裁断することを特徴とする電子装置の製造方法。
  4. 請求項１又は２に記載の製造方法において、
    重なった前記第１及び第２フィルム状基材とをロール状に巻き、
    前記第１及び第２フィルム基材を裁断して輪切りにすることを特徴とする電子装置の製造方法。
  5. 請求項１から４のいずれかに記載の製造方法において、
    前記電子装置は、複数の前期開孔部の位置に対応した複数の吸引口を有する吸引器にて吸引され、前記開孔部の内部に填め込まれることを特徴とする電子装置の製造方法。
  6. 請求項１から５のいずれかに記載の製造方法において、
    前記電子装置は、ICチップであることを特徴とする電子装置の製造方法。
  7. 請求項１から６のいずれかに記載の製造方法において、
    前記電子装置は、無線によりエネルギー及びデータを非接触に送受信するアンテナを備えるものであることを特徴とする電子装置の製造方法。
  8. 請求項１から７のいずれかに記載の製造方法において、
    前記開孔部は、正方形、又は、チップサイズに合わせた形態にとられた貫通孔、または、溝であることを特徴とする製造方法。
  9. 請求項１から８のいずれかに記載の製造方法において、
    前記開孔部の深さは、前記電子装置の厚さより深いものであることを特徴とする電子装置の製造方法。
  10. 請求項１から９のいずれかに記載の製造方法において、
    前記第１フィルム状基材は紙であることを特徴とする電子装置の製造方法。
  11. 請求項１から１０のいずれかに記載の製造方法において、
    前記第１フィルム状基材はセロファンテープであることを特徴とする電子装置の製造方法。
  12. 請求項１から１１のいずれかに記載の製造方法において、
    前記電子装置の厚さは、３０μｍ以下であることを特徴とする電子装置の製造方法。
  13. 請求項１から１２のいずれかに記載の製造方法において、
    前記電子装置の幅は、０．５ｍｍ以下であることを特徴とする電子装置の製造方法。
  14. 請求項１から１３のいずれかに記載の製造方法により、製造されたことを特徴とする電子装置。
  15. 請求項１から１３のいずれかに記載の製造方法において、
    前記補強材は、銀ペースト、又は、導電性カーボンインクであることを特徴とする電子装置の製造方法。
  16. 請求項１から１３、１５のいずれかに記載の製造方法において、
    前記補強材の溶融、流動は、補強部材への加圧、加熱によりなされることを特徴とする電子装置の製造方法。
JP2000092950A 2000-03-28 2000-03-28 電子装置の製造方法 Expired - Fee Related JP4239352B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000092950A JP4239352B2 (ja) 2000-03-28 2000-03-28 電子装置の製造方法
US09/818,638 US6660557B2 (en) 2000-03-28 2001-03-28 Method of manufacturing an electronic device
US10/676,016 US7056769B2 (en) 2000-03-28 2003-10-02 Method of manufacturing an electronic device
US11/411,884 US7459341B2 (en) 2000-03-28 2006-04-27 Method of manufacturing an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000092950A JP4239352B2 (ja) 2000-03-28 2000-03-28 電子装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001283169A JP2001283169A (ja) 2001-10-12
JP2001283169A5 JP2001283169A5 (ja) 2005-10-27
JP4239352B2 true JP4239352B2 (ja) 2009-03-18

Family

ID=18608207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092950A Expired - Fee Related JP4239352B2 (ja) 2000-03-28 2000-03-28 電子装置の製造方法

Country Status (2)

Country Link
US (3) US6660557B2 (ja)
JP (1) JP4239352B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
DE60336054D1 (de) * 2002-05-08 2011-03-31 Lasercard Corp Verfahren zur herstellung einer sicheren persönlichen datenkarte
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
US7629667B2 (en) * 2003-08-28 2009-12-08 Hitachi, Ltd. Semiconductor device including an on-chip coil antenna formed on a device layer which is formed on an oxide film layer
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
JP4454585B2 (ja) * 2003-12-10 2010-04-21 王子製紙株式会社 Ｉｃチップ内蔵テープを用いたｉｃチップ内蔵シート
KR100577527B1 (ko) * 2003-12-29 2006-05-10 매그나칩 반도체 유한회사 고주파 소자 및 그 제조 방법
JP2006039854A (ja) * 2004-07-26 2006-02-09 Brother Ind Ltd タグテープロール及びタグラベル作成装置用カートリッジ
US20070098997A1 (en) * 2005-11-02 2007-05-03 Bayer Materialscience Llc Composite articles and a process for their production
JP4796628B2 (ja) * 2006-06-02 2011-10-19 株式会社日立製作所 Ｉｃタグ用インレットの製造方法
JP3980624B1 (ja) * 2006-09-20 2007-09-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板上の半導体部品の薄型化
JP4860436B2 (ja) * 2006-11-07 2012-01-25 トッパン・フォームズ株式会社 Ｉｃカードおよびその製造方法
US8208262B2 (en) * 2006-11-07 2012-06-26 Toppan Forms Co., Ltd. Window base material, card with embedded module, and manufacturing method of card with embedded module
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
US10020285B2 (en) 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
CN107078075A (zh) * 2014-11-05 2017-08-18 Ev 集团 E·索尔纳有限责任公司 用于对产品衬底进行涂层的方法和装置
KR102417917B1 (ko) 2016-04-26 2022-07-07 삼성전자주식회사 공정 시스템 및 그 동작 방법
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063993A (en) * 1975-07-07 1977-12-20 National Semiconductor Corporation Method of making gang bonding interconnect tape for semiconductive devices
DE2920012B1 (de) * 1979-05-17 1980-11-20 Gao Ges Automation Org Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte
JPS6190272A (ja) 1984-10-09 1986-05-08 Sharp Corp 辞書機能を用いた翻訳方式
JPH01108095A (ja) * 1987-10-20 1989-04-25 Ryoden Kasei Co Ltd Ｉｃカード
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
ES2080094T3 (es) * 1990-11-30 1996-02-01 Siemens Ag Procedimiento para dotar de soldadura placas de circuitos impresos.
JPH04259520A (ja) * 1991-02-13 1992-09-16 Nippon Steel Corp 樹脂成形金型及びフレキシブルテープ
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
CA2101293C (en) * 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6184475B1 (en) 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
US5524765A (en) * 1994-11-15 1996-06-11 Tempo G Carrier tape packaging system utilizing a layer of gel for retaining small components
DE69501632T2 (de) * 1994-11-21 1998-07-23 Apic Yamada Corp Harzformmaschine mit Trennfolie
JP3197788B2 (ja) 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
DE19528730A1 (de) * 1995-08-04 1997-02-06 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Datenträgers
US6224690B1 (en) 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
US6080606A (en) * 1996-03-26 2000-06-27 The Trustees Of Princeton University Electrophotographic patterning of thin film circuits
US6046499A (en) 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
JPH10264560A (ja) 1997-03-25 1998-10-06 Seiko Precision Kk Ｉｃカードの製造方法
BR9804917A (pt) * 1997-05-19 2000-01-25 Hitachi Maxell Ltda Módulo de circuito integrado flexìvel e processos para produzir um módulo de circuito integrado flexìvel e um portador de informação.
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6013535A (en) * 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
AU3865897A (en) * 1997-08-19 1999-03-08 Hitachi Limited Method for forming bump electrode and method for manufacturing semiconductor device
US6024285A (en) * 1997-08-19 2000-02-15 Micron Technology, Inc. Wireless communication devices and methods of forming wireless communication devices
AU736457B2 (en) * 1997-08-27 2001-07-26 Sphelar Power Corporation Spherical semiconductor device and the manufacture method for the same and spherical semiconductor device material
WO1999026195A1 (fr) * 1997-11-14 1999-05-27 Toppan Printing Co., Ltd. Module ci composite et carte ci composite
JPH11161760A (ja) * 1997-11-26 1999-06-18 Hitachi Ltd 薄型電子回路部品及びその製造方法及びその製造装置
WO1999032304A1 (en) * 1997-12-22 1999-07-01 Hitachi, Ltd. Semiconductor device
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
JP4562820B2 (ja) * 1998-03-02 2010-10-13 富士フイルム株式会社 固体撮像素子の取付方法
JP4075138B2 (ja) 1998-06-05 2008-04-16 凸版印刷株式会社 非接触ｉｃカード用検査装置および検査方法
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
AU5651699A (en) * 1998-09-18 2000-04-10 Hitachi Maxell, Ltd. Noncontact communication semiconductor device
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
US6630370B2 (en) * 1998-10-02 2003-10-07 Shinko Electric Industries Co., Ltd. Process for manufacturing IC card
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
JP3643488B2 (ja) * 1998-10-30 2005-04-27 株式会社日立製作所 Ｉｃカード
KR100426759B1 (ko) * 1998-11-30 2004-04-13 가부시키가이샤 히타치세이사쿠쇼 전자 회로 칩 및 그 장착 방법과, 전자 회로 칩이 장착된 시트
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
WO2000054324A1 (fr) * 1999-03-11 2000-09-14 Seiko Epson Corporation Substrat de cablage flexible, bande porte-puces, dispositif a semiconducteur de type bande, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et dispositif electronique.
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP2000311959A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
JP4299414B2 (ja) * 1999-10-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 コンビネーションカード、ｉｃカード用モジュール及びコンビネーションカードの製造方法
US6402013B2 (en) 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
DE50008411D1 (de) * 2000-03-24 2004-12-02 Infineon Technologies Ag Gehäuse für biometrische Sensorchips
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP2002096974A (ja) * 2000-09-22 2002-04-02 Oki Electric Ind Co Ltd 搬送用リールとそれを用いた搬送方法、及び電子装置の製造方法
US6357664B1 (en) * 2001-05-24 2002-03-19 Identicard Systems Incorporated Identification card utilizing an integrated circuit
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
JP4523223B2 (ja) * 2002-04-26 2010-08-11 株式会社日立製作所 レーダセンサ

Also Published As

Publication number Publication date
US20020016020A1 (en) 2002-02-07
US7459341B2 (en) 2008-12-02
US20060189040A1 (en) 2006-08-24
US20040063243A1 (en) 2004-04-01
US6660557B2 (en) 2003-12-09
US7056769B2 (en) 2006-06-06
JP2001283169A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
JP4239352B2 (ja) 電子装置の製造方法
JP6057042B1 (ja) キャリアテープ及びその製造方法、並びにｒｆｉｄタグの製造方法
US7551141B1 (en) RFID strap capacitively coupled and method of making same
EP3089079B1 (en) Carrier tape, method for manufacturing same, and method for manufacturing rfid tag
KR101539125B1 (ko) 인쇄 집적 회로소자를 포함하는 무선 장치 및 이의 제조 및 사용 방법
JP4618462B2 (ja) 使い捨てチップ電子装置及び製造方法
TWI337423B (en) Method for manufacturing a chip card antenna on a thermoplastic support and chip card obtained by said method
US7421775B2 (en) Method of manufacturing antenna for RFID tag
US20060071084A1 (en) Process for manufacture of novel, inexpensive radio frequency identification devices
KR20070100248A (ko) 기능성 소자를 포함하는 조립체 및 그 제조 방법
JPH08230368A (ja) データキャリヤ、半仕上げ製品、及びデータキャリヤ製造方法
KR20140123562A (ko) Rfid 안테나 모듈 및 방법
WO2006041033A1 (ja) 非接触ｉｃラベル及びその製造方法並びに製造装置
JP2004516538A (ja) スマートラベルウェブおよびその製造方法
TWI545716B (zh) 用於半導體裝置之電磁干擾屏蔽及熱消耗
JP5904316B1 (ja) キャリアテープ及びその製造方法、並びにｒｆｉｄタグの製造方法
US6635968B2 (en) Semiconductor device having improved alignment of an electrode terminal on a semiconductor chip and a conductor coupled to the electrode terminal
WO2020079961A1 (ja) 無線通信デバイスの製造方法および無線通信デバイス製造装置
TWI609329B (zh) 無線射頻識別裝置及其製造方法
US20070131016A1 (en) Transferring die(s) from an intermediate surface to a substrate
JP2020074054A (ja) Ｒｆｉｄタグの製造方法、ｒｆｉｄタグの製造装置、及び転写シートの製造方法
JP5376321B2 (ja) Ｉｃタグおよびｉｃタグの製造方法
EP1966743B1 (en) A method of producing a transponder and a transponder
JP4693295B2 (ja) 回路の形成方法
JPH1134557A (ja) Ｉｃモジュールの製造方法、およびその製造方法に用いられるｉｃモジュール集合体の製造装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees