JPH11161760A - 薄型電子回路部品及びその製造方法及びその製造装置 - Google Patents

薄型電子回路部品及びその製造方法及びその製造装置

Info

Publication number
JPH11161760A
JPH11161760A JP32417497A JP32417497A JPH11161760A JP H11161760 A JPH11161760 A JP H11161760A JP 32417497 A JP32417497 A JP 32417497A JP 32417497 A JP32417497 A JP 32417497A JP H11161760 A JPH11161760 A JP H11161760A
Authority
JP
Japan
Prior art keywords
film
conductor pattern
electronic component
component
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32417497A
Other languages
English (en)
Inventor
Keiji Fujikawa
啓司 藤川
Yutaka Hashimoto
豊 橋本
Isamu Takaoka
勇 高岡
Shinichi Wai
伸一 和井
Hideaki Sasaki
秀昭 佐々木
Hitoshi Odajima
均 小田島
Mitsugi Shirai
貢 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32417497A priority Critical patent/JPH11161760A/ja
Priority to EP98122055A priority patent/EP0920056A3/en
Priority to US09/197,464 priority patent/US6203655B1/en
Priority to KR1019980050785A priority patent/KR19990045583A/ko
Publication of JPH11161760A publication Critical patent/JPH11161760A/ja
Priority to US09/753,671 priority patent/US6551449B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

(57)【要約】 【課題】本発明の目的は、工程数を少なくして製造の可
能な電子回路部品を提供すること、生産ラインの長さを
短くでき、従って、生産フロアの面積を狭くすることが
できる薄型電子回路部品の製造方法及びその製造装置を
提供することにある。 【解決手段】アンテナコイル２２を含む導体パターン２
０は、フィルム１０の一面に形成されている。電子部品
３０は、仮固定液４０によりフィルム１０に固定され
る。導体パターン２０及び電子部品３０を覆うように、
フィルム１０に対してカバーフィルム６０をラミネート
すると同時に、電子部品３０は、導体パターン２０に接
続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄型電子部品回路
に係り、特に、非接触方式に適用するに好適なフィルム
状の薄型電子部品回路に関する。
【０００２】
【従来の技術】薄型電子部品回路としては、例えば、Ｉ
Ｃカード，フィルムコンピュータや電子ペーパー等のよ
うなものが知られている。これらの厚さは、例えば、
０．２５〜０．７６ｍｍと薄型化されている。
【０００３】現在用いられているＩＣカードは、接触式
のものである。即ち、ＩＣカードの表面には、読み書き
装置と電気的に接続するための接続端子が露出してお
り、この接続端子を介して、読み書き装置は、ＩＣカー
ド内のＩＣチップからデータを読みだし、また、データ
を書き込むようにしている。
【０００４】このような接触式のＩＣカードに対して、
近年、非接触式のＩＣカードのような薄型電子回路部品
が、研究開発されつつある。非接触式のＩＣカードにお
いては、ＩＣカード内にアンテナコイルが埋設されてお
り、読み書き装置は、無線によりアンテナコイルを介し
て、ＩＣカード内のＩＣチップからデータを読みだし、
また、データを書き込むようにしている。本出願人も、
かかる非接触式のＩＣカードについて試作検討を進めて
いる。
【０００５】
【発明が解決しようとする課題】本出願人が試作検討を
行い、最近試みているＩＣカード及びその製造方法につ
いて検討を加えたところ、次のような問題があることが
判明した。即ち、ＩＣカード自体についてみると、工程
数が多い構造体であるという問題である。また、ＩＣカ
ードの製造方法についてみると、生産ラインの長さが長
く、生産フロアの面積が広くなるという問題である。
【０００６】なお、これらの問題は、ＩＣカードのみな
らず、フィルムコンピュータや電子ペーパー等の薄型電
子回路部品においても同様に問題となるものである。
【０００７】本発明の第１の目的は、工程数を少なくし
て製造の可能な電子回路部品を提供することにある。
【０００８】本発明の第２の目的は、生産ラインの長さ
を短くでき、従って、生産フロアの面積を狭くすること
ができる薄型電子回路部品の製造方法及びその製造装置
を提供することにある。
【０００９】
【課題を解決するための手段】（１）上記第１の目的を
達成するために、本発明は、フィルムと、このフィルム
の一面に形成されたアンテナコイルを含む導体パターン
と、この導体パターンに電気的に接続されるとともに、
上記フィルムと固定液により固定された電子部品と、上
記導体パターン及び上記電子部品を覆うように、上記フ
ィルムに対してラミネートされたカバーフィルムとを備
えるようにしたものである。かかる構成により、導体パ
ターンがフィルムの一面にのみ形成された単層構造とし
て、電子回路部品を薄型化し得るものとなる。
【００１０】（２）上記第２の目的を達成するために、
本発明は、フィルムの一面に印刷されたペーストを乾燥
して、導体パターンを形成する乾燥工程と、上記フィル
ムの片面に形成された上記導体パターンに電子部品を搭
載し、仮固定液により固定する部品搭載工程と、上記電
子部品を上記導体パターンに接続し、上記フィルムの上
にカバーフィルムをラミネートするラミネート工程とを
備えるようにしたものである。かかる方法により、導体
パターンはフィルムの一面にのみ形成されているため、
乾燥工程を減らして、生産ラインを短くし得るものとな
る。
【００１１】（３）上記（２）において、好ましくは、
この乾燥工程は、光ビームを上記ペーストに照射して乾
燥若しくは加熱硬化させるようにしたものである。かか
る方法により、乾燥機の全長を短くでき、生産ラインを
さらに短くし得るものとなる。
【００１２】（４）上記（３）において、好ましくは、
上記光ビームの波長は、上記ペーストに対する吸収率が
大きく、上記フィルムに対する透過率が大きい波長とし
たものである。かかる方法により、フィルムの収縮を小
さくでき、従って、事前のアニール処理工程を無くし
て、生産ラインをさらに短くし得るものとなる。
【００１３】（５）上記第２の目的を達成するために、
本発明は、フィルムの片面に形成された上記導体パター
ンに電子部品を搭載し、仮固定液により固定する部品搭
載工程と、上記電子部品を上記導体パターンに接続し、
上記フィルムの上にカバーフィルムをラミネートするラ
ミネート工程とを備え、上記ラミネート工程は、上記フ
ィルムの上に糊付きの上記カバーフィルムを加熱・加圧
してラミネートすると同時に、上記導体パターン上に固
定された上記電子部品の接続端子を上記導体パターンに
接続するようにしたものである。かかる方法により、ラ
ミネートと部品接続を、同時に１工程で行えるため、生
産ラインを短くし得るものとなる。
【００１４】（６）上記第２の目的を達成するために、
本発明は、片面に導体パターンの形成されたフィルムの
部品搭載位置に、仮固定液を印刷または塗布する印刷・
塗布手段と、上記フィルムの片面に形成された上記導体
パターンに電子部品を搭載する部品搭載手段と、上記電
子部品を上記導体パターンに接続するとともに、上記フ
ィルムの上にカバーフィルムをラミネートするラミネー
ト・部品同時接続手段とを備えるようにしたものであ
る。
【００１５】
【発明の実施の形態】以下、図１〜図１６を用いて、本
発明の一実施形態による薄型電子回路部品であるＩＣカ
ードについて説明する。最初に、図１〜図３を用いて、
本実施形態によるＩＣカードの構成について説明する。
図１は、本実施形態によるＩＣカードの平面図であり、
図２は、図１のＡ−Ｂ−Ｃ−Ｄ断面図であり、図３は、
図２の要部拡大断面図である。
【００１６】図１に示すように、ＩＣカード１００は、
フィルム１０と、フィルム１０の上に形成された導体パ
ターン２０と、導体パターン２０に接続端子３２を介し
て接続されたＩＣチップ等の電子部品３０とから構成さ
れている。導体パターン２０の一部は、ループ状のアン
テナコイル２２を構成しており、アンテナコイル２２
は、導体パターンにより、電子部品３０に接続されてい
る。本実施形態においては、アンテナコイル２２の巻数
は、１ターンとしている。また、電子部品３０とフィル
ム１０は、仮固定液４０に固定されている。
【００１７】ＩＣカード１００の幅Ｄ１は、例えば、５
４ｍｍであり、長さＬ１は、例えば、８５．６ｍｍとし
てあり、いわゆるクレジットカードやテレフォンカード
と同一の大きさとしている。電子部品３０は、例えば、
幅Ｄ２が３ｍｍの正方形のものを用いている。アンテナ
コイル２２の幅Ｄ３及び導体パターン２０の幅Ｄ４は、
例えば、０．２ｍｍとしている。接続端子３２は、０．
１５ｍｍｍ角としてある。なお、図示する状態では、接
続端子３２の幅は、導体パターン２０の幅よりも大きく
図示しているが、これは図示の都合上であり、実際に
は、接続端子３２の幅は、導体パターン２０の幅よりも
狭いものである。
【００１８】次に、図２を用いて、本実施形態によるＩ
Ｃカードの断面構成について説明する。なお、図１と同
一符号は、同一部分を示している。ＩＣカード１００の
フィルム１０の上には、導体パターン２０及びアンテナ
コイル２２が印刷形成されている。フィルム１０の上に
は、ＩＣチップ等の電子部品３０が、仮固定液４０によ
り固定されるとともに、電子部品３０の接続端子３２
は、導体パターン２０と直接接合され、電気的に導通し
ている。フィルム１０とカバーフィルム６０は、ホット
メルト等の糊５０によって、カバーフィルム６０がラミ
ネートにより、固定されており、フィルム１０とカバー
フィルム６０の間に、導体パターン２０及び電子部品３
０が固定されている。フィルム１０及びカバーフィルム
６０の上には、印刷面７０，７２が印刷形成されてい
る。
【００１９】さらに、図３に拡大して示すように、電子
部品３０は、仮固定液４０によりフィルム１０の上に固
定されるとともに、電子部品３０の接続端子３２は、導
体パターン２０と直接接合され、電気的に導通してい
る。電子部品３０は、さらに、糊５０によりラミネート
されたフィルム１０とカバーフィルム６０の間に保持固
定されている。なお、図３において、アンテナコイルの
部分の図示は省略してある。本実施形態によるＩＣカー
ド１００の厚さＨは、０．２５ｍｍと薄型化できてい
る。
【００２０】本実施形態によるＩＣカードの構造上の特
徴は、次の点にある。即ち、ＩＣカードのＡｇペースト
による導体パターンの形成は、フィルムの片面のみの単
層化構造としている。最近試みられている方法では、フ
ィルムの両面に導体パターン，特に、アンテナコイルを
形成するようにしていたものに対して、片面側の導体パ
ターンを形成するためのスクリーン印刷工程とその後の
乾燥工程をなくすことができ、工程数を低減できる。ま
た、ＩＣカードを単層化構造とすることにより、薄型化
して、０．２５ｍｍの厚さにすることができる。
【００２１】次に、図４を用いて、本実施形態による薄
型電子回路部品であるＩＣカードの製造工程について説
明する。なお、各工程の詳細については、図５〜図１５
を用いて、後述する。本実施形態によるＩＣカードの製
造工程は、プロセスＰ１０のＡｇペースト印刷，プロセ
スＰ２０のレーザ乾燥，プロセスＰ３０の仮固定剤の印
刷または塗布，プロセスＰ４０の電子部品搭載，プロセ
スＰ５０の加熱・加圧によるラミネート加工及び電子部
品の同時接続，プロセスＰ６０のシート切断，プロセス
Ｐ７０の両面の絵柄印刷，プロセスＰ８０の読み書き
（Ｒ／Ｗ）検査，プロセスＰ９０の外形切断の各プロセ
スからなっている。
【００２２】以下、これらの各プロセスの詳細な内容に
ついて、図５〜図１５を用いて説明する。プロセスＰ１
０のＡｇペースト印刷は、図２に示したように、フィル
ム１０の上に導体パターン２０を形成するプロセスの一
部である。即ち、図５に示すように、フィルム１０の上
に、導体ペースト２０ａ，２２ａが印刷形成される。印
刷には、電子回路の配線パターンが形成されたスクリー
ン版２００が用いられ、スキージ２１０により、導体ペ
ースト２０ａ，２２ａを電子回路の配線パターン及びア
ンテナコイルとなるように印刷する。
【００２３】ここで、フィルム１０の材質としては、透
明ＰＥＴ（ポリエチレンテレフタレート）若しくは白色
ＰＥＴが用いられ、その厚さは、例えば、７５μｍ〜１
００μｍのものを使用している。フィルム１０は、ロー
ルフィルムとしてＩＣカードの製造装置に供給される。
フィルム１０の幅は、例えば、２５０ｍｍのものを使用
している。印刷形成される導体ペースト２０ａ，２２ａ
としては、Ａｇペーストを使用している。導体ペースト
２０ａ，２２ａとしては、Ａｇペースト以外にも、例え
ば、Ｃｕペーストを使用することができる。フィルム１
０の材質としては、ＰＥＴの他に、ＰＶＣ（ポリ塩化ビ
ニール）、ポリイミド等のプラスチック材料を用いるこ
とができる。
【００２４】ここで、図６に示すように、スクリーン版
２００を用いた１回の印刷によって、複数枚のＩＣカー
ド用の導体ペースト２０ａ，２２ａからなるカード印刷
部２０ｃを同時に印刷する。図５に示す例では、フィル
ム１０の幅方向に４枚のカード印刷部２０ｃを形成し、
スキージの移動方向（フィルム１０の長手方向）に３枚
のカード印刷部２０ｃを形成するようにしており、１回
の印刷で、１２枚のカード印刷部２０ｃを同時に形成し
ている。カード印刷部２０ｃには、各カード毎の導体ペ
ースト２０ａ，２２ａが印刷されている。
【００２５】次に、図７を用いて、プロセスＰ２０のレ
ーザ乾燥について説明する。本実施形態におけるレーザ
乾燥においては、図５に示した工程で印刷された導体ペ
ースト２０ａ，２２ａに対して、非接触加工源，例え
ば、レーザ光源２２０から発せられたレーザをフィルム
の幅方向の線状で均一に照射し、導体ペースト２０ａ，
２２ａの媒体を瞬間的に蒸発若しくは加熱硬化させるこ
とにより乾燥させる。このため、導体ペーストはフィル
ム搬送速度でレーザ光を通過すれば乾燥が終了する。導
体ペースト内の樹脂を固形化させることにより抵抗値を
下げ、導体パターン２０及びアンテナコイル２２を形成
する。
【００２６】この時選択するレーザ波長は、フィルム１
０を透過又は反射するもので、導体ペーストは吸収する
ものを使用するようにしている。ＰＥＴ透明フィルムは
波長９〜１０μｍに吸収帯があり、波長１μｍは透過傾
向にある。また、常温で、Ａｇペーストは波長１．０６
μｍで５〜１０％吸収し、液状の場合更に吸収率が上昇
する。そこで、レーザ光源２２０として、波長１．０６
μｍのＹＡＧレーザを用いるようにしている。
【００２７】ＹＡＧレーザを用いることにより、Ａｇペ
ーストのみが加熱されるため、フィルム１０の加熱によ
るフィルム１０の収縮については問題とならない。最近
試みられている方法では、遠赤外線による加熱炉を用い
ているため、フィルム自体も加熱され、収縮の問題が発
生するため、図５に示した印刷工程の前において、フィ
ルムを加熱炉にて加熱するアニール処理を行い、フィル
ムを予め収縮した状態とした上で、印刷工程に進むよう
にしているが、かかるアニール処理のための乾燥工程が
不要となる。
【００２８】また、ＣＯ2レーザ（波長１０．６μｍ）
の場合は、フィルム１０の材料であるＰＥＴに対しても
吸収波長であり、ＰＥＴも加熱し、導体ペーストのＡｇ
も吸収するので、ＣＯ2レーザの出力値を選定し、ＰＥ
Ｔを全体加熱しながら導体ペーストも加熱することによ
り、ＹＡＧレーザと同じく乾燥することができる。
【００２９】さらに、レーザ照射に代えて、電磁エネル
ギで導体ペーストを加熱乾燥したり、電子ビーム等の非
接触エネルギービームを線状にスキャンすることにより
導体ペーストを加熱乾燥することも可能となる。
【００３０】このようなレーザや電磁エネルギや電子ビ
ーム等を用いることにより、遠赤外炉１５０゜Ｃ，５分
と同程度の乾燥が、短時間（１分以下）で可能になる。
【００３１】なお、本実施形態においては、導体ペース
ト２０ａ，２２ａを乾燥させて導体パターンやアンテナ
コイルを形成するようにしているが、予め、フィルム１
０の上に、アルミ材又は銅材により、例えば、エッチン
グや金属パターン析出法又は金属巻線コイル法により形
成してあるロール状のフィルムを用いて、以下のプロセ
スＰ３０〜Ｐ９０によりＩＣカードを製造することも可
能である。
【００３２】次に、図８を用いて、プロセスＰ３０の仮
固定剤の印刷または塗布について説明する。なお、図８
以降においては、アンテナコイル部分の図示は省略し
て、製造プロセスについて説明する。
【００３３】図８に示すように、フィルム１０の上であ
って、後述するプロセスＰ４０の電子部品搭載において
電子部品が搭載される位置に、ディスペンサ２３０を用
いて、仮固定液４０を、印刷または塗布する。仮固定液
の材質としては、１００℃〜１３０℃で軟化する熱可塑
性ホットメルトを用いている。又は熱可塑性樹脂を用い
てもよい。また、ホットメルトに代えて、ＵＶ硬化樹脂
等を用いることも可能である。仮固定液４０の塗布面積
としては、電子部品サイズ（例えば、３×３ｍｍエリ
ア）と同じか、少し面積を広く塗布（印刷）する。
【００３４】仮固定液４０は、常温では液状で粘度高
く、電子搭載工程において搭載される電子部品（例え
ば、厚さ５０μｍ）を仮固定して、プロセスＰ５０のラ
ミネートまで、電子部品を搬送する際にも、位置ズレを
生じない様な粘着力で仮固定する。
【００３５】次に、図９を用いて、プロセスＰ４０の電
子部品搭載について説明する。図９に示すように、ベア
チップの搭載機ノズル２４０の先端に、ＩＣのベアチッ
プ等の電子部品３０を吸着搬送し、導体パターン２０の
上に位置決めする。ここで、電子部品３０の端子３２
が、導体パターン２０の所定の端子部に位置するように
して、電子部品３０を導体パターン２０の上に搭載す
る。フィルム１０の上には、プロセスＰ３０において仮
固定液４０が塗布されているため、電子部品３０は、仮
固定液４０によってフィルム１０の上に固定される。電
子部品３０の接続端子３２は、金属ワイヤボールボンデ
ィング法又は金めっきバンプ法により形成してある。電
子部品３０の裏面，即ち、接続端子３２が形成される面
には、接続端子３２が形成される部分を除いて、ＰＩＱ
（ポリイミド）絶縁により、ベアチップの配線パターン
に対して保護絶縁処理を施してある。後述する加熱・加
圧工程により、Ａｇペーストにより形成された導体パタ
ーン２０の中に、接続端子３２が挿入され、電気的接続
を得ることができる。端子３２の突出量は、例えば、５
〜５０μｍとする。
【００３６】図８において説明したように、仮固定液４
０は、電子部品３０の大きさより少し大きい面積に塗布
されるので、電子部品３０は、その裏面の全面でフィル
ム１０や導体パターン２０に固定される。また、接続端
子３２も導体パターン２０に接続固定される。従って、
電子部品３０の固定面積は、９ｍｍ2（３ｍｍ角の全
面）と大きくできる。最近試みられている方法では、接
続端子３２による固定だけであるため、固定面積は、
０．４ｍｍ2（０．２ｍｍ角×２箇所）であり、接続部
強度は端子部のみで全機械的ストレスを受けていた為、
接続強度が弱いものであったのに対して、本実施形態で
は、固定面積を大きくして、単純比較で２０倍以上の接
着強度が得られている。
【００３７】次に、図１０及び図１１を用いて、プロセ
スＰ５０の加熱・加圧によるラミネート加工及び電子部
品の同時接続について説明する。図１０において、カバ
ーフィルム６０は、フィルム１０と同一材料で同一厚さ
のものを使用している。即ち、カバーフィルム６０は、
透明ＰＥＴ若しくは白ＰＥＴを用いており、その厚さ
は、７５〜１００μｍのものである。カバーフィルム６
０の一面には、予め、糊５０がコーティングされてい
る。ここで、糊５０の材料としては、ホットメルトを使
用している。糊５０の厚さは、例えば、８０μｍとして
いる。なお、ホットメルト以外の他の接着材を使用して
もよいものである。
【００３８】ホットロール２５０，２５２の間に、電子
部品３０の搭載されたフィルム１０と、糊５０のコーテ
ィングされたカバーフィルム６０が導入され、ホットロ
ール２５０，２５２により、フィルム１０とカバーフィ
ルム６０をラミネートする。ホットロール２５０，２５
２は、鋼鉄製のロールを用いており、ロール変形を防止
して糊を加圧するため、ラミネートと同時に平坦化も行
っている。
【００３９】このとき、図１０に示すように、電子部品
３０の端子３２と導体パターン２０も同時に接続する。
ここで、ラミネート圧力は、例えば、２０ｋｇｆ／ｃｍ
2としており、加熱エネルギーを、例えば、１３０℃と
することにより、フィルム１０とカバーフィルム６０の
ラミネートと同時に、電子部品３０の端子３２と導体パ
ターン２０の同時接続も行える。
【００４０】なお、電子部品を固定する接着剤としてホ
ットメルトのような仮固定液を用いることにより、例え
ば、異方性導電接着剤を用いる場合に比べて、材料コス
トが安く、電子部品接続を短時間で行え、電子部品の搭
載精度に高精度が要求されない等の利点を有している。
【００４１】材料コストについてみると、異方性導電接
着剤は、ホットメルト材又は粘着剤に対して約１０倍の
コストである。また、異方性導電接着剤は、一般的に加
圧・加熱時間が、ホットメルト材の約２秒／チップの約
１０倍である。さらに、異方性導電接着剤による搭載精
度は、搭載時チップとパターンの位置合わせ平行度，直
角度は、導電粒子の粒径が数μｍのため、導電粒子を捕
捉、噛み込ませるためμｍ単位の装置精度が要求される
のにに対して、ホットメルト等を用いる方式では、導電
粒子を介さないため、汎用マウンタの一般精度（約±５
０μｍ程度）で十分対応できる。従って、設備価格，プ
ロセス管理コスト，高速化が達成できる。
【００４２】なお、ラミネートは、ホットロールによる
方法の他に、平坦プレスを用いることもできる。
【００４３】本実施形態のように、ロール変形しないラ
ミネートで電子部品接続をも同時に行うことにより、最
近試みられているように、電子部品の接続工程の後に、
ラミネート工程を行う場合に問題となるラミネート後の
電子部品の搭載された部分の突出（チップ厚さ分）をほ
ぼ平面（２０μｍ以下）にすることが可能であり、最近
試みられているラミネート後の平坦化処理工程を不要と
することができる。なお、ラミネート後の突出量が大き
い場合には、必要に応じて、ラミネート後に平坦化処理
を行うようにしてもよいものである。
【００４４】最近試みられている方法では、電子部品と
導体パターンの乾燥接合工程と、ラミネート工程の２工
程が必要であったのに対して、本実施形態では、プロセ
スＰ５０の電子部品同時接続ラミネートにより、１工程
で実施することができる。従って、生産ライン長を短く
することができる。
【００４５】ここで、導体パターン２０をエッチング若
しくはワイヤにより形成する場合には、導体パターン２
０の上に、例えば、Ｓｎ／Ｂｉ系の低融点はんだ（融
点：１００℃〜１５０℃）や、低融点のＩｎ合金層を形
成しておく。一方、金ワイヤボールボンディング法又は
金めっきバンプ法により形成された接続端子３２によ
り、加熱・加圧工程によって接続端子３２と導体パター
ン２０を接続することができる。
【００４６】次に、図１２を用いて、プロセスＰ６０の
シート切断について説明する。シート切断工程において
は、シートカッタ２６０，２６２を用いて、ラミネート
されたシートを所定の大きさに切断する。切断する大き
さは、例えば、図６において説明したＩＣカードが、フ
ィルムの幅方向に４個で、長さ方向に３列となる１２個
のＩＣカードを一つの単位としており、２５０ｍｍ×３
００ｍｍのサイズとなる。
【００４７】次に、図１３を用いて、プロセスＰ７０の
両面の絵柄印刷について説明する。ブラーケット胴２７
０，２７２のそれぞれに、４行３列サイズでデザイン絵
柄の胴に付着したインク２８０，２８２を転写し、さら
に、ブラーケット胴２７０，２７２からフィルム１０と
カバーフィルム６０の表面に、デザイン絵柄の印刷面７
０，７２をオフセット印刷する。
【００４８】なお、印刷面７０，７２は、フィルム１０
とカバーフィルム６０の外表面に予め絵柄印刷しておく
ようにしてもよいものである。
【００４９】次に、図１４を用いて、プロセスＰ８０の
読み書き（Ｒ／Ｗ）検査について説明する。検査工程で
は、通信検査機２９０を用いて、電子部品３０に対し
て、無線でデータを書き込み、また、書き込まれたデー
タを読み出すことにより、検査する。検査は、１シート
の中の１２個の電子部品に対して全数行ってもよく、ま
た、所定の数の電子部品に対してのみ抜き取り検査して
もよいものである。
【００５０】次に、図１５を用いて、プロセスＰ９０の
外形切断について説明する。上述したように、１シート
の中には、例えば、１２個のＩＣカードがあるため、外
形切断工程では、プレス金型３００を用いて、例えば、
名刺サイズの電子部品サイズに外形加工する。その後、
梱包して、出荷する。
【００５１】本実施形態においては、フィルム１０及び
カバーフィルム６０の厚さを７５μｍ〜１００μｍと
し、糊５０の厚さを８０μｍとし、電子部品３０の厚さ
を５０μｍとしたとき、図１４に示した外形切断により
完成した電子回路部品であるＩＣカードの厚さは、０．
２５ｍｍであり、薄型化が可能である。なお、最近試み
られている方法では、フィルム及びカバーフィルムの厚
さを５０μｍとし、糊の厚さを下側２０μｍ，上側８０
μｍとし、電子部品の厚さを５０μｍとしたときでも、
ＩＣカードの厚さは、最大部で０．３ｍｍあり、その他
の部分では０．２５ｍｍであった。従って、本実施形態
では、最近試みられているものより薄型化が可能であ
る。
【００５２】次に、図１６を用いて、本実施形態による
電子回路部品であるＩＣカードを製造するための一貫ロ
ール・ｔｏ・ロール方式による製造装置の全体構成につ
いて説明する。
【００５３】ロール状のＰＥＴフィルム１０は、プロセ
スＰ１０のＡｇペースト印刷を行うためのスクリーン印
刷機５００に供給される。Ａｇペーストの印刷されたフ
ィルムは、レーザ乾燥機５１０において、プロセスＰ２
０のレーザ乾燥が行われる。次に、定量塗布機５２０に
おいて、プロセスＰ３０の仮固定剤の印刷または塗布が
行われる。仮固定液の上に、ベアチップ搭載機５３０に
よって、プロセスＰ４０の電子部品搭載が行われる。ベ
アチップ搭載機５３０には、１チップ分離・供給機５３
５からベアチップが供給される。ラミネータ５４０は、
プロセスＰ５０の加熱・加圧によるラミネート加工及び
電子部品の同時接続を行う。ラミネート後、シート切断
機５５０は、プロセスＰ６０のシート切断を行う。さら
に、印刷機５６０によって、プロセスＰ７０の両面の絵
柄印刷が行われる。次に、通信検査機５７０によって、
プロセスＰ８０の読み書き（Ｒ／Ｗ）検査が行われる。
打ち抜き機５８０は、プロセスＰ９０の外形切断を行
い、最後に、梱包機５９０によって完成品であるＩＣカ
ードの梱包が行われる。
【００５４】設備集中制御コンピュータ６００は、各製
造機械５００，…，５９０の動作を制御する。ホストコ
ンピュータ７００には、デザインや生産数等の情報が入
力されており、設備集中制御コンピュータ６００は、ホ
ストコンピュータ７００に格納されている情報に基づい
て、各製造機械５００，…，５９０の動作を制御して、
ＩＣカードを自動製造する。
【００５５】以上説明したように、本実施形態において
は、乾燥工程は、プロセス２０の１工程のみとなってい
る。一方、最近試みられている方法では、３つの乾燥工
程が必要であった。即ち、最近試みられている製造方法
においては、フィルムの表面に導体パターンを形成した
後の第１の乾燥工程と、フィルムの裏面に導体パターン
を形成した後の第２の乾燥工程と、導体パターンの上に
電子部品を搭載した後の電子部品の接合のための第３の
乾燥工程が必要であった。それに対して、本実施形態で
は、乾燥工程を１工程とできるため、この工程短縮によ
り、乾燥炉の炉長を１／３にすることができる。
【００５６】また、乾燥方法としては、最近試みられて
いる方法では、遠赤外線ランプを用いて乾燥するように
していたため、乾燥炉の炉長が１工程について１５ｍ必
要であった。なお、この時の乾燥条件としては、乾燥温
度１２０℃〜１５０℃とし、乾燥時間は３分〜５分であ
る。それに対して、本実施形態のように、レーザ乾燥を
行うことにより、乾燥炉の炉長を５ｍとすることができ
る。なお、乾燥のためのタクトは２秒としている。
【００５７】従って、最近試みられている方法において
は、３工程の乾燥工程のために要する乾燥炉の総炉長は
４５ｍであったの対して、本実施形態では、１工程のレ
ーザ乾燥工程とすることにより、乾燥炉の炉長を５ｍと
短縮することができる。従って、生産設備を配置する生
産フロア面積を、乾燥工程については、１／９に減らす
ことができる。また、３工程の遠赤外加熱炉から１工程
のレーザ加熱とすることにより、消費電力を、約１／７
に低減することができる。
【００５８】さらに、本実施形態においては、ラミネー
トと電子部品接続を同時に行うことにより、最近試みら
れている方法のように、電子部品の接続工程と、ラミネ
ート工程を別工程とした場合に比べて、生産ライン長を
短くすることができる。
【００５９】従って、乾燥工程の短縮と、ラミネート・
電子部品同時接続の工程により、最近試みられている方
法の生産ライン長（約１００ｍ）を、２５ｍに短縮する
ことができ、生産フロア面積を約１／４と省スペース化
することができる。
【００６０】また、ＩＣカードのＡｇペーストによる導
体パターンの形成は、フィルムの片面のみの単層化構造
としている。最近試みられている方法では、フィルムの
両面に導体パターン，特に、アンテナコイルを形成する
ようにしていたものに対して、片面側の導体パターンを
形成するためのスクリーン印刷工程とその後の乾燥工程
をなくすことができ、工程数を低減できる。
【００６１】また、ＩＣカードを単層化構造とすること
により、薄型化して、０．２５ｍｍの厚さにすることが
できる。
【００６２】次に、図１７及び図１８を用いて、本発明
の他の実施形態によるＩＣカードの構成について説明す
る。図１７は、本実施形態によるＩＣカードの平面図で
あり、図１８は、図１７のＡ−Ｂ−Ｃ−Ｄ断面図であ
る。なお、図１，図２と同一符号は、同一部分を示して
いる。
【００６３】図１に示すように、ＩＣカード１００Ａ
は、フィルム１０と、フィルム１０の上に形成された導
体パターン２０Ａと、導体パターン２０Ａに接続端子３
２を介して接続されたＩＣチップ等の電子部品３０とか
ら構成されている。導体パターン２０Ａの一部は、ルー
プ状のアンテナコイル２２Ａを構成しており、アンテナ
コイル２２Ａは、導体パターン１０Ａにより、電子部品
３０に接続されている。本実施形態においては、アンテ
ナコイル２２Ａの巻数は、３ターンとしている。アンテ
ナコイル２２の幅Ｄ５は、例えば、０．０７ｍｍとして
いる。また、電子部品３０とフィルム１０は、仮固定液
４０に固定されている。
【００６４】アンテナコイル２２Ａは、電子部品の端子
３２間に、回路ラインを配置する様にしてアンテナコイ
ル始点と終点を電気端子３２の２ケ接続パッド間に配置
するようにして、アンテナコイルのリターン線を設けな
い配置としている。
【００６５】次に、図１８を用いて、本実施形態による
ＩＣカードの断面構成について説明する。なお、図１７
と同一符号は、同一部分を示している。ＩＣカード１０
０Ａのフィルム１０の上には、導体パターン２０及びア
ンテナコイル２２が印刷形成されている。フィルム１０
の上には、ＩＣチップ等の電子部品３０が、仮固定液４
０により固定されるとともに、電子部品３０の接続端子
３２は、導体パターン２０と直接接合され、電気的に導
通している。フィルム１０とカバーフィルム６０は、ホ
ットメルト等の糊５０によって、カバーフィルム６０が
ラミネートにより、固定されており、フィルム１０とカ
バーフィルム６０の間に、導体パターン２０及び電子部
品３０が固定されている。フィルム１０及びカバーフィ
ルム６０の上には、印刷面７０，７２が印刷形成されて
いる。
【００６６】
【発明の効果】本発明によれば、電子回路部品を、工程
数を少なくして製造ができる。
【００６７】また、本発明によれば、薄型電子回路部品
の製造に際して、生産ラインの長さを短くでき、従っ
て、生産フロアの面積を狭くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの平面図である。
【図２】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの断面を示し、図１のＡ−Ｂ−Ｃ−Ｄ断
面図である。
【図３】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの断面を示し、図２の要部拡大断面図で
ある。
【図４】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程を示す工程図である。
【図５】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程の内のＡｇペースト印刷の工
程を説明する模式図である。
【図６】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程の内のＡｇペースト印刷の工
程における複数枚の同時印刷を説明する模式図である。
【図７】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程の内のレーザ乾燥の工程を説
明する模式図である。
【図８】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程の内の仮固定剤の印刷または
塗布の工程を説明する模式図である。
【図９】本発明の一実施形態による薄型電子回路部品で
あるＩＣカードの製造工程の内の電子部品搭載の工程を
説明する模式図である。
【図１０】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内のラミネート加工の工
程を説明する模式図である。
【図１１】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内のラミネート加工と同
時に行われる電子部品接続の工程を説明する模式図であ
る。
【図１２】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内のシート切断の工程を
説明する模式図である。
【図１３】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内の絵柄印刷の工程を説
明する模式図である。
【図１４】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内の読み書き検査の工程
を説明する模式図である。
【図１５】本発明の一実施形態による薄型電子回路部品
であるＩＣカードの製造工程の内の外形切断の工程を説
明する模式図である。
【図１６】本発明の一実施形態による薄型電子回路部品
であるＩＣカードを製造するための製造装置の全体構成
を示す斜視図である。
【図１７】本発明の他の実施形態による薄型電子回路部
品であるＩＣカードの平面図である。
【図１８】本発明の他の実施形態による薄型電子回路部
品であるＩＣカードの断面を示し、図１７のＡ−Ｂ−Ｃ
−Ｄ断面図である。
【符号の説明】
１０…フィルム ２０…導体パターン ２０ａ，２２ａ…導体ペースト ２２…アンテナコイル ３０…電子部品 ３２…電子部品端子 ４０…仮固定液 ５０…糊 ６０…カバーフィルム ７０，７２…印刷面 １００…ＩＣカード ２００…スクリーン版 ２１０…スキージ ２２０…レーザ出射ヘッド ２３０…ディスペンサ ２４０…搭載機ノズル ２５０，２５２…ホットロール ２６０，２６２…切断カッタ ２７０，２７２…ブランケット胴 ２８０，２８２…インキ ２９０…通信検査機 ３００…プレス金型
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和井 伸一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 佐々木 秀昭 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 小田島 均 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】フィルムと、 このフィルムの一面に形成されたアンテナコイルを含む
    導体パターンと、 この導体パターンに電気的に接続されるとともに、上記
    フィルムと固定液により固定された電子部品と、 上記導体パターン及び上記電子部品を覆うように、上記
    フィルムに対してラミネートされたカバーフィルムとを
    備えたことを特徴とする薄型電子回路部品。
  2. 【請求項２】フィルムの一面に印刷されたペーストを乾
    燥して、導体パターンを形成する乾燥工程と、 上記フィルムの片面に形成された上記導体パターンに電
    子部品を搭載し、仮固定液により固定する部品搭載工程
    と、 上記電子部品を上記導体パターンに接続し、上記フィル
    ムの上にカバーフィルムをラミネートするラミネート工
    程とを備えたことを特徴とする薄型電子回路部品の製造
    方法。
  3. 【請求項３】請求項２記載の薄型電子回路部品の製造方
    法において、 この乾燥工程は、光ビームを上記ペーストに照射して乾
    燥若しくは加熱硬化させることを特徴とする薄型電子回
    路部品の製造方法。
  4. 【請求項４】請求項３記載の薄型電子回路部品の製造方
    法において、 上記光ビームの波長は、上記ペーストに対する吸収率が
    大きく、上記フィルムに対する透過率が大きい波長であ
    ることを特徴とする薄型電子回路部品の製造方法。
  5. 【請求項５】フィルムの片面に形成された上記導体パタ
    ーンに電子部品を搭載し、仮固定液により固定する部品
    搭載工程と、 上記電子部品を上記導体パターンに接続し、上記フィル
    ムの上にカバーフィルムをラミネートするラミネート工
    程とを備え、 上記ラミネート工程は、上記フィルムの上に糊付きの上
    記カバーフィルムを加熱・加圧してラミネートすると同
    時に、上記導体パターン上に固定された上記電子部品の
    接続端子を上記導体パターンに接続することを特徴とす
    る薄型電子回路部品の製造方法。
  6. 【請求項６】片面に導体パターンの形成されたフィルム
    の部品搭載位置に、仮固定液を印刷または塗布する印刷
    ・塗布手段と、 上記フィルムの片面に形成された上記導体パターンに電
    子部品を搭載する部品搭載手段と、 上記電子部品を上記導体パターンに接続するとともに、
    上記フィルムの上にカバーフィルムをラミネートするラ
    ミネート・部品同時接続手段とを備えたことを特徴とす
    る薄型電子回路部品の製造装置。
JP32417497A 1997-11-26 1997-11-26 薄型電子回路部品及びその製造方法及びその製造装置 Pending JPH11161760A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP32417497A JPH11161760A (ja) 1997-11-26 1997-11-26 薄型電子回路部品及びその製造方法及びその製造装置
EP98122055A EP0920056A3 (en) 1997-11-26 1998-11-20 IC card, method and apparatus for producing the same
US09/197,464 US6203655B1 (en) 1997-11-26 1998-11-23 Thin electronic circuit component and method and apparatus for producing the same
KR1019980050785A KR19990045583A (ko) 1997-11-26 1998-11-25 박형 전자 회로 부품과 그 제조 방법 및 그 제조 장치
US09/753,671 US6551449B2 (en) 1997-11-26 2001-01-04 Thin electronic circuit component and method and apparatus for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32417497A JPH11161760A (ja) 1997-11-26 1997-11-26 薄型電子回路部品及びその製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
JPH11161760A true JPH11161760A (ja) 1999-06-18

Family

ID=18162926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32417497A Pending JPH11161760A (ja) 1997-11-26 1997-11-26 薄型電子回路部品及びその製造方法及びその製造装置

Country Status (4)

Country Link
US (1) US6203655B1 (ja)
EP (1) EP0920056A3 (ja)
JP (1) JPH11161760A (ja)
KR (1) KR19990045583A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6736918B1 (en) * 1999-08-31 2004-05-18 Lintec Corporation Process for producing cards
WO2004097725A1 (ja) * 2003-04-30 2004-11-11 Brother Kogyo Kabushiki Kaisha 通信装置及び無線タグリーダー／ライター

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484356B2 (ja) * 1998-09-28 2004-01-06 新光電気工業株式会社 Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
KR100629923B1 (ko) * 1998-09-30 2006-09-29 돗빤호무즈가부시기가이샤 도전성페이스트와 도전성페이스트의 경화방법, 및 도전성페이스트를 이용한 비접촉형 데이터송수신체용 안테나의 형성방법과, 비접촉형 데이터송수신체
EP1006491A3 (en) * 1998-11-30 2002-06-26 Hitachi, Ltd. Data processing system for IC cards, IC-card processing apparatus and IC-card processing method
DE19955538B4 (de) * 1999-11-18 2014-06-05 Morpho Cards Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
EP1172760B1 (en) * 2000-06-23 2004-12-01 Toyo Aluminium Kabushiki Kaisha Antenna coil for IC card and manufacturing method thereof
FR2824939B1 (fr) * 2001-05-16 2003-10-10 A S K Procede de fabrication d'une carte a puce sans contact a l'aide de papier transfert et carte a puce obtenue a partir de ce procede
US6586078B2 (en) * 2001-07-05 2003-07-01 Soundcraft, Inc. High pressure lamination of electronic cards
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
FR2893163B1 (fr) * 2005-11-08 2008-02-01 Oberthur Card Syst Sa Procede de fabrication d'une carte a microcircuit et carte a microcircuit, notamment a antenne magnetique.
DE102006044525B3 (de) * 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
DE102012006883A1 (de) * 2012-04-03 2013-10-10 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Kartenkörpers
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202191A (ja) 1987-02-17 1988-08-22 Sanyo Electric Co Ltd 磁気デイスクの消去装置
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH02110994A (ja) 1988-05-26 1990-04-24 Taiyo Yuden Co Ltd フラットパッケージ型電子部品の回路基板搭載方法
AU626013B2 (en) * 1988-07-04 1992-07-23 Sony Corporation A thin electronic device having an integrated circuit chip and a power battery and a method for producing same
JPH03262187A (ja) 1990-03-13 1991-11-21 Fujitsu Ltd パターン形成方法
FR2709038B1 (fr) * 1993-08-10 1995-11-10 Leroux Gilles Sa Procédé de fabrication pour support plastique, dispositif de fabrication pour un tel support et utilisation du procédé pour la fabrication de cartes à circuits intégrés.
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
EP0786357A4 (en) * 1994-09-22 2000-04-05 Rohm Co Ltd CONTACTLESS CHIP CARD AND METHOD FOR PRODUCING THE SAME
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
DE29502080U1 (de) * 1995-02-09 1995-03-23 Interlock Ag Vorrichtung zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
DE19511300A1 (de) * 1995-03-28 1996-10-02 Telefunken Microelectron Antennenstruktur
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
JPH091970A (ja) 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Ｉｃカード及びその製造法
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JP3116998B2 (ja) 1995-12-06 2000-12-11 株式会社デンソー Ｉｃカードの製造方法
JPH09161035A (ja) * 1995-12-13 1997-06-20 Mitsubishi Plastics Ind Ltd 非接触ｉｃカード
FR2747812B1 (fr) * 1996-04-23 1998-05-22 Solaic Sa Carte a circuit integre sans contact avec antenne en polymere conducteur
JPH1191275A (ja) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd 非接触型ｉｃカードの製造方法および非接触型ｉｃカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6736918B1 (en) * 1999-08-31 2004-05-18 Lintec Corporation Process for producing cards
WO2004097725A1 (ja) * 2003-04-30 2004-11-11 Brother Kogyo Kabushiki Kaisha 通信装置及び無線タグリーダー／ライター

Also Published As

Publication number Publication date
KR19990045583A (ko) 1999-06-25
EP0920056A2 (en) 1999-06-02
US6203655B1 (en) 2001-03-20
EP0920056A3 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
JPH11161760A (ja) 薄型電子回路部品及びその製造方法及びその製造装置
KR100276193B1 (ko) 인쇄회로판,ic카드및그제조방법
US20020020491A1 (en) High speed flip chip assembly process
CN101111855B (zh) 安置电子组件于基底上的方法及其布设装置
EP0720123A2 (en) Non-contact type IC card and method and apparatus for manufacturing the same
JP2003536149A (ja) スマートラベル挿入ウェブの製造方法および製造装置
US20050034995A1 (en) Process for producing a structured metal layer on a substrate body, and substrate body having a structured metal layer
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
JP7154288B2 (ja) 無線周波数識別トランスポンダを製造するための方法及び装置
US6551449B2 (en) Thin electronic circuit component and method and apparatus for producing the same
CN111491790B (zh) 生产具有集成导电图案的标签的方法和装置
JPH10303555A (ja) 接着層の製造装置、両面基板の製造装置および多層基板の製造装置
JP2008177352A (ja) 電子装置の製造方法
JP2004514291A (ja) シリコンチップ上の集積回路のスマートラベルへの取付け方法
JP2000090226A (ja) Ｉｃモジュールの製造方法およびｉｃカードの製造方法
JPS5948984A (ja) Ｉｃカ−ドの製造方法
JPH1159036A (ja) 非接触ｉｃカード及びその製造方法
JP2004145668A (ja) 非接触ｉｃカード、非接触ｉｃカードの製造方法およびその製造装置
JPH09131987A (ja) Ｉｃカードの製造方法および製造装置
JPWO2005073902A1 (ja) 電子回路基板中間部材、その製造方法、その製造装置、非接触ｉｄカード類の製造方法、およびその装置
JP2002190003A (ja) Ｉｃモジュールの製造方法
JP5041291B2 (ja) 非接触ｉｃカードの製造方法
JP5146224B2 (ja) 非接触ｉｃカードの製造方法
JP2008003681A (ja) 無線ｉｃタグとその製造方法
JP3152449B2 (ja) Ｉｃ部品のリード接合装置及び方法