JP2008177352A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2008177352A
JP2008177352A JP2007009264A JP2007009264A JP2008177352A JP 2008177352 A JP2008177352 A JP 2008177352A JP 2007009264 A JP2007009264 A JP 2007009264A JP 2007009264 A JP2007009264 A JP 2007009264A JP 2008177352 A JP2008177352 A JP 2008177352A
Authority
JP
Japan
Prior art keywords
substrate
film
thermosetting adhesive
heating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007009264A
Other languages
English (en)
Other versions
JP4860494B2 (ja
Inventor
Hiroshi Kobayashi
弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007009264A priority Critical patent/JP4860494B2/ja
Priority to TW096142820A priority patent/TWI351243B/zh
Priority to US11/983,867 priority patent/US7605021B2/en
Priority to DE602007011881T priority patent/DE602007011881D1/de
Priority to EP07121156A priority patent/EP1947917B1/en
Priority to KR1020070126914A priority patent/KR100945771B1/ko
Priority to CN200710195964A priority patent/CN100584152C/zh
Publication of JP2008177352A publication Critical patent/JP2008177352A/ja
Application granted granted Critical
Publication of JP4860494B2 publication Critical patent/JP4860494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0271—Mechanical force other than pressure, e.g. shearing or pulling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】
ボイドの発生を抑えることで信頼性を向上した電子装置の製造方法等を提供する。
【解決手段】
電子装置１の製造方法において、樹脂材料からなるフィルム１１１上に導体パターン１１２が形成されてなる基体１１の導体パターン１１２が形成された側の面に熱硬化接着剤１３ｐを付着させる付着工程と、回路チップ１２を、熱硬化接着剤１３ｐを介して基体１１に載せる搭載工程と、熱硬化接着剤１３ｐを加熱する加熱装置２によって、基体１１を回路チップ１２側とフィルム１１１側との両側から挟む挟持工程と、回路チップ１２が載せられた基体１１に、フィルム１１１が広がる方向への張力を付与する張力付与工程と、加熱装置２によって熱硬化接着剤１３ｐを加熱して硬化させることによって回路チップ１２を導体パターン１１２に固定する加熱工程とを備えた。
【選択図】 図３

Description

本発明は、電子装置の製造方法に関し、特にフィルム状の基体に回路チップが搭載された電子装置の製造方法に関する。
従来より、プリント配線基板等の基体に回路チップが搭載されてなる電子装置が広く知られている。このような電子装置は、電子機器に内蔵されてこの電子機器を制御したり、あるいは単体として外部機器と情報をやり取りしたりする用途に用いられている。電子装置の一例として、リーダライタに代表される外部機器と、電波によって非接触で情報のやり取りを行う種々のＲＦＩＤ（Ｒａｄｉｏ＿Ｆｒｅｑｕｅｎｃｙ＿ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグが知られている。このＲＦＩＤタグの一種として、ベースシート上に電波通信用の導体パターンとＩＣチップが搭載された構成のものが提案されており、このようなタイプのＲＦＩＤタグについては、物品などに貼り付けられ、その物品に関する情報を外部機器とやり取りすることで物品の識別などを行うという利用形態が考えられている。
ＲＦＩＤタグには、小型軽量化、特に薄型化やフレキシビリティ、そして低コスト化が求められている。これに対応し、ＩＣチップが搭載される基体の材料として、例えば、ポリエチレン‐テレフタラート（ＰＥＴ）等の樹脂材料からなるフィルムを採用したＲＦＩＤタグが提案されている。（例えば、特許文献１参照）。
図９は、従来技術におけるＲＦＩＤタグを製造する方法を説明する図である。
図９には、ＲＦＩＤタグを製造するための各工程がパート（ａ）からパート（ｄ）まで順に示されている。
ＲＦＩＤタグを製造するには、まず、図９のパート（ａ）に示すように、ＰＥＴからなるフィルム９１１にＲＦＩＤタグのアンテナとして機能する導体パターン９１２が形成されてなる基体９１を用意し、この基体９１の上に、加熱によって硬化する熱硬化接着剤９３ｐを付着させる。
次に、図９のパート（ｂ）に示すように、基体９１の熱硬化接着剤９３ｐが付着した部分にＩＣ９２チップを載せる。ＩＣチップ９２には導体パターン９１２に接続されるバンプ９２１が形成されている。図９のパート（ｃ）に示すように、ＩＣチップ９２は、バンプ９２１の位置と導体パターン９１２の位置が合うように基体９１に載せられる。
次に、図９のパート（ｄ）に示すように、ＩＣチップ９２が載せられた基体９１は、基体９１のフィルム９１１の側と、ＩＣチップ９２の側の両側から、加熱装置８によって挟まれる。次に、加熱装置８のうちＩＣチップ９２の側に当接する加熱ヘッド８１によって、熱硬化接着剤９３ｐが加熱されて硬化する。このようにして、ＩＣチップ９２は、バンプ９２１が導体パターン９１２に接触した状態で基体９１に固定され、小型軽量のＲＦＩＤタグが完成する。
特開２００１−１５６１１０号公報
しかしながら、フィルム９１１の材料であるＰＥＴは、ガラス転移点が約６７℃であり、耐熱温度が低いため、熱硬化接着剤９３ｐを硬化する際の加熱によって変形しやすい。
図１０は、図９のパート（ｄ）の加熱工程における基体の状態を説明する図である。
図１０のパート（ａ）に示すように、ＩＣチップ９２が基体９１に載せられた状態で加熱処理が行われると、基体９１の温度が上昇し、図９のパート（ｂ）に示すようにフィルム９１１が変形する。硬化中の熱硬化接着剤９３ｐがフィルム９１１の変形に伴い流動すると、熱硬化接着剤９３ｐ中には気泡が発生し、硬化した後もボイド９３１となって残留する。硬化した熱硬化接着剤９３ｐ中のボイドは、ＩＣチップ９２と基体９１との接着力を低下させるため、ＲＦＩＤタグの信頼性を低下させる。
このようなボイドの発生による信頼性低下の問題はＲＦＩＤタグに限らず、フィルム状の基体に回路チップが搭載された電子装置に共通の問題である。
本発明は、上記事情に鑑み、ボイドの発生を抑えることで電子装置の信頼性を向上した電子装置の製造方法および製造装置を提供することを目的とする。
上記目的を達成する本発明の電子装置の製造方法は、
樹脂材料からなるフィルム上に導体パターンが形成されてなる基体のこの導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
上記導体パターンに接続する回路チップを、上記熱硬化接着剤を介して上記基体に載せる搭載工程と、
上記基体の上記回路チップ側に当接する押さえ部と、この基体のフィルム側に当接してこの基体を支持する支持部とを有する、上記熱硬化接着剤を加熱する加熱装置によって、この基体を回路チップ側とフィルム側との両側から挟む挟持工程と、
上記回路チップが載せられた上記基体に、上記フィルムが広がる方向への張力を付与する張力付与工程と、
上記加熱装置によって上記熱硬化接着剤を加熱して硬化させることによって上記回路チップを上記導体パターンに固定する加熱工程とを備えたことを特徴とする。
本発明の電子装置の製造方法では、回路チップが載せられた基体に、フィルムが広がる方向への張力が付与されるため、フィルムが加熱によって溶融しても変形が抑えられる。したがって、熱硬化接着剤中における、フィルム変形に伴うボイドの発生が抑えられて、電子装置の信頼性が向上する。また、電子装置の製造歩留まりが向上するので、製造コストが低廉化する。
ここで、上記本発明の電子装置の製造方法において、上記フィルムのうち、上記回路チップが載せられる搭載領域を挟んだ両側に少なくとも１対の係止突起を設ける突起敷設工程をさらに備え、
上記張力付与工程が、上記係止突起の対を互いに遠ざける向きに引っ張る工程であることが好ましい。
張力付与工程でフィルムに係止突起の対を設けておき、この係止突起の対を互いに遠ざける向きに引っ張ることにより、フィルムが広がる方向への張力を容易に付与することができる。
また、上記本発明の電子装置の製造方法において、上記張力付与工程は、上記フィルムのうち、上記回路チップが載せられる搭載領域を挟んだ両側の部分を挟持して互いに遠ざける向きに引っ張る工程であってもよい。
また、上記本発明の電子装置の製造方法において、上記基体が、１枚のフィルム上に上記導体パターンが複数並んで形成されてなるものであり、
上記付着工程が、上記基体上の複数の導体パターンそれぞれに対して熱硬化接着剤を付着させる工程であり、
上記搭載工程が、上記基体上の複数の導体パターンそれぞれに接続する複数の回路チップをこの基体に載せる工程であり、
上記挟持工程が、上記基体上で互いに隣り合う複数の導体パターンの間のフィルムが一部は挟まれずに残るようにこの基体のこの複数の導体パターンそれぞれの箇所を挟む工程であり、
上記張力付与工程が、上記挟持工程で複数の導体パターンの間に残ったフィルムの部分に治具を引っ掛けることによって上記基体に張力を付与する工程であり、
上記基体を切断することによって複数の電子装置を形成する切断工程をさらに有することが好ましい。
複数の回路チップが載せられた基体を切断することによって複数の電子装置を形成する場合には、挟持工程において導体パターンの間のフィルムの一部を挟まずに残し、この残ったフィルムの部分を引っ掛けることによって基体に容易に張力を付与することができる。
以上説明したように、本発明によれば、ボイドの発生を抑えることで、信頼性が向上した電子装置の製造方法が実現する。
以下図面を参照して本発明の実施形態について説明する。
図１は、本発明の一実施形態によって製造されるＲＦＩＤタグを示す斜視図である。
図１に示すＲＦＩＤタグ１は、ＰＥＴ材からなるフィルム１１１の上に金属製のアンテナパターン１１２が形成されてなる基体１１と、基体１１に搭載されたＩＣチップ１２と、基体１１とＩＣチップ１２とを接着する熱硬化接着剤１３とで構成されている。
ＲＦＩＤタグ１は、図示しないリーダライタと非接触で情報のやり取りを行う電子装置であり、リーダライタが発する電磁場のエネルギーをアンテナパターン１１２で電気エネルギーとして受け取り、その電気エネルギーでＩＣチップ１２が駆動されて通信動作が実現される。
ここで、ＲＦＩＤタグ１は本発明にいう電子装置の一例に相当し、アンテナパターン１１２は本発明にいう導体パターンの一例に相当し、ＩＣチップ１２は本発明にいう回路チップの一例に相当する。
なお、本願技術分野における当業者間では、本願明細書で使用する「ＲＦＩＤタグ」のことを、「ＲＦＩＤタグ」用の内部構成部材（インレイ；ｉｎｌａｙ）であるとして「ＲＦＩＤタグ用インレイ」と称する場合もある。あるいは、この「ＲＦＩＤタグ」のことを「無線ＩＣタグ」と称する場合もある。また、この「ＲＦＩＤタグ」には、非接触型ＩＣカードも含まれる。
以下、このＲＦＩＤタグ１の製造方法について説明する。
図２、図３、および図４は、図１に示すＲＦＩＤタグを製造する、本発明の一実施形態である製造方法を説明する図である。
図２には、ＲＦＩＤタグ１の製造方法を構成する工程が、パート（ａ）からパート（ｅ）まで順に示されており、図３には、図２の工程に続く各工程がパート（ｆ）およびパート（ｇ）に順に示されており、図４には、図３の工程に続く各工程がパート（ｈ）およびパート（ｉ）に順に示されている。図の見やすさのため、ＲＦＩＤタグ１の厚み方向の寸法と、ＩＣチップ１２とが図１に示すものよりも誇張して表わされている。
ＲＦＩＤタグ１を製造するには、まず、図２のパート（ａ）に示す導体形成工程で、フィルム１１１の搭載面１１ａ上にアンテナパターン１１２を形成する。アンテナパターン１１２は、フィルム１１１上に銅からなる層を形成し、さらにレジスト層を形成しエッチングすることで形成されるが、具体的な手法としては、銀ペーストの印刷等他の手法によっても形成可能である。この導体形成工程で、フィルム１１１にアンテナパターン１１２が形成されてなる基体１１が得られる。基体１１の搭載面１１ａ側に設けられた搭載領域１１ｃには、後の工程でＩＣチップが載せられることとなる。フィルム１１１はアンテナパターン１１２よりも長く形成されている。
次に、図２のパート（ｂ）に示す突起敷設工程で、フィルム１１１の搭載領域１１ｃを挟んだ両側に係止ピン１６を設ける。
図５は、図２のパート（ｂ）に示す突起敷設工程で係止ピンが設けられた基体を示す平面図である。本実施形態では、フィルム１１１のうち、搭載領域１１ｃを挟んだ両側の、アンテナパターン１１２が延びた先の部分である端部１１１ｓに、２対の樹脂材料からなる円柱状の係止ピン１６が取り付けられる。係止ピン１６は本発明にいう係止突起の一例に相当する。
次に、図２のパート（ｃ）に示す付着工程で、基体１１の上に液状の熱硬化接着剤１３ｐを付着させる。熱硬化接着剤１３ｐは流動性を有しており基体１１の搭載面１１ａのうちの、ＩＣチップ１２が搭載される搭載領域１１ｃおよびその周辺に塗布される。
次に、図２のパート（ｄ）およびパート（ｅ）に示す搭載工程で、基体１１の搭載領域１１ｃにＩＣチップ１２を載せる。ＩＣチップ１２は、フリップチップ技術によって基体１１に載せられる。すなわち、ＩＣチップ１２は、回路が形成された面１２ａを基体１１に向けた姿勢で熱硬化接着剤１３ｐを介して基体１１に載せられる。ＩＣチップ１２の回路が形成された面１２ａにはアンテナパターン１１２に接続されるバンプ１２１が形成されている。図２のパート（ｅ）に示すように、ＩＣチップ１２は、バンプ１２１の位置とアンテナパターン１１２の位置を合わせた状態で基体１１に載せられる。
次に、図３のパート（ｆ）に示す挟持工程で、ＩＣチップ１２が載せられた基体１１を、基体１１のフィルム１１１の側とＩＣチップ１２の側との両側から、加熱装置２によって挟む。加熱装置２は、基体１１を挟むための加熱ヘッド２１および加熱ステージ２２を有しており、加熱ヘッド２１は、図示しないヒータを内蔵している。挟持工程で、加熱ヘッド２１はＩＣチップ１２に当接し、加熱ステージ２２はフィルム１１１に当接する。図３のパート（ｆ）に示す挟持工程によって、バンプ１２１がアンテナパターン１１２に確実に接触した状態となる。加熱装置２が本発明にいう電子装置の製造装置の一例に相当し、加熱ヘッド２１が本発明にいう加熱部の一例に相当し、加熱ステージ２２が本発明にいう支持部の一例に相当する。
次に、図３のパート（ｇ）に示す張力付与工程で、係止ピン１６の対を引っ張る。本実施形態における加熱装置２は、係止ピン１６を引っ張るための１対の引張り部２３が設けられている。張力付与工程では、引張り部２３を係止ピン１６に当接させ、搭載領域１１ｃとは反対側に向かって荷重を加えることにより、係止ピン１６の対を互いに遠ざける向きに引っ張る。この結果、基体１１には、フィルム１１１が広がる方向への張力が付与される。
次に、図４のパート（ｈ）に示す加熱工程で、加熱ヘッド２１を発熱させ、熱硬化接着剤１３ｐを加熱して硬化させる。ＩＣチップ１２は、熱硬化接着剤１３ｐが硬化することによって、バンプ１２１がアンテナパターン１１２に接触した状態で基体１１に固定される。この加熱工程は、基体１１に、フィルム１１１が広がる方向への張力が付与された状態で行われるため、加熱によってフィルム１１が溶融しても伸びが吸収され、フィルム１１の変形が抑えられる。したがって、熱硬化接着剤１３ｐ中で、フィルム変形に伴うボイドの発生が抑えられる。
次に、図４のパート（ｉ）に示す切除工程で、フィルム１１１の両側の端部１１１ｓを、係止ピン１６ごと切除する。
図２のパート（ｉ）に示す切除工程が終了すると、ＲＦＩＤタグ１（図１参照）が完成する。
続いて、上述した実施形態とは製造方法が異なる、本発明の第２の実施形態について説明する。以下の第２実施形態の説明にあたっては、これまで説明してきた実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について主に説明する。
第２実施形態のＲＦＩＤタグは、図１に示す第１実施形態のＲＦＩＤタグ１と同様の構成を有している。
第２実施形態におけるＲＦＩＤタグの製造では、図２のパート（ｂ）で説明した突起敷設工程が実施されず、ＲＦＩＤタグは係止ピンを有しない。第２実施形態におけるＲＦＩＤタグの製造では、張力付与工程の内容が図３のパート（ｇ）に示す工程と異なる。なお、図２のパート（ａ）に示す導体形成工程、並びに、図２のパート（ｃ）から図３のパート（ｆ）までに示す導体形成工程と、付着工程、搭載工程、および挟持工程は、第１実施形態と同様に実施される。
図６は、ＲＦＩＤタグを製造する、本発明の第２実施形態の製造方法を説明する図である。
図６に示すように、第２実施形態のＲＦＩＤタグの製造に用いる加熱装置６には、図３のパート（ｇ）を参照して説明した引張り部の代わりに、フィルム５１１を挟持する挟持部６３が備えられている。
図６のパート（ａ）に示す張力付与工程では、フィルム５１１のうち、ＩＣチップ１２が載せられる搭載領域１１ｃを挟んだ両側の端部５１１ｓを一対の挟持部６３によって挟持して互いに遠ざける向きに引っ張る。これによって、基体５１には、フィルム５１１が広がる方向への張力が付与される。
次に、図６のパート（ｂ）に示す加熱工程では、加熱装置６の加熱ヘッド２１を発熱させ、熱硬化接着剤１３ｐを加熱して硬化させる。加熱工程は、第１実施形態の場合と同様、基体５１に、フィルム５１１が広がる方向への張力が付与された状態で行われるため、加熱によってフィルム５１１が溶融しても、フィルム５１１の変形が抑えられる。
図６のパート（ｂ）に示す張力付与工程の後、第１実施形態と同様に、図４のパート（ｉ）に示す切除工程で、フィルムの端部５１１ｓを切除することで、図１に示す第１実施形態と同様のＲＦＩＤタグが完成する。
続いて、本発明の第３の実施形態について説明する。以下の第３実施形態の説明にあたっては、これまで説明してきた実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について主に説明する。
第３実施形態のＲＦＩＤタグも、図１に示す第１実施形態のＲＦＩＤタグ１と同様の構成を有しているが、第１実施形態のＲＦＩＤタグとは製造工程が異なる。第３実施形態のＲＦＩＤタグの製造は、いわゆるマルチチップボンディングであり、ＲＦＩＤタグとなる部分を複数まとめて１つの基体に形成し、最後に切断することで複数のＲＦＩＤタグを得る。より詳細には、１枚のフィルム上に、複数のＲＦＩＤタグに対応する複数の導体パターンを並べて形成して１つの基体とし、付着工程では、この基体の複数の導体パターンそれぞれに対して熱硬化接着剤を付着させ、搭載工程では、複数のＩＣチップを基体に載せる。ただし、ＲＦＩＤタグとなる個々の部分に着目すると、導体形成工程、導体形成工程、付着工程、搭載工程は、図２のパート（ａ）および図２のパート（ｃ）から図３のパート（ｅ）までに示す第１実施形態の工程と同様に実施されるので、これらの工程については、基体全体についての図示を省略する。
図７および図８は、ＲＦＩＤタグを製造する、本発明の第３実施形態の製造方法の各工程を説明する図である。
図７には、製造工程のうち、挟持工程、張力付与工程および加熱工程がまとめて示されており、図８には、製造工程のうち、図７の工程に続く切断工程が示されている。
図７に示すように、第３実施形態のＲＦＩＤタグの製造で用いられる加熱装置６０には、２つの加熱器６０Ａ，６０Ｂが備えられており、それぞれの加熱器６０Ａ，６０Ｂは、加熱ヘッド２１と加熱ステージ２２との組み合わせからなる。また、加熱器６０Ａ，６０Ｂの間には、フィルムを引っ掛けるロール６７が設けられており、加熱器６０Ａ，６０Ｂを挟んで両側の位置には、フィルムを挟む１対の挟持部６３が配置されている。ロール６７が本発明にいう治具の一例に相当する。
挟持工程において、加熱装置６０は、２つの加熱器６０Ａ，６０Ｂで、１枚のフィルム７１１に形成された基体７１上の、複数のＲＦＩＤタグに相当する２つの隣り合うアンテナパターン１１２のそれぞれの箇所を挟む。このとき、加熱装置６０の加熱器６０Ａ，６０Ｂは、２つのアンテナパターン１１２の間はフィルム７１１を挟まずに残す。
次に、張力付与工程で、挟持部６３がフィルム７１１の端部７１１ｓを挟むとともに、ロール６７が、フィルム７１１のうち２つのアンテナパターン１１２の間で加熱器６０Ａ，６０Ｂに挟まれずに残った部分７１１ｂを引っ掛け、下方に引っ張る。これによって、基体７１に張力が付与される。
次に、加熱工程で、加熱装置６０の加熱ヘッド２１を発熱させ、熱硬化接着剤１３ｐを加熱して硬化させる。加熱工程は、基体７１に、フィルム７１１が広がる方向への張力が付与された状態で行われるため、加熱によってフィルム７１１が溶融しても、フィルム７１１の変形が抑えられる。
次に、図８に示す切断工程で、基体７１を切断することによって、複数のＲＦＩＤタグを形成する。このとき、加熱器６０Ａ，６０Ｂに挟まれずに残った部分７１１ｂおよび端部７１１ｓを切除することで、図１に示す第１実施形態と同様のＲＦＩＤタグ１が２つ完成する。
尚、上述した実施形態では、ＲＦＩＤタグを製造する方法および加熱装置の例を説明したが、本発明は、フィルム状の基体に回路チップが搭載された電子装置の製造方法であればＲＦＩＤタグを対象とするものに限られない。本発明は、例えば、極薄型のＩＣカードの製造方法や、基体としてのフレキシブル印刷回路（ＦＰＣ）に熱硬化接着剤によって回路チップを固定したプリント回路基板装置の製造方法等にも適用される。
また、上述した実施形態では、ＲＦＩＤタグの基体を構成するフィルムは、ＰＥＴ材からなるものとして説明したが、本発明が対象とする電子装置のフィルムはこれに限らず、ポリエステル材、ポリオレフィン材、ポリカーボネート材、アクリル系材料などから選択された材料で構成されてもよい。
上述した実施形態では、加熱ステージを発熱しないものとして説明したが、本発明はこれに限られるものではなく、支持部も過熱部とともに発熱するものであってもよい。
また、上述した第１実施形態では、フィルム１１１に、２対の樹脂材料の円柱状の係止ピン１６が取り付けられる例を説明したが、本発明はこれに限られるものではなく、係止突起の形状は例えば直方体状等であってもよく、係止突起の数も１対または３対以上であってもよい。また、係止突起の材料は金属等であってもよい。
また、上述した第３実施形態では、１枚のフィルムから、２つのＲＦＩＤタグを形成する例を説明したが、本発明はこれに限られるものではなく、１枚のフィルムから、３つ以上のＲＦＩＤタグを形成するものであってもよい。また、複数のＲＦＩＤタグは、１枚のフィルム上にマトリクス状に配置されるものであってもよい。
以下、本発明の種々の形態について付記する。
（付記１）
樹脂材料からなるフィルム上に導体パターンが形成されてなる基体の該導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
前記導体パターンに接続する回路チップを、前記熱硬化接着剤を介して前記基体に載せる搭載工程と、
前記基体の前記回路チップ側に当接する押さえ部と、該基体のフィルム側に当接して該基体を支持する支持部とを有する、前記熱硬化接着剤を加熱する加熱装置によって、該基体を回路チップ側とフィルム側との両側から挟む挟持工程と、
前記回路チップが載せられた前記基体に、前記フィルムが広がる方向への張力を付与する張力付与工程と、
前記加熱装置によって前記熱硬化接着剤を加熱して硬化させることによって前記回路チップを前記導体パターンに固定する加熱工程とを備えたことを特徴とする電子装置の製造方法。
（付記２）
前記フィルムのうち、前記回路チップが載せられる搭載領域を挟んだ両側に少なくとも１対の係止突起を設ける突起敷設工程をさらに備え、
前記張力付与工程が、前記係止突起の対を互いに遠ざける向きに引っ張る工程であることを特徴とする付記１記載の電子装置の製造方法。
（付記３）
前記張力付与工程が、前記フィルムのうち、前記回路チップが載せられる搭載領域を挟んだ両側の部分を挟持して互いに遠ざける向きに引っ張る工程であることを特徴とする付記１記載の電子装置の製造方法。
（付記４）
前記基体が、１枚のフィルム上に前記導体パターンが複数並んで形成されてなるものであり、
前記付着工程が、前記基体上の複数の導体パターンそれぞれに対して熱硬化接着剤を付着させる工程であり、
前記搭載工程が、前記基体上の複数の導体パターンそれぞれに接続する複数の回路チップを該基体に載せる工程であり、
前記挟持工程が、前記基体上で互いに隣り合う複数の導体パターンの間のフィルムが一部は挟まれずに残るように該基体の該複数の導体パターンそれぞれの箇所を挟む工程であり、
前記張力付与工程が、前記挟持工程で複数の導体パターンの間に残ったフィルムの部分に治具を引っ掛けることによって前記基体に張力を付与する工程であり、
前記基体を切断することによって複数の電子装置を形成する切断工程をさらに有することを特徴とする付記１記載の電子装置の製造方法。
本発明の一実施形態によって製造されるＲＦＩＤタグを示す斜視図である。 図１に示すＲＦＩＤタグを製造する、本発明の一実施形態の製造方法の各工程を説明する図である。 図２の工程に続く製造工程を示す図である。 図３の工程に続く製造工程を示す図である。 図２のパート（ｂ）に示す突起敷設工程で係止ピンが設けられた基体を示す平面図である。 ＲＦＩＤタグを製造する、本発明の第２実施形態の製造方法の各工程を説明する図である。 ＲＦＩＤタグを製造する、本発明の第３実施形態の製造方法の各工程を説明する図である。 図７の工程に続く製造工程を示す図である。 従来技術におけるＲＦＩＤタグを製造する方法を説明する図である。 図９の加熱工程における基体の状態を説明する図である。
符号の説明
１ ＲＦＩＤタグ（電子装置）
１１，５１，７１ 基体
１１ａ 搭載面
１１１ フィルム
１１２ アンテナパターン（導体パターン）
１２ ＩＣチップ（回路チップ）
１３ｐ 熱硬化接着剤
１６ 係止ピン
２，６，６０ 加熱装置（製造装置）
２１ 加熱ヘッド（過熱部）
２２ 加熱ステージ（支持部）
２３ 引張り部
６３ 挟持部
６７ ロール（治具）

Claims (4)

  1. 樹脂材料からなるフィルム上に導体パターンが形成されてなる基体の該導体パターンが形成された側の面に熱硬化接着剤を付着させる付着工程と、
    前記導体パターンに接続する回路チップを、前記熱硬化接着剤を介して前記基体に載せる搭載工程と、
    前記基体の前記回路チップ側に当接する押さえ部と、該基体のフィルム側に当接して該基体を支持する支持部とを有する、前記熱硬化接着剤を加熱する加熱装置によって、該基体を回路チップ側とフィルム側との両側から挟む挟持工程と、
    前記回路チップが載せられた前記基体に、前記フィルムが広がる方向への張力を付与する張力付与工程と、
    前記加熱装置によって前記熱硬化接着剤を加熱して硬化させることによって前記回路チップを前記導体パターンに固定する加熱工程とを備えたことを特徴とする電子装置の製造方法。
  2. 前記フィルムのうち、前記回路チップが載せられる搭載領域を挟んだ両側に少なくとも１対の係止突起を設ける突起敷設工程をさらに備え、
    前記張力付与工程が、前記係止突起の対を互いに遠ざける向きに引っ張る工程であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記張力付与工程が、前記フィルムのうち、前記回路チップが載せられる搭載領域を挟んだ両側の部分を挟持して互いに遠ざける向きに引っ張る工程であることを特徴とする請求項１記載の電子装置の製造方法。
  4. 前記基体が、１枚のフィルム上に前記導体パターンが複数並んで形成されてなるものであり、
    前記付着工程が、前記基体上の複数の導体パターンそれぞれに対して熱硬化接着剤を付着させる工程であり、
    前記搭載工程が、前記基体上の複数の導体パターンそれぞれに接続する複数の回路チップを該基体に載せる工程であり、
    前記挟持工程が、前記基体上で互いに隣り合う複数の導体パターンの間のフィルムが一部は挟まれずに残るように該基体の該複数の導体パターンそれぞれの箇所を挟む工程であり、
    前記張力付与工程が、前記挟持工程で複数の導体パターンの間に残ったフィルムの部分に治具を引っ掛けることによって前記基体に張力を付与する工程であり、
    前記基体を切断することによって複数の電子装置を形成する切断工程をさらに有することを特徴とする請求項１記載の電子装置の製造方法。
JP2007009264A 2007-01-18 2007-01-18 電子装置の製造方法 Expired - Fee Related JP4860494B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007009264A JP4860494B2 (ja) 2007-01-18 2007-01-18 電子装置の製造方法
US11/983,867 US7605021B2 (en) 2007-01-18 2007-11-13 Manufacturing method of electronic device
TW096142820A TWI351243B (en) 2007-01-18 2007-11-13 Manufacturing method of electronic device
EP07121156A EP1947917B1 (en) 2007-01-18 2007-11-20 Manufacturing method of electronic device
DE602007011881T DE602007011881D1 (de) 2007-01-18 2007-11-20 Herstellungsverfahren für eine elektronische Vorrichtung
KR1020070126914A KR100945771B1 (ko) 2007-01-18 2007-12-07 전자 장치의 제조 방법
CN200710195964A CN100584152C (zh) 2007-01-18 2007-12-07 电子器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009264A JP4860494B2 (ja) 2007-01-18 2007-01-18 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008177352A true JP2008177352A (ja) 2008-07-31
JP4860494B2 JP4860494B2 (ja) 2012-01-25

Family

ID=39322541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009264A Expired - Fee Related JP4860494B2 (ja) 2007-01-18 2007-01-18 電子装置の製造方法

Country Status (7)

Country Link
US (1) US7605021B2 (ja)
EP (1) EP1947917B1 (ja)
JP (1) JP4860494B2 (ja)
KR (1) KR100945771B1 (ja)
CN (1) CN100584152C (ja)
DE (1) DE602007011881D1 (ja)
TW (1) TWI351243B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
CN102738055B (zh) * 2011-04-13 2015-07-01 颀中科技（苏州）有限公司 一种覆晶封装系统及其挑高夹具
CN104220954B (zh) * 2012-05-17 2018-07-17 英特尔公司 用于装置制造的薄膜插入模制
JP6679244B2 (ja) 2015-08-27 2020-04-15 富士通株式会社 Ｒｆｉｄタグ
CN111612118A (zh) * 2019-02-26 2020-09-01 法国圣-戈班玻璃公司 具有改进的可读性的镀膜窗玻璃及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357859A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 導電膜貼着装置及び導電膜貼着方法
JP2001044239A (ja) * 1999-07-29 2001-02-16 Matsushita Electric Ind Co Ltd 電子部品の混載実装方法及びその混載実装工程に用いる部材
JP2001189346A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd Ｉｃチップのフィルム状回路基板への接合方法及びｉｃチップ接合体
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004265943A (ja) * 2003-02-20 2004-09-24 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの搬送装置および搬送方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JP3030201B2 (ja) * 1994-04-26 2000-04-10 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
JP3402232B2 (ja) 1998-12-25 2003-05-06 株式会社デンソー Ｉｃカード製造方法
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP2006049591A (ja) * 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd ウエーハに貼着された接着フィルムの破断方法および破断装置
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357859A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 導電膜貼着装置及び導電膜貼着方法
JP2001044239A (ja) * 1999-07-29 2001-02-16 Matsushita Electric Ind Co Ltd 電子部品の混載実装方法及びその混載実装工程に用いる部材
JP2001189346A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd Ｉｃチップのフィルム状回路基板への接合方法及びｉｃチップ接合体
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004265943A (ja) * 2003-02-20 2004-09-24 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの搬送装置および搬送方法

Also Published As

Publication number Publication date
CN101227797A (zh) 2008-07-23
EP1947917B1 (en) 2011-01-12
EP1947917A3 (en) 2009-11-11
KR20080068530A (ko) 2008-07-23
TW200833204A (en) 2008-08-01
US20080176361A1 (en) 2008-07-24
TWI351243B (en) 2011-10-21
CN100584152C (zh) 2010-01-20
EP1947917A2 (en) 2008-07-23
DE602007011881D1 (de) 2011-02-24
JP4860494B2 (ja) 2012-01-25
KR100945771B1 (ko) 2010-03-08
US7605021B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
TWI363303B (en) Rfid tag manufacturing methods and rfid tags
US20020115278A1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US7960752B2 (en) RFID tag
JP2005111928A (ja) 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4860494B2 (ja) 電子装置の製造方法
JP2007042087A (ja) Ｒｆｉｄタグ及びその製造方法
US10405436B2 (en) Flexible display module bonding method
JP2008177350A (ja) 電子装置の製造方法および製造装置
JP2008209961A (ja) 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法
JP5029026B2 (ja) 電子装置の製造方法
JP2008235656A (ja) 回路基板の実装体
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP2006140359A (ja) インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品
US8299925B2 (en) RFID tag and manufacturing method thereof
JP3827014B2 (ja) 電磁波読み取り可能なデータキャリア
JP2023124487A (ja) Ｒｆｉｄインレイの製造方法及びｒｆｉｄインレイ
JP2002312749A (ja) コンビ型ｉｃカードの製造方法
JP2005183512A (ja) 導電部の転写方法及び配線基板の製造方法
JP2007220978A (ja) Ｉｃチップ保持体及びｉｃチップの接合方法
JP2003091709A (ja) Ｉｃカード及びその製造方法
JP2005108259A5 (ja)
JP2010040566A (ja) 電子回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees