KR20080068530A - 전자 장치의 제조 방법 - Google Patents

전자 장치의 제조 방법 Download PDF

Info

Publication number
KR20080068530A
KR20080068530A KR1020070126914A KR20070126914A KR20080068530A KR 20080068530 A KR20080068530 A KR 20080068530A KR 1020070126914 A KR1020070126914 A KR 1020070126914A KR 20070126914 A KR20070126914 A KR 20070126914A KR 20080068530 A KR20080068530 A KR 20080068530A
Authority
KR
South Korea
Prior art keywords
film
base
heating
circuit chip
manufacturing
Prior art date
Application number
KR1020070126914A
Other languages
English (en)
Other versions
KR100945771B1 (ko
Inventor
히로시 고바야시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080068530A publication Critical patent/KR20080068530A/ko
Application granted granted Critical
Publication of KR100945771B1 publication Critical patent/KR100945771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0271—Mechanical force other than pressure, e.g. shearing or pulling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 보이드의 발생을 억제함으로써 신뢰성을 향상시킨 전자 장치의 제조 방법 등을 제공하는 것을 목적으로 한다.
전자 장치(1)의 제조 방법에 있어서, 수지 재료로 이루어지는 필름(111)상에 도체 패턴(112)이 형성되어 이루어지는 기체(基體; 11)의 도체 패턴(112)이 형성된 측의 면에 열경화 접착제(13p)를 부착시키는 부착 공정과, 회로 칩(12)을, 열경화 접착제(13p)를 통하여 기체(11)에 놓는 탑재 공정과, 열경화 접착제(13p)를 가열하는 가열 장치(2)에 의해, 기체(11)를 회로 칩(12)측과 필름(111)측의 양측에서 끼우는 협지(挾持) 공정과, 회로 칩(12)이 놓인 기체(11)에, 필름(111)이 확장되는 방향으로의 장력을 부여하는 장력 부여 공정과, 가열 장치(2)에 의해 열경화 접착제(13p)를 가열하여 경화시킴으로써 회로 칩(12)을 도체 패턴(112)에 고정시키는 가열 공정을 구비하였다.

Description

전자 장치의 제조 방법{MANUFACTURING METHOD OF ELECTRONIC DEVICE}
본 발명은 전자 장치의 제조 방법에 관한 것으로, 특히 필름 형상의 기체(基體)에 회로 칩이 탑재된 전자 장치의 제조 방법에 관한 것이다.
종래부터, 프린트 배선 기판 등의 기체에 회로 칩이 탑재되어 이루어지는 전자 장치가 널리 알려져 있다. 이러한 전자 장치는 전자 기기에 내장되어서 이 전자 기기를 제어하거나, 또는 단일체로서 외부 기기와 정보를 교환하거나 하는 용도로 사용되고 있다. 전자 장치의 일례로서, 리더 라이터로 대표되는 외부 기기와, 전파에 의해 비접촉으로 정보의 교환을 행하는 여러 가지 RFID(Radio_Frequency_ IDentification) 태그가 알려져 있다. 이 RFID 태그의 일종으로서, 베이스 시트상에 전파 통신용의 도체 패턴과 IC 칩이 탑재된 구성의 것이 제안되어 있고, 이러한 타입의 RFID 태그에 대해서는, 물품 등에 부착되어 그 물품에 관한 정보를 외부 기기와 교환함으로써 물품의 식별 등을 행한다는 이용 형태가 생각되고 있다.
RFID 태그에는, 소형 경량화, 특히 박형화나 유연성(flexibility), 그리고 저비용화가 요구되고 있다. 이것에 대응해서, IC 칩이 탑재되는 기체의 재료로서, 예를 들면 폴리에틸렌테레프탈레이트(PET) 등의 수지 재료로 이루어지는 필름을 채 용한 RFID 태그가 제안되어 있다(예를 들면, 특허 문헌 1 참조).
도 9는 종래 기술에 있어서의 RFID 태그를 제조하는 방법을 설명하는 도면이다.
도 9에는, RFID 태그를 제조하기 위한 각 공정이 파트 (a)에서 파트 (d)까지 순서대로 도시되어 있다.
RFID 태그를 제조하기 위해서는, 우선, 도 9의 파트 (a)에 도시하는 바와 같이, PET로 이루어지는 필름(911)에 RFID 태그의 안테나로서 기능하는 도체 패턴(912)이 형성되어 이루어지는 기체(91)를 준비하고, 이 기체(91) 위에, 가열에 의해 경화하는 열경화 접착제(93p)를 부착시킨다.
다음으로, 도 9의 파트 (b)에 도시하는 바와 같이, 기체(91)의 열경화 접착제(93p)가 부착된 부분에 IC 칩(92)을 놓는다. IC 칩(92)에는 도체 패턴(912)에 접속되는 범프(921)가 형성되어 있다. 도 9의 파트 (c)에 도시하는 바와 같이, IC 칩(92)은 범프(921)의 위치와 도체 패턴(912)의 위치가 맞도록 기체(91)에 놓인다.
다음으로, 도 9의 파트 (d)에 도시하는 바와 같이, IC 칩(92)이 놓인 기체(91)는 기체(91)의 필름(911)측과, IC 칩(92)측의 양측에서, 가열 장치(8)에 의해 끼워진다. 다음으로, 가열 장치(8) 중 IC 칩(92)측에 접촉하는 가열 헤드(81)에 의해, 열경화 접착제(93p)가 가열되어 경화한다. 이렇게 해서, IC 칩(92)은 범프(921)가 도체 패턴(912)에 접촉한 상태로 기체(91)에 고정되어, 소형 경량의 RFID 태그가 완성된다.
[특허 문헌 1] 일본 특허 공개 2001-156110호 공보
그러나, 필름(911)의 재료인 PET는 유리 전이점이 약 67℃로서, 내열 온도가 낮기 때문에, 열경화 접착제(93p)를 경화시킬 때의 가열에 의해 변형되기 쉽다.
도 10은 도 9의 파트 (d)의 가열 공정에 있어서의 기체의 상태를 설명하는 도면이다.
도 10의 파트 (a)에 도시하는 바와 같이, IC 칩(92)이 기체(91)에 놓인 상태에서 가열 처리가 행해지면, 기체(91)의 온도가 상승하여, 도 10의 파트 (b)에 도시하는 바와 같이 필름(911)이 변형된다. 경화 중의 열경화 접착제(93p)가 필름(911)의 변형에 수반하여 유동하면, 열경화 접착제(93p) 안에는 기포가 발생하고, 경화한 후에도 보이드(931)가 되어 잔류한다. 경화한 열경화 접착제(93p) 안의 보이드는 IC 칩(92)과 기체(91)와의 접착력을 저하시키기 때문에, RFID 태그의 신뢰성을 저하시킨다.
이러한 보이드의 발생에 의한 신뢰성 저하의 문제는 RFID 태그에 한하지 않고, 필름 형상의 기체에 회로 칩이 탑재된 전자 장치에 공통되는 문제이다.
본 발명은 상기 사정을 감안하여, 보이드의 발생을 억제함으로써 전자 장치의 신뢰성을 향상시킨 전자 장치의 제조 방법 및 제조 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하는 본 발명의 전자 장치의 제조 방법은,
수지 재료로 이루어지는 필름상에 도체 패턴이 형성되어 이루어지는 기체의 이 도체 패턴이 형성된 측의 면에 열경화 접착제를 부착시키는 부착 공정과,
상기 도체 패턴에 접속하는 회로 칩을, 상기 열경화 접착제를 통하여 상기 기체에 놓는 탑재 공정과,
상기 기체의 상기 회로 칩측에 접촉하는 누름부와, 이 기체의 필름측에 접촉하여 이 기체를 지지하는 지지부를 갖는, 상기 열경화 접착제를 가열하는 가열 장치에 의해, 이 기체를 회로 칩측과 필름측의 양측에서 끼우는 협지(挾持) 공정과,
상기 회로 칩이 놓인 상기 기체에, 상기 필름이 확장되는 방향으로의 장력을 부여하는 장력 부여 공정과,
상기 가열 장치에 의해 상기 열경화 접착제를 가열하여 경화시킴으로써 상기 회로 칩을 상기 도체 패턴에 고정시키는 가열 공정을 구비한 것을 특징으로 한다.
본 발명의 전자 장치의 제조 방법에서는, 회로 칩이 놓인 기체에, 필름이 확장되는 방향으로의 장력이 부여되기 때문에, 필름이 가열에 의해 용융되어도 변형이 억제된다. 따라서, 열경화 접착제 중에 있어서의, 필름 변형에 수반하는 보이드의 발생이 억제되어, 전자 장치의 신뢰성이 향상된다. 또한, 전자 장치의 제조 수율이 향상되기 때문에, 제조 비용이 저렴화된다.
여기에서, 상기 본 발명의 전자 장치의 제조 방법에 있어서, 상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측에 적어도 1쌍의 걸림 돌기를 형성하는 돌기 부설 공정을 더 구비하고,
상기 장력 부여 공정은, 상기 걸림 돌기의 쌍을 서로 멀리하는 방향으로 잡 아당기는 공정인 것이 바람직하다.
장력 부여 공정에서 필름에 걸림 돌기의 쌍을 형성해 두고, 이 걸림 돌기의 쌍을 서로 멀리하는 방향으로 잡아당김으로써, 필름이 확장되는 방향으로의 장력을 용이하게 부여할 수 있다.
또한, 상기 본 발명의 전자 장치의 제조 방법에 있어서, 상기 장력 부여 공정은 상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측의 부분을 협지하여 서로 멀리하는 방향으로 잡아당기는 공정이어도 좋다.
또한, 상기 본 발명의 전자 장치의 제조 방법에 있어서, 상기 기체는 1장의 필름상에 상기 도체 패턴이 복수 늘어서서 형성되어 이루어지는 것이고,
상기 부착 공정은 상기 기체상의 복수의 도체 패턴 각각에 대하여 열경화 접착제를 부착시키는 공정이며,
상기 탑재 공정은 상기 기체상의 복수의 도체 패턴 각각에 접속하는 복수의 회로 칩을 이 기체에 놓는 공정이고,
상기 협지 공정은 상기 기체상에서 서로 인접하는 복수의 도체 패턴 사이의 필름이 일부는 끼워지지 않고 남도록 이 기체의 이 복수의 도체 패턴 각각의 개소를 끼우는 공정이며,
상기 장력 부여 공정은 상기 협지 공정에서 복수의 도체 패턴 사이에 남은 필름 부분에 지그를 걸어서 상기 기체에 장력을 부여하는 공정이고,
상기 기체를 절단함으로써 복수의 전자 장치를 형성하는 절단 공정을 더 갖는 것이 바람직하다.
복수의 회로 칩이 놓인 기체를 절단함으로써 복수의 전자 장치를 형성하는 경우에는, 협지 공정에 있어서 도체 패턴 사이의 필름의 일부를 끼우지 않고 남겨 두고, 이 남은 필름 부분을 걸어서 기체에 용이하게 장력을 부여할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 보이드의 발생을 억제함으로써, 신뢰성이 향상된 전자 장치의 제조 방법이 실현된다.
이하 도면을 참조해서 본 발명의 실시형태에 대하여 설명한다.
도 1은 본 발명의 일실시형태에 의해 제조되는 RFID 태그를 도시하는 사시도이다.
도 1에 도시하는 RFID 태그(1)는, PET재로 이루어지는 필름(111) 위에 금속제의 안테나 패턴(112)이 형성되어 이루어지는 기체(11)와, 기체(11)에 탑재된 IC 칩(12)과, 기체(11)와 IC 칩(12)을 접착하는 열경화 접착제(13)로 구성되어 있다.
RFID 태그(1)는 도시하지 않은 리더 라이터와 비접촉으로 정보의 교환을 행하는 전자 장치이고, 리더 라이터가 발하는 전자장의 에너지를 안테나 패턴(112)에서 전기 에너지로서 받으며, 그 전기 에너지로 IC 칩(12)이 구동되어 통신 동작이 실현된다.
여기에서, RFID 태그(1)는 본 발명에서 말하는 전자 장치의 일례에 상당하고, 안테나 패턴(112)은 본 발명에서 말하는 도체 패턴의 일례에 상당하며, IC 칩(12)은 본 발명에서 말하는 회로 칩의 일례에 상당한다.
또한, 본원 기술 분야에 있어서의 당업자 사이에서는, 본원 명세서에서 사용하는 「RFID 태그」를, 「RFID 태그」용의 내부 구성 부재(인레이; inlay)라고 해서 「RFID 태그용 인레이」라고 칭하는 경우도 있다. 또는 이 「RFID 태그」를 「무선 IC 태그」라고 칭하는 경우도 있다. 또한, 이 「RFID 태그」에는, 비접촉형 IC 카드도 포함된다.
이하, 이 RFID 태그(1)의 제조 방법에 대하여 설명한다.
도 2, 도 3 및 도 4는 도 1에 도시하는 RFID 태그를 제조하는 본 발명의 일실시형태인 제조 방법을 설명하는 도면이다.
도 2에는 RFID 태그(1)의 제조 방법을 구성하는 공정이 파트 (a)에서 파트 (e)까지 순서대로 도시되어 있고, 도 3에는 도 2의 공정에 잇따르는 각 공정이 파트 (f) 및 파트 (g)에 순서대로 도시되어 있으며, 도 4에는 도 3의 공정에 잇따르는 각 공정이 파트 (h) 및 파트 (i)에 순서대로 도시되어 있다. 도면을 보기 쉽게 하기 위하여, RFID 태그(1)의 두께 방향의 치수와, IC 칩(12)이 도 1에 도시하는 것보다도 과장되어서 나타나 있다.
RFID 태그(1)를 제조하기 위해서는, 우선, 도 2의 파트 (a)에 도시하는 도체 형성 공정에서, 필름(111)의 탑재면(11a)상에 안테나 패턴(112)을 형성한다. 안테나 패턴(112)은 필름(111)상에 동으로 이루어지는 층을 형성하고, 또한 레지스트층을 형성하여 에칭함으로써 형성되지만, 구체적인 수법으로서는, 은 페이스트의 인쇄 등 다른 수법에 의해서도 형성 가능하다. 이 도체 형성 공정에서, 필름(111)에 안테나 패턴(112)이 형성되어 이루어지는 기체(11)가 얻어진다. 기체(11)의 탑재 면(11a)측에 형성된 탑재 영역(11c)에는, 후의 공정에서 IC 칩이 놓이게 된다. 필름(111)은 안테나 패턴(112)보다도 길게 형성되어 있다.
다음으로, 도 2의 파트 (b)에 도시하는 돌기 부설 공정에서, 필름(111)의 탑재 영역(11c)을 사이에 둔 양측에 걸림 핀(16)을 설치한다.
도 5는 도 2의 파트 (b)에 도시하는 돌기 부설 공정에서 걸림 핀이 설치된 기체를 도시하는 평면도이다. 본 실시형태에서는, 필름(111) 중, 탑재 영역(11c)을 사이에 둔 양측의, 안테나 패턴(112)이 연장된 끝 부분인 단부(111s)에, 2쌍의 수지 재료로 이루어지는 원기둥 형상의 걸림 핀(16)이 부착된다. 걸림 핀(16)은 본 발명에서 말하는 걸림 돌기의 일례에 상당한다.
다음으로, 도 2의 파트 (c)에 도시하는 부착 공정에서, 기체(11) 위에 액상의 열경화 접착제(13p)를 부착시킨다. 열경화 접착제(13p)는 유동성을 갖고 있고 기체(11)의 탑재면(11a) 중의, IC 칩(12)이 탑재되는 탑재 영역(11c) 및 그 주변에 도포된다.
다음으로, 도 2의 파트 (d) 및 파트 (e)에 도시하는 탑재 공정에서, 기체(11)의 탑재 영역(11c)에 IC 칩(12)을 놓는다. IC 칩(12)은 플립칩 기술에 의해 기체(11)에 놓인다. 즉, IC 칩(12)은 회로가 형성된 면(12a)을 기체(11)를 향한 자세로 열경화 접착제(13p)를 통하여 기체(11)에 놓인다. IC 칩(12)의 회로가 형성된 면(12a)에는 안테나 패턴(112)에 접속되는 범프(121)가 형성되어 있다. 도 2의 파트 (e)에 도시하는 바와 같이, IC 칩(12)은 범프(121)의 위치와 안테나 패턴(112)의 위치를 맞춘 상태로 기체(11)에 놓인다.
다음으로, 도 3의 파트 (f)에 도시하는 협지 공정에서, IC 칩(12)이 놓인 기체(11)를, 기체(11)의 필름(111)측과 IC 칩(12)측의 양측에서, 가열 장치(2)에 의해 끼운다. 가열 장치(2)는 기체(11)를 끼우기 위한 가열 헤드(21) 및 가열 스테이지(22)를 갖고 있고, 가열 헤드(21)는 도시하지 않은 히터를 내장하고 있다. 협지 공정에서, 가열 헤드(21)는 IC 칩(12)에 접촉하고, 가열 스테이지(22)는 필름(111)에 접촉한다. 도 3의 파트 (f)에 도시하는 협지 공정에 의해, 범프(121)가 안테나 패턴(112)에 확실하게 접촉한 상태가 된다. 가열 장치(2)가 본 발명에서 말하는 전자 장치의 제조 장치의 일례에 상당하고, 가열 헤드(21)가 본 발명에서 말하는 가열부의 일례에 상당하며, 가열 스테이지(22)가 본 발명에서 말하는 지지부의 일례에 상당한다.
다음으로, 도 3의 파트 (g)에 도시하는 장력 부여 공정에서, 걸림 핀(16)의 쌍을 잡아당긴다. 본 실시형태에 있어서의 가열 장치(2)는 걸림 핀(16)을 잡아당기기 위한 1쌍의 인장부(23)가 형성되어 있다. 장력 부여 공정에서는, 인장부(23)를 걸림 핀(16)에 접촉시키고, 탑재 영역(11c)과는 반대쪽을 향하여 하중을 가함으로써, 걸림 핀(16)의 쌍을 서로 멀리하는 방향으로 잡아당긴다. 이 결과, 기체(11)에는, 필름(111)이 확장되는 방향으로의 장력이 부여된다.
다음으로, 도 4의 파트 (h)에 도시하는 가열 공정에서, 가열 헤드(21)를 발열시켜, 열경화 접착제(13p)를 가열하여 경화시킨다. IC 칩(12)은 열경화 접착제(13p)가 경화함으로써, 범프(121)가 안테나 패턴(112)에 접촉한 상태로 기체(11)에 고정된다. 이 가열 공정은 기체(11)에, 필름(111)이 확장되는 방향으로의 장력 이 부여된 상태에서 행해지기 때문에, 가열에 의해 필름(111)이 용융되어도 신장이 흡수되어, 필름(111)의 변형이 억제된다. 따라서, 열경화 접착제(13p) 안에서, 필름 변형에 수반하는 보이드의 발생이 억제된다.
다음으로, 도 4의 파트 (i)에 도시하는 절제 공정에서, 필름(111)의 양측의 단부(111s)를 걸림 핀(16)마다 절제한다.
도 4의 파트 (i)에 도시하는 절제 공정이 종료되면, RFID 태그(1)(도 1 참조)가 완성된다.
계속해서, 상술한 실시형태와는 제조 방법이 상이한 본 발명의 제2 실시형태에 대하여 설명한다. 이하의 제2 실시형태의 설명에 있어서는, 지금까지 설명해 온 실시형태에 있어서의 각 요소와 동일한 요소에는 동일한 부호를 붙여서 나타내고, 전술한 실시형태와의 차이점에 대해서 주로 설명한다.
제2 실시형태의 RFID 태그는 도 1에 도시하는 제1 실시형태의 RFID 태그(1)와 동일한 구성을 갖고 있다.
제2 실시형태에 있어서의 RFID 태그의 제조에서는, 도 2의 파트 (b)에서 설명한 돌기 부설 공정이 실시되지 않아, RFID 태그는 걸림 핀을 갖지 않는다. 제2 실시형태에 있어서의 RFID 태그의 제조에서는, 장력 부여 공정의 내용이 도 3의 파트 (g)에 도시하는 공정과 상이하다. 또한, 도 2의 파트 (a)에 도시하는 도체 형성 공정, 및 도 2의 파트 (c)에서 도 3의 파트 (f)까지에 도시하는 부착 공정, 탑재 공정, 및 협지 공정은 제1 실시형태와 동일하게 실시된다.
도 6은 RFID 태그를 제조하는 본 발명의 제2 실시형태의 제조 방법을 설명하 는 도면이다.
도 6에 도시하는 바와 같이, 제2 실시형태의 RFID 태그의 제조에 사용하는 가열 장치(6)에는 도 3의 파트 (g)를 참조하여 설명한 인장부 대신에, 필름(511)을 협지하는 협지부(63)가 구비되어 있다.
도 6의 파트 (a)에 도시하는 장력 부여 공정에서는, 필름(511) 중, IC 칩(12)이 놓이는 탑재 영역(11c)을 사이에 둔 양측의 단부(511s)를 한 쌍의 협지부(63)에 의해 협지하여 서로 멀리하는 방향으로 잡아당긴다. 이것에 의해, 기체(51)에는 필름(511)이 확장되는 방향으로의 장력이 부여된다.
다음으로, 도 6의 파트 (b)에 도시하는 가열 공정에서는, 가열 장치(6)의 가열 헤드(21)를 발열시켜, 열경화 접착제(13p)를 가열하여 경화시킨다. 가열 공정은 제1 실시형태의 경우와 마찬가지로, 기체(51)에, 필름(511)이 확장되는 방향으로의 장력이 부여된 상태에서 행해지기 때문에, 가열에 의해 필름(511)이 용융되어도, 필름(511)의 변형이 억제된다.
도 6의 파트 (b)에 도시하는 장력 부여 공정 후, 제1 실시형태와 마찬가지로, 도 4의 파트 (i)에 도시하는 절제 공정에서, 필름의 단부(511s)를 절제함으로써, 도 1에 도시하는 제1 실시형태와 동일한 RFID 태그가 완성된다.
계속해서, 본 발명의 제3 실시형태에 대하여 설명한다. 이하의 제3 실시형태의 설명에 있어서는, 지금까지 설명해 온 실시형태에 있어서의 각 요소와 동일한 요소에는 동일한 부호를 붙여서 나타내고, 전술한 실시형태와의 차이점에 대해서 주로 설명한다.
제3 실시형태의 RFID 태그도, 도 1에 도시하는 제1 실시형태의 RFID 태그(1)와 동일한 구성을 갖고 있으나, 제1 실시형태의 RFID 태그와는 제조 공정이 상이하다. 제3 실시형태의 RFID 태그의 제조는, 이른바 멀티칩 본딩이고, RFID 태그가 되는 부분을 복수 통합하여 1개의 기체에 형성하며, 마지막으로 절단함으로써 복수의 RFID 태그를 얻는다. 보다 상세하게는, 1장의 필름상에, 복수의 RFID 태그에 대응하는 복수의 도체 패턴을 늘어놓아 형성하여 1개의 기체로 하고, 부착 공정에서는, 이 기체의 복수의 도체 패턴 각각에 대하여 열경화 접착제를 부착시키며, 탑재 공정에서는, 복수의 IC 칩을 기체에 놓는다. 단, RFID 태그가 되는 개개의 부분에 착안하면, 도체 형성 공정, 부착 공정, 탑재 공정은 도 2의 파트 (a) 및 도 2의 파트 (c)에서 도 2의 파트 (e)까지에 도시하는 제1 실시형태의 공정과 동일하게 실시되기 때문에, 이들 공정에 대해서는 기체 전체에 대한 도시를 생략한다.
도 7 및 도 8은 RFID 태그를 제조하는 본 발명의 제3 실시형태의 제조 방법의 각 공정을 설명하는 도면이다.
도 7에는, 제조 공정 중, 협지 공정, 장력 부여 공정 및 가열 공정이 합쳐져서 도시되어 있고, 도 8에는 제조 공정 중, 도 7의 공정에 잇따르는 절단 공정이 도시되어 있다.
도 7에 도시하는 바와 같이, 제3 실시형태의 RFID 태그의 제조에서 사용되는 가열 장치(60)에는, 2개의 가열기(60A, 60B)가 구비되어 있고, 각각의 가열기(60A, 60B)는 가열 헤드(21)와 가열 스테이지(22)와의 조합으로 이루어진다. 또한, 가열기(60A, 60B) 사이에는, 필름을 거는 롤(67)이 설치되어 있고, 가열기(60A, 60B)를 사이에 둔 양측의 위치에는, 필름을 사이에 둔 1쌍의 협지부(63)가 배치되어 있다. 롤(67)이 본 발명에서 말하는 지그의 일례에 상당한다.
협지 공정에 있어서, 가열 장치(60)는 2개의 가열기(60A, 60B)로, 1장의 필름(711)에 형성된 기체(71)상의, 복수의 RFID 태그에 상당하는 2개의 인접하는 안테나 패턴(112)의 각각의 개소를 끼운다. 이때, 가열 장치(60)의 가열기(60A, 60B)는, 2개의 안테나 패턴(112) 사이는 필름(711)을 끼우지 않고 남겨 둔다.
다음으로, 장력 부여 공정에서, 협지부(63)가 필름(711)의 단부(711s)를 사이에 끼우고, 롤(67)이 필름(711) 중 2개의 안테나 패턴(112) 사이에서 가열기(60A, 60B)에 끼우지 않고 남긴 부분(711b)을 걸어서, 아래쪽으로 잡아당긴다. 이것에 의해, 기체(71)에 장력이 부여된다.
다음으로, 가열 공정에서, 가열 장치(60)의 가열 헤드(21)를 발열시켜, 열경화 접착제(13p)를 가열하여 경화시킨다. 가열 공정은 기체(71)에, 필름(711)이 확장되는 방향으로의 장력이 부여된 상태에서 행해지기 때문에, 가열에 의해 필름(711)이 용융되어도, 필름(711)의 변형이 억제된다.
다음으로, 도 8에 도시하는 절단 공정에서, 기체(71)를 절단함으로써, 복수의 RFID 태그를 형성한다. 이때, 가열기(60A, 60B)에 끼워지지 않고 남은 부분(711b) 및 단부(711s)를 절제함으로써, 도 1에 도시하는 제1 실시형태와 동일한 RFID 태그(1)가 2개 완성된다.
또한, 상술한 실시형태에서는, RFID 태그를 제조하는 방법 및 가열 장치의 예를 설명하였으나, 본 발명은 필름 형상의 기체에 회로 칩이 탑재된 전자 장치의 제조 방법이면 RFID 태그를 대상으로 하는 것에 한정되지 않는다. 본 발명은 예를 들면 극박형의 IC 카드의 제조 방법이나, 기체로서의 플렉서블 인쇄 회로(FPC)에 열경화 접착제에 의해 회로 칩을 고정시킨 프린트 회로 기판 장치의 제조 방법 등에도 적용된다.
또한, 상술한 실시형태에서는, RFID 태그의 기체를 구성하는 필름은 PET재로 이루어지는 것으로서 설명하였으나, 본 발명이 대상으로 하는 전자 장치의 필름은 이것에 한하지 않고, 폴리에스테르재, 폴리올레핀재, 폴리카보네이트재, 아크릴계 재료 등에서 선택된 재료로 구성되어도 좋다.
상술한 실시형태에서는, 가열 스테이지를 발열시키지 않는 것으로서 설명하였으나, 본 발명은 이것에 한정되는 것은 아니며, 지지부도 가열부와 함께 발열하는 것이어도 좋다.
또한, 상술한 제1 실시형태에서는, 필름(111)에, 2쌍의 수지 재료의 원기둥 형상의 걸림 핀(16)이 부착되는 예를 설명하였으나, 본 발명은 이것에 한정되는 것은 아니며, 걸림 돌기의 형상은 예를 들면 직육면체 형상 등이어도 좋고, 걸림 돌기의 수도 1쌍 또는 3쌍 이상이어도 좋다. 또한, 걸림 돌기의 재료는 금속 등이어도 좋다.
또한, 상술한 제3 실시형태에서는, 1장의 필름으로부터, 2개의 RFID 태그를 형성하는 예를 설명하였으나, 본 발명은 이것에 한정되는 것은 아니며, 1장의 필름으로부터, 3개 이상의 RFID 태그를 형성하는 것이어도 좋다. 또한, 복수의 RFID 태그는 1쌍의 필름상에 매트릭스 형상으로 배치되는 것이어도 좋다.
이하, 본 발명의 여러 가지 형태에 대하여 부기한다.
(부기 1)
수지 재료로 이루어지는 필름상에 도체 패턴이 형성되어 이루어지는 기체의 상기 도체 패턴이 형성된 측의 면에 열경화 접착제를 부착시키는 부착 공정과,
상기 도체 패턴에 접속하는 회로 칩을, 상기 열경화 접착제를 통하여 상기 기체에 놓는 탑재 공정과,
상기 기체의 상기 회로 칩측에 접촉하는 누름부와, 상기 기체의 필름측에 접촉하여 상기 기체를 지지하는 지지부를 갖는, 상기 열경화 접착제를 가열하는 가열 장치에 의해, 상기 기체를 회로 칩측과 필름측의 양측에서 끼우는 협지 공정과,
상기 회로 칩이 놓인 상기 기체에, 상기 필름이 확장되는 방향으로의 장력을 부여하는 장력 부여 공정과,
상기 가열 장치에 의해 상기 열경화 접착제를 가열하여 경화시킴으로써 상기 회로 칩을 상기 도체 패턴에 고정시키는 가열 공정을 구비한 것을 특징으로 하는 전자 장치의 제조 방법.
(부기 2)
상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측에 적어도 1쌍의 걸림 돌기를 형성하는 돌기 부설 공정을 더 구비하고,
상기 장력 부여 공정이 상기 걸림 돌기의 쌍을 서로 멀리하는 방향으로 잡아당기는 공정인 것을 특징으로 하는 부기 1에 기재된 전자 장치의 제조 방법.
(부기 3)
상기 장력 부여 공정이 상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측의 부분을 협지하여 서로 멀리하는 방향으로 잡아당기는 공정인 것을 특징으로 하는 부기 1에 기재된 전자 장치의 제조 방법.
(부기 4)
상기 기체가 1장의 필름상에 상기 도체 패턴이 복수 늘어서서 형성되어 이루어지는 것이고,
상기 부착 공정은 상기 기체상의 복수의 도체 패턴 각각에 대하여 열경화 접착제를 부착시키는 공정이며,
상기 탑재 공정은 상기 기체상의 복수의 도체 패턴 각각에 접속하는 복수의 회로 칩을 상기 기체에 놓는 공정이고,
상기 협지 공정은 상기 기체상에서 서로 인접하는 복수의 도체 패턴 사이의 필름이 일부는 끼워지지 않고 남도록 상기 기체의 상기 복수의 도체 패턴 각각의 개소를 끼우는 공정이며,
상기 장력 부여 공정은 상기 협지 공정에서 복수의 도체 패턴 사이에 남은 필름 부분에 지그를 걸어서 상기 기체에 장력을 부여하는 공정이고,
상기 기체를 절단함으로써 복수의 전자 장치를 형성하는 절단 공정을 더 갖는 것을 특징으로 하는 부기 1에 기재된 전자 장치의 제조 방법.
도 1은 본 발명의 일실시형태에 의해 제조되는 RFID 태그를 도시하는 사시도이다.
도 2는 도 1에 도시하는 RFID 태그를 제조하는 본 발명의 일실시형태의 제조 방법의 각 공정을 설명하는 도면이다.
도 3은 도 2의 공정에 잇따르는 제조 공정을 도시하는 도면이다.
도 4는 도 3의 공정에 잇따르는 제조 공정을 도시하는 도면이다.
도 5는 도 2의 파트 (b)에 도시하는 돌기 부설 공정에서 걸림 핀이 설치된 기체를 도시하는 평면도이다.
도 6은 RFID 태그를 제조하는 본 발명의 제2 실시형태의 제조 방법의 각 공정을 설명하는 도면이다.
도 7은 RFID 태그를 제조하는 본 발명의 제3 실시형태의 제조 방법의 각 공정을 설명하는 도면이다.
도 8은 도 7의 공정에 잇따르는 제조 공정을 도시하는 도면이다.
도 9는 종래 기술에 있어서의 RFID 태그를 제조하는 방법을 설명하는 도면이다.
도 10은 도 9의 가열 공정에 있어서의 기체의 상태를 설명하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1: RFID 태그(전자 장치) 11, 51, 71: 기체
11a: 탑재면 111: 필름
112: 안테나 패턴(도체 패턴) 12: IC 칩(회로 칩)
13p: 열경화 접착제 16: 걸림 핀
2, 6, 60: 가열 장치(제조 장치) 21: 가열 헤드(가열부)
22: 가열 스테이지(지지부) 23: 인장부
63: 협지부 67: 롤(지그)

Claims (4)

  1. 수지 재료로 이루어지는 필름상에 도체 패턴이 형성되어 이루어지는 기체(基體)의 상기 도체 패턴이 형성된 측의 면에 열경화 접착제를 부착시키는 부착 단계와,
    상기 도체 패턴에 접속하는 회로 칩을, 상기 열경화 접착제를 통하여 상기 기체에 놓는 탑재 단계와,
    상기 기체의 상기 회로 칩측에 접촉하는 누름부와, 상기 기체의 필름측에 접촉하여 상기 기체를 지지하는 지지부를 갖는, 상기 열경화 접착제를 가열하는 가열 장치에 의해, 상기 기체를 회로 칩측과 필름측의 양측에서 끼우는 협지(挾持) 단계와,
    상기 회로 칩이 놓인 상기 기체에, 상기 필름이 확장되는 방향으로의 장력을 부여하는 장력 부여 단계와,
    상기 가열 장치에 의해 상기 열경화 접착제를 가열하여 경화시킴으로써 상기 회로 칩을 상기 도체 패턴에 고정시키는 가열 단계
    를 구비한 것을 특징으로 하는 전자 장치의 제조 방법.
  2. 제1항에 있어서, 상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측에 적어도 1쌍의 걸림 돌기를 형성하는 돌기 부설 단계를 더 구비하고,
    상기 장력 부여 단계는 상기 걸림 돌기의 쌍을 서로 멀리하는 방향으로 잡아 당기는 단계인 것을 특징으로 하는 전자 장치의 제조 방법.
  3. 제1항에 있어서, 상기 장력 부여 단계는 상기 필름 중, 상기 회로 칩이 놓이는 탑재 영역을 사이에 둔 양측의 부분을 협지하여 서로 멀리하는 방향으로 잡아당기는 단계인 것을 특징으로 하는 전자 장치의 제조 방법.
  4. 제1항에 있어서, 상기 기체는 1장의 필름상에 상기 도체 패턴이 복수 늘어서서 형성되어 이루어지는 것이고,
    상기 부착 단계는 상기 기체상의 복수의 도체 패턴 각각에 대하여 열경화 접착제를 부착시키는 단계이며,
    상기 탑재 단계는 상기 기체상의 복수의 도체 패턴 각각에 접속하는 복수의 회로 칩을 상기 기체에 놓는 단계이고,
    상기 협지 단계는 상기 기체상에서 서로 인접하는 복수의 도체 패턴 사이의 필름이 일부는 끼워지지 않고 남도록 상기 기체의 상기 복수의 도체 패턴 각각의 개소를 끼우는 단계이며,
    상기 장력 부여 단계는 상기 협지 공정에서 복수의 도체 패턴 사이에 남은 필름 부분에 지그를 걸음으로써 상기 기체에 장력을 부여하는 단계이고,
    상기 기체를 절단함으로써 복수의 전자 장치를 형성하는 절단 단계
    를 더 갖는 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020070126914A 2007-01-18 2007-12-07 전자 장치의 제조 방법 KR100945771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007009264A JP4860494B2 (ja) 2007-01-18 2007-01-18 電子装置の製造方法
JPJP-P-2007-00009264 2007-01-18

Publications (2)

Publication Number Publication Date
KR20080068530A true KR20080068530A (ko) 2008-07-23
KR100945771B1 KR100945771B1 (ko) 2010-03-08

Family

ID=39322541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126914A KR100945771B1 (ko) 2007-01-18 2007-12-07 전자 장치의 제조 방법

Country Status (7)

Country Link
US (1) US7605021B2 (ko)
EP (1) EP1947917B1 (ko)
JP (1) JP4860494B2 (ko)
KR (1) KR100945771B1 (ko)
CN (1) CN100584152C (ko)
DE (1) DE602007011881D1 (ko)
TW (1) TWI351243B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
CN102738055B (zh) * 2011-04-13 2015-07-01 颀中科技（苏州）有限公司 一种覆晶封装系统及其挑高夹具
US9426914B2 (en) * 2012-05-17 2016-08-23 Intel Corporation Film insert molding for device manufacture
JP6679244B2 (ja) 2015-08-27 2020-04-15 富士通株式会社 Ｒｆｉｄタグ
CN111612118A (zh) * 2019-02-26 2020-09-01 法国圣-戈班玻璃公司 具有改进的可读性的镀膜窗玻璃及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JP3030201B2 (ja) * 1994-04-26 2000-04-10 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
JP3402232B2 (ja) 1998-12-25 2003-05-06 株式会社デンソー Ｉｃカード製造方法
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP2000357859A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 導電膜貼着装置及び導電膜貼着方法
JP2001044239A (ja) * 1999-07-29 2001-02-16 Matsushita Electric Ind Co Ltd 電子部品の混載実装方法及びその混載実装工程に用いる部材
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP4445624B2 (ja) * 1999-12-28 2010-04-07 パナソニック株式会社 Ｉｃチップのフィルム状回路基板への接合方法及びｉｃチップ接合体
JP3659133B2 (ja) * 2000-06-23 2005-06-15 セイコーエプソン株式会社 半導体装置の製造方法
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP4010962B2 (ja) * 2003-02-20 2007-11-21 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの搬送装置および搬送方法
JP2006049591A (ja) * 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd ウエーハに貼着された接着フィルムの破断方法および破断装置
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器

Also Published As

Publication number Publication date
EP1947917B1 (en) 2011-01-12
CN101227797A (zh) 2008-07-23
JP4860494B2 (ja) 2012-01-25
CN100584152C (zh) 2010-01-20
TW200833204A (en) 2008-08-01
EP1947917A2 (en) 2008-07-23
KR100945771B1 (ko) 2010-03-08
JP2008177352A (ja) 2008-07-31
EP1947917A3 (en) 2009-11-11
TWI351243B (en) 2011-10-21
US20080176361A1 (en) 2008-07-24
DE602007011881D1 (de) 2011-02-24
US7605021B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
KR100945775B1 (ko) 전자 장치 및 전자 장치의 제조 방법
KR100816107B1 (ko) Ｒｆｉｄ 태그의 제조 방법, 및 ｒｆｉｄ 태그
KR100945771B1 (ko) 전자 장치의 제조 방법
JP4200285B2 (ja) 回路基板の製造方法
US20080202678A1 (en) Production method of electronic apparatus, production method of electronic equipment in which electronic apparatus is packaged, and production method of article in which electronic apparatus is mounted
US20080173383A1 (en) Method and apparatus for manufacturing electronic device
KR100923943B1 (ko) 전자 장치 및 전자 장치의 제조 방법
CN100416606C (zh) 射频识别标签、模块组件及射频识别标签的制造方法
JP2002312749A (ja) コンビ型ｉｃカードの製造方法
JP2023124487A (ja) Ｒｆｉｄインレイの製造方法及びｒｆｉｄインレイ
CN105785673A (zh) 一种显示器模块以及一种显示器模块制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071207

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100302

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130201

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140204

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109