JP2005111928A - 電子回路装置およびその製造方法並びに電子回路装置の製造装置 - Google Patents

電子回路装置およびその製造方法並びに電子回路装置の製造装置 Download PDF

Info

Publication number
JP2005111928A
JP2005111928A JP2003352019A JP2003352019A JP2005111928A JP 2005111928 A JP2005111928 A JP 2005111928A JP 2003352019 A JP2003352019 A JP 2003352019A JP 2003352019 A JP2003352019 A JP 2003352019A JP 2005111928 A JP2005111928 A JP 2005111928A
Authority
JP
Japan
Prior art keywords
cover
substrate
electronic component
circuit device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003352019A
Other languages
English (en)
Other versions
JP4479209B2 (ja
Inventor
Norito Tsukahara
法人 塚原
Kazuhiro Nishikawa
和宏 西川
Kazuto Nishida
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003352019A priority Critical patent/JP4479209B2/ja
Priority to US10/959,324 priority patent/US20050093172A1/en
Priority to CNB2004100808344A priority patent/CN100365784C/zh
Publication of JP2005111928A publication Critical patent/JP2005111928A/ja
Application granted granted Critical
Publication of JP4479209B2 publication Critical patent/JP4479209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線パターンの端子部と電子部品との接続の信頼性が高く、かつ量産性に優れた電子回路装置およびその製造方法並びに製造装置を提供することを目的とする。
【解決手段】配線パターン１１が形成された基板１２と、配線パターン１１の端子部１１Ａに対し突起電極１３Ａが接触して導通接続された電子部品１３と、基板１２に対向する位置に配置され、電子部品１３を上記基板１２とで挟むカバー１４と、突起電極１３Ａと端子部１１Ａとの導通接続部を除く接続領域の空間部を含めて上記基板１２と上記カバー１４との間に充填された熱可塑性樹脂からなる樹脂層１５とからなり、樹脂層１５により、電子部品１３と基板１２および基板１２とカバー１４とがそれぞれ接着された構成とする。
【選択図】図１

Description

本発明は、ＩＣカードやＩＣ−ＴＡＧ、あるいはメモリカード等の薄型が要求される電子回路装置およびその製造方法並びに製造装置に関する。
近年、携帯電話に代表されるように携帯機器の高性能化が進展しており、それらに用いられるＩＣカードやメモリカードの薄型、高容量化が進められている。また、商品の値段等を自動的に認識処理するために非接触のＩＣ−ＴＡＧが注目されている。
例えば、ＩＣカードについては、基板の開口部に半導体集積回路素子（以下、ＩＣとよぶ）を挿入して実装し、この上に平板状のカバーを接着して薄型とした構成が知られている。具体的には、下記のようなＩＣカードおよびその製造方法が示されている（例えば、特許文献１）。
図１１は、このＩＣカードの要部断面図であり、図１２はその製造方法を説明するための途中工程の断面図である。このＩＣカードの製造方法について図１２を用いて説明する。最初に、表面に所定の配線パターン１が形成された基板２の所定位置に突起電極３Ａを有するベアチップタイプのＩＣ３を実装する。この実装方法としては、異方性導電フィルムを接合部材１Ａとして用いる方法、または突起電極３Ａと配線パターン１との接続を銀ペースト等の導電性接着剤で行い、絶縁性の接着剤からなる接合部材１Ａにより接着固定する方法がある。
つぎに、熱可塑性樹脂、すなわちホットメルト接着剤からなるシートに対して、ＩＣ３の実装部に対応する部分に開口部４Ａが設けられたスペーサ４を基板２に重ねて配置する。さらに、スペーサ４を形成する熱可塑性樹脂と同種の熱可塑性樹脂層５Ａが片面に形成された平板状のカバー５を、熱可塑性樹脂層５Ａがスペーサ４に対向するようにしてスペーサ４の上に重ね合せる。
そして、基板２とカバー５とを加熱しながら押圧力を加えることにより、基板２とスペーサ４とを熱圧着するとともに、スペーサ４と熱可塑性樹脂層５Ａとを熱圧着する。
これにより、スペーサ４を形成する熱可塑性樹脂とカバー５の熱可塑性樹脂層５Ａとが一体化され、図１１に示すような一体の樹脂層６が形成されて、基板２とカバー５との間に一層の熱可塑性樹脂層によって、基板２とカバー５およびＩＣ３が接着されたＩＣカード７が作製される。
特開平１１−１７５６８２号公報
しかし、上記のＩＣカードの製造方法においては、ＩＣの突起電極と配線パターンとを導通接続させるために用いられている異方性導電フィルムや銀ペースト等の接合部材は硬くて柔軟性に乏しい。このため、製造工程や取扱い中にＩＣカードに曲げが加わった場合、この接合部材にクラックが生じて導通不良が発生することがあった。また、スペーサには開口部を設けることが必要であり、製造においては、このスペーサを高精度に位置決めして接着することが要求されるという課題があった。
本発明は上記課題を解決するためになされたもので、配線パターンの端子部と電子部品との接続の信頼性が高く、かつ量産性に優れた電子回路装置およびその製造方法並びに製造装置を提供することを目的とする。
上述したような課題を解決するために、本発明の電子回路装置は、配線パターンが形成された基板と、配線パターンの端子部に対し突起電極が接触して導通接続された電子部品と、基板に対向する位置に配置され、電子部品を上記基板とで挟むカバーと、突起電極と端子部との導通接続部を除く接続領域の空間部を含めて上記基板と上記カバーとの間に充填された熱可塑性樹脂からなる樹脂層とからなり、上記樹脂層により、電子部品と基板および基板とカバーとがそれぞれ接着された構成からなる。
このような構成によれば、電子回路装置としての構成が単純であるので製造工程も簡略化でき、製造歩留まりも改善される。また、電子回路装置に折り曲げ等の外力が加わった場合でも、単一の熱可塑性樹脂層により電子部品が基板およびカバーに接着されているので、電子部品の突起電極と配線パターンの端子部との接続が強固に保持され、導通が不安定になり難い。
また、本発明の電子回路装置は、上記電子部品のカバーに対向する面とカバーとが樹脂層により接着固定された構成としてもよい。この構成により、電子部品は基板とカバーにより接着固定されるので、電子回路装置としての信頼性をより改善できる。
また、本発明の電子回路装置は、上記電子部品のカバーに対向する面とカバーとが密接する構成としてもよい。この構成により、電子回路装置の厚みをより小さくすることができる。また、折り曲げられた場合や温度変化による電子部品とカバーの寸法変動差が生じた場合でも、両者の間で滑ることにより壊れ難くすることができる。
また、本発明の電子回路装置は、上記電子部品のカバーに対向する面とカバー間には、さらに補強板が配設されている構成であってもよく、この補強板はカバーまたは電子部品、あるいは両方に接着固定されていてもよい。
これらの構成により、電子回路装置に対する折り曲げ時や押圧時の外力が、電子部品本体だけでなく、突起電極と配線パターンとの導通接続部に加わるのを補強板で軽減することができる。この結果、電子回路装置の信頼性を改善することができる。また、補強板をカバーまたは電子部品に接着固定すれば補強効果をより確実に得ることができる。さらに、補強板をカバーにあらかじめ接着しておけば、製造も容易にすることができる。
また、本発明の電子回路装置は、上記電子部品の突起電極と配線パターンの端子部との導通接続部が上記突起電極と端子部の少なくとも一方が変形して他方に沿った曲面構成からなり、さらに、突起電極の先端部が端子部を突き抜けて基板表面まで到達していてもよい。これらの構成により、電子部品の突起電極と配線パターンの端子部とが広い面で接触し、しかも基板の表面に垂直な方向だけではなく斜め方向の接触圧力が加わるので、安定した導通接続を得ることができる。
また、本発明の電子回路装置の電子部品は、一方の表面に突起電極が形成されたＩＣであり、基板上に１個以上が接着された構成からなる。この構成により、突起電極を有するベアチップタイプやパッケージタイプ等のＩＣを１個使用する簡単な電子回路装置から複数個使用する複雑な電子回路装置まで作製することができる。
また、本発明の電子回路装置は、基板には少なくともアンテナを構成する配線パターンが形成されており、この配線パターンの端子部とＩＣの突起電極とが導通接続されて、非接触で外部機器と情報を送受する機能を有する。この構成により、外部機器とアンテナを介して電波で情報を送受する機能を有する電子回路装置を実現できる。例えば、ＩＣに記録してあるデータを電波の電力を利用してアンテナから送受する非接触ＩＣカードやＩＣ−ＴＡＧを実現できる。
また、本発明の電子回路装置は、基板には電子部品を接着する面とは反対側の面に外部機器と接続するための外部接続端子が形成され、かつこの外部接続端子と配線パターンとは導通接続されており、配線パターンの端子部とＩＣの突起電極とが導通接続されていて、外部接続端子により外部機器と情報を送受する機能を有する。この構成により、外部接続端子を介して接触方式で外部機器と情報を送受する電子回路装置、例えばメモリカード等を容易に実現できる。
また、本発明の電子回路装置の製造方法は、配線パターンが形成された基板の表面に熱可塑性樹脂からなる樹脂層を形成する工程と、突起電極を有する電子部品を配線パターンの端子部と位置合せし樹脂層に仮固定する工程と、仮固定された電子部品上にカバーを配置し、上記熱可塑性樹脂を加熱して軟化させながらカバーを介して電子部品を押圧し、配線パターンの端子部と突起電極間の熱可塑性樹脂を流動させ排除して、端子部と突起電極とを接触させて導通接続する押圧工程と、樹脂層を冷却して電子部品と基板および基板とカバーとをそれぞれ接着固定し、突起電極と端子部との導通接続を保持する接着固定工程とを具備する方法からなる。
この方法により、電子部品をあらかじめ仮固定してからカバーを配置し押圧するのみで、配線パターンの端子部とＩＣの突起電極との接続、および基板とカバーとの接着も行えるので、大量に、しかも連続生産することができ、電子回路装置の低コスト化を実現できる。
また、本発明の電子回路装置の製造方法の上記仮固定工程において、突起電極と端子部とを位置合せした後、突起電極または電子部品の本体の一部を樹脂層中に埋め込み仮固定する方法としてもよい。さらに、樹脂層を加熱し軟化させて、突起電極または電子部品の本体の一部を樹脂層中に埋め込み仮固定する方法としてもよい。このような方法により、簡単な工法により位置ズレが生じ難く、確実に仮固定することができる。
また、本発明の電子回路装置の製造方法は、上記カバーには電子部品に対向する面上に上記熱可塑性樹脂と同じ材料からなる熱可塑性樹脂層が形成されており、上記の押圧工程では、熱可塑性樹脂層が形成されたカバーを介して電子部品を押圧して突起電極と端子部との導通接続を行い、接着固定工程では、カバーと基板とに形成された熱可塑性樹脂により、電子部品が基板およびカバーの両方と接着固定される方法からなる。この方法により、電子部品を樹脂層により基板およびカバーの両方と接着固定することができる。
また、本発明の電子回路装置の製造方法は、カバーには電子部品と対向する位置に補強板が保持されており、上記の押圧工程では、補強板が配置されたカバーを介して電子部品を押圧して突起電極と端子部との導通接続を行い、接着固定工程では、電子部品が補強板に密接した状態で基板およびカバーと接着固定される方法からなる。この方法により、電子部品と補強板とが密接して配置されているので、補強板として熱膨張係数の大きな金属板を用いても電子部品との熱膨張係数の差による応力が電子部品に作用しないので、補強板の選択の自由度が大きくなる。
また、本発明の電子回路装置の製造方法は、カバーには電子部品と対向する位置に補強板が保持され、かつ補強板を含めたカバー面上に上記熱可塑性樹脂と同じ材料からなる熱可塑性樹脂層が形成されており、押圧工程では、補強板および熱可塑性樹脂層が形成されたカバーを介して電子部品を押圧して突起電極と端子部との導通接続を行い、接着固定工程では、カバーと基板とに形成された熱可塑性樹脂により、電子部品が補強板および基板と接着固定される方法からなる。この方法により、電子部品上に補強板が接着され、かつ電子部品が樹脂層により基板およびカバーの両方と接着固定されるので信頼性の高い電子回路装置を製造できる。
また、本発明の電子回路装置の製造方法は、カバーが可撓性を有する材料からなり、上記の押圧工程は両側に対向して設けられた一対のローラを配置した押圧手段を用いて、電子部品が挟持された基板とカバーとをローラ間を通過させて行う方法からなる。さらに、上記押圧手段は押圧力またはローラ間隔の異なる両側に対向して設けられた一対のローラを複数組有し、前記電子部品が挟持された前記基板と前記カバーとが複数組の前記ローラを通過する順番に押圧力を増大、またはローラ間隔を狭くした構成であり、押圧工程は電子部品が挟持された基板とカバーを複数組のローラを通過させて行う方法としてもよい。
これらの方法により、カバーを介して電子部品を所定寸法だけ押圧し、電子部品の突起電極を配線パターンの端子部に接触させて導通接続させる押圧工程を、迅速で、かつ量産性よく行うことができる。また、押圧手段を押圧力またはローラ間隔の異なる複数組のローラで構成すれば、押圧時の電子部品の位置ズレが発生し難いだけでなく、さらに量産性を改善することができる。
また、本発明の電子回路装置の製造装置は、配線パターンが形成された基板表面に熱可塑性樹脂からなる樹脂層を形成する樹脂層形成手段と、突起電極を有する電子部品を配線パターンの端子部と位置合せし樹脂層により仮固定する手段と、仮固定された電子部品上にカバーを配置し、熱可塑性樹脂を加熱して軟化させながらカバーを介して電子部品を押圧し、配線パターンの端子部と突起電極間の熱可塑性樹脂を流動させ排除して、端子部と突起電極とを接触させて導通接続する押圧手段と、樹脂層を冷却して電子部品と基板および基板とカバーとをそれぞれ接着固定し、突起電極と端子部との導通接続を保持する接着固定手段とを具備する構成からなる。
この構成により、電子部品の突起電極が基板上の配線パターンの端子部に導通接続され、熱可塑性樹脂により電子部品と基板および基板とカバーがそれぞれ接着された構成の電子回路装置を大量に、かつ量産性よく製造する製造装置を実現できる。
また、本発明の電子回路装置の製造装置は、押圧手段と接着固定手段とは、両側に対向して設けられた一対のローラを複数組配置した構成からなり、電子部品が挟持された基板とカバーとをローラ間を通過させることで、連続的に押圧工程と接着固定工程とが行われるようにしてもよい。また、複数組のローラには、電子部品が挟持された基板とカバーとの入口側に加熱手段が設けられ、出口側に冷却手段が設けられた構成としてもよい。
これらの構成により、押圧手段と接着固定手段とがローラにより連続的に構成されているので、押圧工程で接続された突起電極と端子部との導通接続部が変動しないうちに接着固定を行うことができ、接続信頼性の高い電子回路装置を製造する装置を実現できる。また、複数組のローラの入口側に加熱手段を設け、出口側に冷却手段を設けた構成とすることで、連続的に量産性のよい電子回路装置の製造装置を実現できる。
本発明の電子回路装置は、電子部品の突起電極が基板上の配線パターンの端子部に導通接続され、熱可塑性樹脂により電子部品と基板および基板とカバーがそれぞれ接着された構成からなり、折り曲げ等の外力が加わった場合でも電子部品と配線パターンの端子部との接続信頼性が良好であり、かつ量産性に優れており、大量に、かつ安価に生産することが要求されるＩＣカードやＩＣ−ＴＡＧ等に好適に使用することができる。
以下、本発明の実施の形態について、電子回路装置として非接触方式のＩＣ−ＴＡＧを例として、図面を参照しながら説明する。このＩＣ−ＴＡＧはアンテナ用のコイルとＩＣを内蔵し、アンテナ用コイルを介して外部機器と送受信を行うものである。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる電子回路装置としてのＩＣ−ＴＡＧ１０の要部断面図である。また、図２はこのＩＣ−ＴＡＧ１０の基板上面からみた平面図である。なお、図２においては、カバーおよび樹脂層等は図面の簡単化のために図示していない。
図２に示すように、本実施の形態によるＩＣ−ＴＡＧ１０の形状は、縦、横がそれぞれ数ｍｍの大きさで、その厚みは数百μｍ程度である。
基板１２は、その表面にアンテナ用コイルを含む配線パターン１１が形成されている。この基板１２の配線パターン１１の端子部１１Ａに突起電極１３Ａを有するＩＣ１３が実装されている。なお、このＩＣ１３はベアチップ構成で、その形状は約０．５ｍｍ角〜０．７ｍｍ角で、突起電極１３Ａの数は３個であり、そのうちの一つはダミーとして用いられる。このＩＣ３の突起電極１３Ａと配線パターン１１の端子部１１Ａとが導通接続されている。
そして、基板１２と対向して配置された平板状のカバー１４と基板１２とによりＩＣ１３を挟み込み、熱可塑性樹脂からなる樹脂層１５により全体が接着固定されている。本実施の形態では、ＩＣ１３の周囲には突起電極１３Ａと端子部１１Ａとの導通接続部を除いて上記の樹脂層１５が設けられており、この樹脂層１５によりＩＣ１３は基板１２とカバー１４とに強固に接着固定されている。
このように本実施の形態によるＩＣ−ＴＡＧ１０は、ＩＣ１３の全周囲が同じ熱可塑性樹脂からなる樹脂層１５により囲まれて基板１２とカバー１４とに接着固定されているので接着安定性が良好である。この結果、ＩＣ１３の突起電極１３Ａと配線パターン１１の端子部１１Ａとの接続が強固に保持されるだけでなく、ＩＣ−ＴＡＧ１０に折り曲げ等の外力が加わっても接続不良が発生し難い。また、使用する部材点数が少なく、構造が単純であるので、ＩＣ−ＴＡＧ１０が使用される環境の温度変化によっても接続不良が発生し難くなり、信頼性もより改善できる。
図３は、第１の実施の形態の変形例のＩＣ−ＴＡＧ５０を示す要部断面図である。この変形例のＩＣ−ＴＡＧ５０においてもＩＣ１３はベアチップ構成のものを用いている。この変形例では、カバー１４に対向するＩＣ１３の上部に、このＩＣ１３と同じ程度の形状を有する補強板１６を配置している。この補強板１６は、例えばステンレス鋼板や銅板等の金属や、高強度プラスチックあるいは高靭性のセラミック等、ＩＣ１３を構成するシリコン単結晶基板やガリウム砒素単結晶基板等の半導体基板よりも折り曲げ強度の大きな材料であればよい。その厚みは、使用する材料の弾性率によっても異なるが、５０μｍ〜１００μｍ程度が望ましい。また、その形状としてはＩＣ１３よりも大きくてもよいし、逆に小さくてもよい。ただし、小さい場合には、ＩＣ１３の中央部にできるだけ配設し、かつ少なくともＩＣ１３の面積の半分以上を覆う大きさとすることが望ましい。
このように補強板１６を配設することにより、ＩＣ−ＴＡＧ５０に折り曲げ力や押圧力が加わっても、ＩＣ１３や導通接続部の破損を防止することができる。また、補強板１６をカバー１４またはＩＣ１３に接着固定することによって、ＩＣ１３に対する位置ズレが生じることを防止することもできる。
ここで、本実施の形態による電子回路装置としてのＩＣ−ＴＡＧ１０、５０の主な構成材料について説明する。
基板１２は、ポリエチレンテレフタレート（以下、ＰＥＴとよぶ）、ポリエチレンナフタレート、ポリイミドやガラスエポキシ樹脂等をシート状に形成したものが望ましいが、必ずしもこれに限定されない。基板１２には配線パターン１１が形成されるが、この配線パターン１１としては、アルミニウムが好適であるが、特にこれに限定されない。例えば、銅、金、銀等の単体金属膜、あるいはこれらの合金膜、さらには銀ペースト導体等の印刷導体膜等を用いることができる。なお、配線パターン１１の端部は接続用の端子部１１Ａを構成している。
樹脂層１５は、熱可塑性で、かつ接着性を有する樹脂、例えばポリエステル、エチレンビニールアルコール、スチレンブタジエンエラストマ等が用いられる。
また、カバー１４は、ＰＥＴやポリエチレンナフタレート等の絶縁材料を使用することが望ましいが、薄いステンレス鋼板等の金属板であってもよい。ただし、カバー１４に金属板を使用する場合には、基板１２のアンテナを構成する配線パターン１１の部分には導体層を形成しないようにすることが要求される。
また、基板１２やカバー１４は、その耐熱温度が樹脂層１５の軟化温度よりも高い材料を使用することが必要である。
ＩＣ１３は、スタッドバンプやメッキバンプ等の突起電極１３Ａが形成されたベアチップを用いることが多いが、チップサイズパッケージ（ＣＳＰ）のように一方の面に突起電極１３Ａを形成していれば用いることができる。
つぎに、基板１２の配線パターン１１の端子部１１ＡとＩＣ１３の突起電極１３Ａとの接続構成について説明する。図４には、３種類の導通接続部の拡大断面図を示す。図４（ａ）には、突起電極１３Ａの先端が端子部１１Ａに食い込み、端子部１１Ａを押圧変形して導通接続させた構成を示す。図４（ｂ）には、突起電極１３Ａの先端が端子部１１Ａを突き破って、基板１２表面にまで到達して導通接続した構成を示す。さらに、図４（ｃ）には、突起電極１３Ａの先端が変形しながら、同時に端子部１１Ａも押圧変形して、両者がともに変形して導通接続された構成を示す。これらの図からわかるように、導通接続部は突起電極１３Ａと端子部１１Ａの少なくとも一方が変形して、他方に沿った曲面構成となっている。導通接続部をこのような曲面構成とすることにより、突起電極１３Ａと配線パターン１１の端子部１１Ａとが広い面で接触し、しかも基板１２の表面に垂直な方向だけではなく斜め方向の接触圧力が加わるので、安定した導通接続を保持することができる。
本実施の形態による電子回路装置としてのＩＣ−ＴＡＧ１０、５０は上述したように構成されており、外部機器からの情報を電波としてアンテナ用コイルを含む配線パターン１１で受け、ＩＣ１３で処理をすることで、外部機器とのデータの送受を行うことができる。
また、以上の説明では、基板１２に形成された配線パターン１１がアンテナ用コイルであり、電子部品がベアチップタイプのＩＣ１３であるＩＣ−ＴＡＧ１０、５０を例として説明したが、本発明はＩＣ−ＴＡＧに限定されるものではない。ＩＣカードへの応用はすぐに想定されるが、それだけでなくＩＣを複数個設けて非接触で情報を送受する機能を有する電子回路装置として様々に応用することができる。
図５は、本実施の形態のさらに別の変形例の電子回路装置６０を示す要部断面図である。配線パターン１７が形成された基板１８には、電子部品２０を接着する面とは反対側の面に外部機器（図示せず）と接続するための外部接続端子１９が形成されている。この外部接続端子１９と配線パターン１７とは貫通する導体パターンからなる導通部１９Ａを介して接続されている。電子部品２０としては、ベアチップタイプのＩＣだけでなくチップサイズパッケージ（ＣＳＰ）のようなパッケージタイプのＩＣを用いることができる。この電子部品２０には突起電極２０Ａが形成されており、この突起電極２０Ａにより配線パターン１７の端子部１７Ａに接続されている。なお、電子部品２０としては、１個に限定されることはなく、複数個を配設することもできる。
このような構成とすることによって、電子回路装置６０は外部接続端子１９を介して外部機器と情報を送受することができる。この電子回路装置６０の場合には、接触式で情報を送受するので、電子部品２０に対しての電源供給も容易であり、より複雑な電子回路装置６０を実現できる。
以上のように本実施の形態による電子回路装置は、突起電極を有するベアチップタイプやパッケージタイプ等のＩＣを１個だけ使用する簡単な電子回路装置から、メモリー素子等を含めて複数個使用する複雑な電子回路装置まで適用することができる。
つぎに、本実施の形態による電子回路装置の製造方法並びに製造装置について、上述のＩＣ−ＴＡＧ１０を製造する場合を例として説明する。図６は、本実施の形態による電子回路装置の製造装置およびその製造工程を示す概念図である。
なお、この製造装置および製造方法においては、少なくともカバー１４が可撓性を有する材料からなるとともに、基板１２、熱可塑性樹脂層２１およびカバー１４が連続した長いシート状態で製造装置に供給されて、多数のＩＣ−ＴＡＧ１０を各工程別に連続的に生産する場合を例としている。しかし、本発明の製造装置および製造方法は、これに限定されることはない。例えば、一定形状の基板とカバーとを用いて、押圧冶具、加熱冶具および冷却冶具等によりバッチ方式で作製する製造装置および製造方法であってもよい。
まず、本製造装置による工程Ａでは、図６（ａ）に示すように、配線パターンおよびその端子部１１Ａが所定の間隔で形成された基板シート１２Ａに対して、フィルム状の熱可塑性樹脂層２１を貼り合せる。なお、フィルム状の熱可塑性樹脂層２１は、搬送用シート２２Ａに貼り合されて樹脂シート２２を構成している。熱可塑性樹脂層２１の面が配線パターン１１に対向するように樹脂シート２２と基板シート１２Ａとを配置して、これらを一対の加熱・加圧ローラ２３の間を通過させて冷却部２４で冷却することによって、樹脂層付き基板シート２５が形成される。なお、樹脂シート２２はリール２６から供給され、搬送用シート２２Ａはリール２７に巻き取られる。
つぎに、工程Ｂでは、図６（ｂ）に示すように、樹脂層付き基板シート２５の熱可塑性樹脂層２１を加熱機２８で予熱するとともに、ヒータ付き搬送台２９により加熱しながら移動させ、マウント機３０でＩＣ１３の突起電極１３Ａと配線パターン１１の端子部１１Ａとを位置合せして、熱可塑性樹脂層２１上に仮固定する。この状態をチップ付き基板シート３１とする。
このとき、ＩＣ１３は突起電極１３ＡまたはＩＣ１３の本体の一部まで熱可塑性樹脂層２１中に埋め込むようにすれば充分な接着強度が得られるので、位置ズレの生じ難い安定した状態で仮固定できる。また、この仮固定時に熱可塑性樹脂層２１は特に加熱せず、常温でＩＣ１３を押圧して突起電極１３Ａが埋め込まれるようにして仮固定することもできる。
つぎに、工程Ｃでは、図６（ｃ）に示すように、シート状の熱可塑性樹脂層３２がカバー用シート１４Ａに貼り合されてなるカバー用樹脂シート３３を用いて、熱可塑性樹脂層３２の面をチップ付き基板シート３１のＩＣ１３上に重ね合せながら、それぞれ対となった加圧ローラ３６の間を通過させる。この通過の間に、熱可塑性樹脂層２１、３２が加熱されて軟化するとともに、カバー用樹脂シート３３を介してＩＣ１３が押圧されていく。この動作により、突起電極１３Ａと端子部１１Ａとの間の熱可塑性樹脂層２１を流動させながら排除して、突起電極１３Ａと端子部１１Ａとが図４に示すように接触して導通接続が行われる。なお、カバー用樹脂シート３３の熱可塑性樹脂層３２と樹脂シート２２の熱可塑性樹脂層２１とは同じ材料を用いているので、押圧時に一体化して樹脂層１５Ａとなる。
これによって、ＩＣ１３は、突起電極１３Ａと端子部１１Ａとが導通接続された状態で、樹脂層１５Ａにより基板シート１２Ａおよびカバー用シート１４Ａの両方に接着されてＩＣ−ＴＡＧ１０が作製される。
このとき、対となった加圧ローラ３６を押圧力またはローラ間隔の異なる複数組のローラ（本実施の形態では３組のローラ）３６Ａ、３６Ｂ、３６Ｃで構成しており、これらのローラ３６Ａ、３６Ｂ、３６Ｃは順番に押圧力が大きくなるように、またはローラ間隔が狭くなるように配列されている。したがって、ＩＣ１３が挟持されたチップ付き基板シート３１とカバー用樹脂シート３３とが複数組のローラ３６Ａ、３６Ｂ、３６Ｃを順番に通過するようにすれば押圧力が段階的に加わるので、押圧時にＩＣ１３の位置ズレが発生し難く、かつ熱可塑性樹脂層２１、３２の流動もスムーズに行われる。この結果、ＩＣ１３の突起電極１３Ａと配線パターン１１の端子部１１Ａとの接続をより確実に行うことができる。なお、加圧ローラ３６は加熱もできる構成としてもよい。特に、ローラ３６Ａ、３６Ｂには加熱機構も付加すると、樹脂層１５Ａをこれらのローラ３６Ａ、３６Ｂにより加熱と加圧を同時に行うことができるので効率的である。
つぎに、工程Ｄでは、図６（ｄ）に示すように、ＩＣ１３の突起電極１３Ａと端子部１１とが導通接続された状態で、樹脂層１５Ａを冷却部３７により冷却して樹脂層１５Ａを固化させる。これにより連続的なシート状態での作業は完了する。この場合に、熱可塑性樹脂層の材質によっては押圧した状態で冷却することが望ましい場合もあるが、そのような材料を用いる場合には図６（ｄ）に示す冷却部３７の直前まで複数のローラを配置して加圧しておけばよい。
なお、上記の製造装置における加熱・加圧ローラ２３、加圧ローラ３６の温度は、基板シート１２Ａおよびカバー用シート１４Ａに使用される材料の耐熱温度よりも低く、熱可塑性樹脂層２１、３２の軟化温度よりも高く設定される。また、加圧ローラ３６の場合には、それぞれのローラ３６Ａ、３６Ｂ、３６Ｃの温度は製造条件に応じて、それぞれ変化させてもよい。
この後、複数個のＩＣ−ＴＡＧ１０が形成された状態で必要に応じて特性検査を行った後に裁断することで、それぞれ分離したＩＣ−ＴＡＧ１０が得られる。なお、特性検査は分離した状態で行う場合もある。
なお、特性検査で不良と判断されたＩＣ−ＴＡＧ１０については、樹脂層１５を加熱してカバー１４をはがし、良品のＩＣと交換することも容易にできる。
本実施の形態の電子回路装置の製造装置および製造方法においては、押圧によるＩＣ１３の突起電極１３Ａと端子部１１Ａとの導通接続工程と、樹脂層１５Ａの固化工程とを別々に行う構成および方法としたが、本発明はこれに限定されない。例えば、図７に示す装置構成としてもよい。図７は、チップ付き基板シート３１に対して、カバー用樹脂シート３３を貼り合せ、ＩＣ１３の突起電極１３Ａと端子部１１Ａとの導通接続、および樹脂層１５Ａの固化によるそれぞれの接着固定までを連続的に行うことができる製造装置および製造方法である。
チップ付き基板シート３１およびカバー用樹脂シート３３の入口側に一対のローラ３８と、その出口側に同様に一対のローラ４０が設けられている。これらのローラ３８、４０の間に、加熱部４１、加圧ローラ３９および冷却部４２が配置されている。加圧ローラ３９は、図７に示す装置では３組のローラ３９Ａ、３９Ｂ、３９Ｃから構成されている。この加圧ローラ３９は上述した装置と同じように順番に押圧力が大きくなるように、またはローラ間が狭くなるように配置されている。
このような装置構成とすることにより、チップ付き基板シート３１上にカバー用樹脂シート３３を貼り合せ、ＩＣ１３の突起電極１３Ａと端子部１１Ａとの導通接続、および樹脂層１５Ａの固化によるそれぞれの接着固定までを連続的に行うことができる。この結果、電子回路装置の生産性を大幅に向上させることができる。また、この装置構成では、加圧状態からすぐに冷却することができるので、熱可塑性樹脂の選択の自由度を大きくできる。
なお、これらの工程を連続的に行う装置構成だけでなく、基板シート１２Ａ上に熱可塑性樹脂層２１を貼り付ける工程、およびＩＣ１３をマウントする工程までを含めた連続生産装置とすることもできる。
さらに、図３に示した補強板１６を有する電子回路装置であるＩＣ−ＴＡＧ５０を製造する場合には、図８に示すような方法とすればよい。図８は、補強板１６をＩＣ１３とカバー用シート１４Ａとの間に配置する製造工程を説明する要部断面図である。図８（ａ）では、上述の製造方法の工程Ｃと同様に、カバー用樹脂シート４４をチップ付き基板シート３１に貼り合せ、加圧ローラ３６を通すことで、ＩＣ１３の突起電極１３Ａと端子部１１Ａとの導通接続、および樹脂層１５Ａの固化による接着固定を行う。このとき、カバー用樹脂シート４４としては、カバー用シート１４ＡのＩＣ１３と対応する位置に補強板１６が保持され、かつこの補強板１６を含むカバー用シート１４Ａ上に熱可塑性樹脂層３２が設けられたものを用いる。
つぎに、図８（ｂ）に示すように、上述の工程Ｄと同じ方法で接着固定を行う。すなわち、ＩＣ１３の突起電極１３Ａと端子部１１Ａとが導通接続された状態で、樹脂層１５Ａを冷却部３７により冷却して、ＩＣ１３と基板シート１２Ａ、基板シート１２Ａとカバー用シート１４Ａ、およびＩＣ１３と補強板１６をそれぞれ接着固定すると、補強板１６により保護された構成のＩＣ−ＴＡＧ５０が基板シート１２Ａ上に連続的に形成される。
この後、複数個のＩＣ−ＴＡＧ５０が形成された状態で必要に応じて特性検査を行った後に裁断することで、それぞれ分離したＩＣ−ＴＡＧ５０が得られる。なお、特性検査は分離した状態で行う場合もある。
以上のように、本実施の形態による電子回路装置の製造装置および製造方法によれば、電子部品はその周囲を同じ熱可塑性樹脂である樹脂層により基板およびカバーと接着固定されるので、接着の信頼性が改善される。また、電子部品を端子部に対して仮固定する場合も、接着性を有効に利用して確実に固定することができるので、押圧工程においても位置ズレ等が生じ難くなり、製造歩留まりも改善される。
なお、本実施の形態の製造装置および製造方法においては、基板シート上に熱可塑性樹脂層を形成する方法として、搬送用シート上に形成した熱可塑性樹脂層を貼り付ける方法としたが、本発明はこれに限定されない。例えば、熱可塑性樹脂を塗布や印刷方式で基板シート上に形成してもよく、その厚みも電子部品よりも薄くてもよい。例えば、仮固定できる程度の厚みとしておき、カバー用シート上に形成する熱可塑性樹脂層の厚みと合せた厚みが電子部品の厚みとほぼ同じか、やや厚くなるように設定してもよい。
また、本実施の形態の製造装置および製造方法においては、電子部品を仮固定する場合に加熱部やヒータ付き搬送台により熱可塑性樹脂を軟化させて仮固定したが、常温で電子部品を仮固定する方法でもよい。
さらに、本実施の形態の製造装置および製造方法においては、冷却部を設けて熱可塑性樹脂からなる樹脂層を固化させたが、本発明はこれに限定されない。例えば、冷却したローラを用いて押圧しながら冷却する構成および方法としてもよい。
（第２の実施の形態）
図９は、本発明の第２の実施の形態による電子回路装置の要部断面図である。本実施の形態においても、電子回路装置としてＩＣ−ＴＡＧ７０を例として説明するので、図１から図８までの要素と同じ要素については同じ符号を付している。
図９に示すように、本実施の形態によるＩＣ−ＴＡＧ７０は、基本的な構成については第１の実施の形態のＩＣ−ＴＡＧ１０と同じである。すなわち、表面にアンテナ用コイルとしての所定の配線パターン１１が形成された基板１２の所定位置に、突起電極１３Ａを有するＩＣ１３が実装され、突起電極１３Ａが配線パターン１１の端子部１１Ａに通導接続しており、かつ基板１２と対向して配置された平板状のカバー４７とによりＩＣ１３が挟まれ、接着固定されている点では第１の実施の形態のＩＣ−ＴＡＧ１０と同じである。しかしながら、本実施の形態では、熱可塑性樹脂からなる樹脂層１５０はＩＣ１３とカバー４７との間には設けられていない。すなわち、樹脂層１５０は、ＩＣ１３とカバー４７との間を除く領域部には充填されてＩＣ１３、カバー４７および基板１２とが接着固定されているが、カバー４７とＩＣ１３とは密接した状態としていることが異なる。
このように、本実施の形態によるＩＣ−ＴＡＧ７０は、ＩＣ１３とカバー４７とが密接する構成としたのでＩＣ−ＴＡＧ７０の厚さをさらに小さくできるとともに、折り曲げや温度変化によっても導通接続の不良が生じ難くなる。
さらに、図１０は、第２の実施の形態の変形例のＩＣ−ＴＡＧ８０を示す要部断面図である。この変形例のＩＣ−ＴＡＧ８０は、カバー４７に密接するＩＣ１３の上部に補強板１６が配設されて構成されている。補強板１６としては、第１の実施の形態で説明したものと同じ材料を用いることができるので説明は省略する。このようにすることにより、折り曲げやＩＣ−ＴＡＧ８０を押し付けるような力が加わっても、ＩＣの破損や導通接続部の不良を生じ難くできる。
なお、第２の実施の形態のＩＣ−ＴＡＧ７０、８０としては、第１の実施の形態の変形例で説明した図５に示す構成とすることもできる。
また、本実施の形態によるＩＣ−ＴＡＧ７０、８０の製造装置および製造方法としては、第１の実施の形態で説明した製造装置および製造方法により作製することができるが、第１の実施の形態とは、熱可塑性樹脂層が形成されていないカバー用シートをチップ付き基板シート上に重ね合せる点が異なる。本実施の形態のＩＣ−ＴＡＧ７０、８０の場合には加熱・加圧ローラで熱可塑性樹脂を加熱し軟化させてＩＣを押圧するときに、補強板がＩＣに密接した状態でＩＣが押圧されるので位置ズレを小さくすることもできる。
なお、第１の実施の形態および第２の実施の形態においては、電子回路装置としてベアチップ構成のＩＣを用いたＩＣ−ＴＡＧを例として説明したが、本発明はこれに限定されない。接触方式や非接触方式のＩＣカードへの応用も可能である。さらに、同様に接触方式や非接触方式で外部機器と情報を送受する機能を有する電子回路装置、例えばメモリカード等にも応用することができる。さらに、ベアチップ構成だけでなく、チップサイズパッケージ（ＣＳＰ）のように一方の表面に突起電極を有するモールドタイプのＩＣや受動部品であるチップ部品を用いてもよく、これらを複数個使用した電子回路装置としてもよい。
本発明の電子回路装置は、電子部品の突起電極が基板上の配線パターンの端子部に導通接続され、熱可塑性樹脂により電子部品と基板および基板とカバーがそれぞれ接着された構成からなり、折り曲げ等の外力が加わった場合でも電子部品と配線パターンの端子部との接続信頼性が良好であり、かつ量産性に優れている。また、このための製造装置および製造方法によると、大量に、かつ安価に生産することが可能となり、ＩＣカードやＩＣ−ＴＡＧ等の小型、軽量、薄型が要求される電子回路装置分野に有用である。
本発明の第１の実施の形態にかかる電子回路装置としての非接触ＩＣ−ＴＡＧの要部断面図 同実施の形態のＩＣ−ＴＡＧの基板上面からみた平面図 同実施の形態の変形例のＩＣ−ＴＡＧを示す要部断面図 同実施の形態のＩＣ−ＴＡＧにおいて（ａ）は突起電極の先端が端子部に食い込み、端子部を押圧変形して導通接続させた構成を示す図（ｂ）は突起電極の先端が端子部を突き破って基板表面にまで到達して導通接続した構成を示す図（ｃ）は突起電極の先端が変形しながら同時に端子部も押圧変形して両者がともに変形して導通接続された構成を示す図 同実施の形態のさらに別の変形例の電子回路装置の要部断面図 同実施の形態による電子回路装置の製造装置および製造工程を示す概念図（ａ）熱可塑性樹脂層を貼り合せる工程を示す図（ｂ）ＩＣを仮固定する工程を示す図（ｃ）熱可塑性樹脂層を加熱流動させてＩＣの突起電極と端子部との導通接続を行う工程を示す図（ｄ）樹脂層を固化させて接着固定する工程を示す図 同実施の形態による電子回路装置の製造装置および製造方法の変形例を示す概念図 同実施の形態の変形例の電子回路装置の製造装置および製造方法を示す概念図（ａ）補強板をＩＣとカバーシートとの間に配置する工程を示す要部断面図（ｂ）樹脂層を固化させて接着固定する工程を示す要部断面図 本発明の第２の実施の形態による電子回路装置の要部断面図 同実施の形態の変形例の電子回路装置を示す要部断面図 従来のＩＣカードの要部断面図 同ＩＣカードの製造方法を説明するための途中工程の断面図
符号の説明
１，１１，１７ 配線パターン
１Ａ 接合部材
２，１２，１８ 基板
３ ＩＣ
３Ａ，１３Ａ，２０Ａ 突起電極
４ スぺーサ
４Ａ 開口部
５，１４，４７ カバー
５Ａ，２１，３２ 熱可塑性樹脂層
６，１５，１５Ａ，１５０ 樹脂層
７ ＩＣカード
１０，５０，７０，８０ ＩＣ−ＴＡＧ
１１Ａ，１７Ａ 端子部
１２Ａ 基板シート
１３ ＩＣ（電子部品）
１４Ａ カバー用シート
１６ 補強板
１９ 外部接続端子
１９Ａ 導通部
２０ 電子部品
２２ 樹脂シート
２２Ａ 搬送用シート
２３ 加熱・加圧ローラ
２４，３７，４２ 冷却部
２５ 樹脂層付き基板シート
２６，２７ リール
２８ 加熱機
２９ ヒータ付き搬送台
３０ マウント機
３１ チップ付き基板シート
３３，４４ カバー用樹脂シート
３６，３９ 加圧ローラ
３６Ａ，３６Ｂ，３６Ｃ，３８，３９Ａ，３９Ｂ，３９Ｃ，４０ ローラ
４１ 加熱部
６０ 電子回路装置

Claims (22)

  1. 配線パターンが形成された基板と、
    前記配線パターンの端子部に対し突起電極が接触して導通接続された電子部品と、
    前記基板に対向する位置に配置され、前記電子部品を前記基板とで挟むカバーと、
    前記突起電極と前記端子部との導通接続部を除く接続領域の空間部を含めて前記基板と前記カバーとの間に充填された熱可塑性樹脂からなる樹脂層とからなり、
    前記樹脂層により、前記電子部品と前記基板および前記基板と前記カバーとがそれぞれ接着された構成からなることを特徴とする電子回路装置。
  2. 前記電子部品の前記カバーに対向する面と前記カバーとが前記樹脂層により接着固定された構成からなることを特徴とする請求項１に記載の電子回路装置。
  3. 前記電子部品の前記カバーに対向する面と前記カバーとが密接する構成からなることを特徴とする請求項１に記載の電子回路装置。
  4. 前記電子部品の前記カバーに対向する面と前記カバー間には、さらに補強板が配設されている構成からなることを特徴とする請求項２または請求項３に記載の電子回路装置。
  5. 前記補強板は、前記カバーに対して接着固定された構成からなることを特徴とする請求項４に記載の電子回路装置。
  6. 前記補強板は、前記電子部品に対して接着固定された構成からなることを特徴とする請求項４または請求項５に記載の電子回路装置。
  7. 前記電子部品の前記突起電極と前記配線パターンの前記端子部との前記導通接続部は、前記突起電極と前記端子部の少なくとも一方が変形して他方に沿った曲面構成からなることを特徴とする請求項１から請求項６までのいずれかに記載の電子回路装置。
  8. 前記導通接続部は、前記突起電極の先端部が前記端子部を突き抜けて前記基板表面まで到達した構成からなることを特徴とする請求項７に記載の電子回路装置。
  9. 前記電子部品は、一方の表面に前記突起電極が形成された半導体集積回路素子であり、前記基板上に１個以上が接着された構成からなることを特徴とする請求項１から請求項８までのいずれかに記載の電子回路装置。
  10. 前記基板には少なくともアンテナを構成する前記配線パターンが形成されており、前記配線パターンの前記端子部と前記半導体集積回路素子の前記突起電極とが導通接続されて、非接触で外部機器と情報を送受する機能を有することを特徴とする請求項９に記載の電子回路装置。
  11. 前記基板には、前記電子部品を接着する面とは反対側の面に外部機器と接続するための外部接続端子が形成され、かつ前記外部接続端子と前記配線パターンとは導通接続されており、前記配線パターンの前記端子部と前記半導体集積回路素子の前記突起電極とが導通接続されていて、前記外部接続端子により前記外部機器と情報を送受する機能を有することを特徴とする請求項９に記載の電子回路装置。
  12. 配線パターンが形成された基板の表面に熱可塑性樹脂からなる樹脂層を形成する工程と、
    突起電極を有する電子部品を前記配線パターンの端子部と位置合せし、前記樹脂層に仮固定する工程と、
    仮固定された前記電子部品上にカバーを配置し、前記樹脂層を加熱して軟化させながら前記カバーを介して前記電子部品を押圧し、前記配線パターンの前記端子部と前記突起電極間の前記樹脂層を流動させ排除して、前記端子部と前記突起電極とを接触させて導通接続する押圧工程と、
    前記樹脂層を冷却して、前記電子部品と前記基板および前記基板と前記カバーとをそれぞれ接着固定し、前記突起電極と前記端子部との導通接続を保持する接着固定工程とを具備することを特徴とする電子回路装置の製造方法。
  13. 前記仮固定工程において、前記突起電極と前記端子部とを位置合せした後、前記突起電極または前記電子部品の本体の一部を前記樹脂層中に埋め込み仮固定することを特徴とする請求項１２に記載の電子回路装置の製造方法。
  14. 前記仮固定工程において、前記樹脂層を加熱し軟化させて、前記突起電極または前記電子部品の本体の一部を前記樹脂層中に埋め込み仮固定することを特徴とする請求項１２に記載の電子回路装置の製造方法。
  15. 前記カバーには、前記電子部品に対向する面上に前記熱可塑性樹脂と同じ材料からなる熱可塑性樹脂層が形成されており、
    前記押圧工程では、前記熱可塑性樹脂層が形成された前記カバーを介して前記電子部品を押圧して前記突起電極と前記端子部との導通接続を行い、
    前記接着固定工程では、前記カバーと前記基板とに形成された前記熱可塑性樹脂により、前記電子部品が前記基板および前記カバーの両方と接着固定されることを特徴とする請求項１２から請求項１４までのいずれかに記載の電子回路装置の製造方法。
  16. 前記カバーには前記電子部品と対向する位置に補強板が保持されており、
    前記押圧工程では、前記補強板が配置された前記カバーを介して前記電子部品を押圧して前記突起電極と前記端子部との導通接続を行い、
    前記接着固定工程では、前記電子部品が前記補強板に密接した状態で、前記基板および前記カバーと接着固定されることを特徴とする請求項１２から請求項１４までのいずれかに記載の電子回路装置の製造方法。
  17. 前記カバーには前記電子部品と対向する位置に補強板が保持され、かつ前記補強板を含めた前記カバー面上に前記熱可塑性樹脂と同じ材料からなる熱可塑性樹脂層が形成されており、
    前記押圧工程では、前記補強板および前記熱可塑性樹脂層が形成された前記カバーを介して前記電子部品を押圧して前記突起電極と前記端子部との導通接続を行い、
    前記接着固定工程では、前記カバーと前記基板とに形成された前記熱可塑性樹脂により、前記電子部品が前記補強板および前記基板と接着固定されることを特徴とする記載の請求項１２から請求項１４までのいずれかに電子回路装置の製造方法。
  18. 前記カバーが可撓性を有する材料からなり、
    前記押圧工程は、両側に対向して設けられた一対のローラを配置した押圧手段を用いて、前記電子部品が挟持された前記基板と前記カバーとを前記ローラ間を通過させて行うことを特徴とする請求項１２から請求項１７までのいずれかに記載の電子回路装置の製造方法。
  19. 前記押圧手段は、押圧力またはローラ間隔の異なる両側に対向して設けられた一対の前記ローラを複数組有し、前記電子部品が挟持された前記基板と前記カバーとが複数組の前記ローラを通過する順番に押圧力を増大、またはローラ間隔を狭くした構成であり、
    前記押圧工程は前記電子部品が挟持された前記基板と前記カバーを複数組の前記ローラを通過させて行うことを特徴とする請求項１８に記載の電子回路装置の製造方法。
  20. 配線パターンが形成された基板表面に熱可塑性樹脂からなる樹脂層を形成する樹脂層形成手段と、
    突起電極を有する電子部品を前記配線パターンの端子部と位置合せし、前記樹脂層により仮固定する手段と、
    仮固定された前記電子部品上にカバーを配置し、前記熱可塑性樹脂を加熱して軟化させながら前記カバーを介して前記電子部品を押圧し、前記配線パターンの前記端子部と前記突起電極間の前記熱可塑性樹脂を流動させ排除して、前記端子部と前記突起電極とを接触させて導通接続する押圧手段と、
    前記樹脂層を冷却して、前記電子部品と前記基板および前記基板と前記カバーとをそれぞれ接着固定し、前記突起電極と前記端子部との導通接続を保持する接着固定手段とを具備することを特徴とする電子回路装置の製造装置。
  21. 前記押圧手段と前記接着固定手段とは、両側に対向して設けられた一対のローラを複数組配置した構成からなり、前記電子部品が挟持された前記基板と前記カバーとを前記ローラ間を通過させることで、連続的に押圧工程と接着固定工程とが行われることを特徴とする請求項２０に記載の電子回路装置の製造装置。
  22. 複数組の前記ローラには、前記電子部品が挟持された前記基板と前記カバーとの入口側に加熱手段が設けられ、出口側に冷却手段が設けられた構成からなることを特徴とする請求項２１に記載の電子回路装置の製造装置。
JP2003352019A 2003-10-10 2003-10-10 電子回路装置およびその製造方法並びに電子回路装置の製造装置 Expired - Fee Related JP4479209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003352019A JP4479209B2 (ja) 2003-10-10 2003-10-10 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US10/959,324 US20050093172A1 (en) 2003-10-10 2004-10-07 Electronic circuit device, and method and apparatus for manufacturing the same
CNB2004100808344A CN100365784C (zh) 2003-10-10 2004-10-09 电子电路装置及其制造方法以及制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003352019A JP4479209B2 (ja) 2003-10-10 2003-10-10 電子回路装置およびその製造方法並びに電子回路装置の製造装置

Publications (2)

Publication Number Publication Date
JP2005111928A true JP2005111928A (ja) 2005-04-28
JP4479209B2 JP4479209B2 (ja) 2010-06-09

Family

ID=34543084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003352019A Expired - Fee Related JP4479209B2 (ja) 2003-10-10 2003-10-10 電子回路装置およびその製造方法並びに電子回路装置の製造装置

Country Status (3)

Country Link
US (1) US20050093172A1 (ja)
JP (1) JP4479209B2 (ja)
CN (1) CN100365784C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094167A1 (ja) * 2006-02-13 2007-08-23 Matsushita Electric Industrial Co., Ltd. 回路基板および回路基板の製造方法
JP2009514703A (ja) * 2005-11-02 2009-04-09 チエツクポイント システムズ， インコーポレーテツド インモールドのチップ取り付け
JP2009521768A (ja) * 2005-12-30 2009-06-04 インテル コーポレイション チップスペーサ集積ｒｆｉｄタグ、製造方法及びシステム
JPWO2007083352A1 (ja) * 2006-01-17 2009-06-11 スパンション エルエルシー 半導体装置およびその製造方法
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
WO2016084703A1 (ja) * 2014-11-25 2016-06-02 旭硝子株式会社 基板の貼合装置及び貼合方法並びに電子デバイスの製造方法
JP2021039976A (ja) * 2019-08-30 2021-03-11 日亜化学工業株式会社 発光モジュール及びその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
NL1030865C2 (nl) * 2006-01-06 2007-07-09 Sdu Identification Bv Identiteitsdocument met chip.
EP1887497B1 (en) * 2006-08-10 2015-05-27 Fujitsu Limited RFID tag
DE102006044525B3 (de) * 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
JP2008171331A (ja) * 2007-01-15 2008-07-24 Brother Ind Ltd タグテープ、タグテープロール、無線タグラベル
JP5145881B2 (ja) * 2007-11-07 2013-02-20 富士通株式会社 Ｒｆｉｄタグ
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
US8695207B2 (en) * 2008-06-02 2014-04-15 Nxp B.V. Method for manufacturing an electronic device
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
JP5199010B2 (ja) * 2008-10-01 2013-05-15 富士通株式会社 Ｒｆｉｄタグの製造方法およびｒｆｉｄタグ
FR2937165B1 (fr) * 2008-10-15 2011-04-08 Fasver Procede de connexion d'un microcircuit a des bornes d'une antenne imprimee sur un support
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
DE102010064453B4 (de) 2010-10-18 2017-12-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package
DE102010042567B3 (de) 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
EP2461275A1 (en) * 2010-12-02 2012-06-06 Gemalto SA Security Document and method of manufacturing security document
DE102012025433B4 (de) * 2012-12-21 2015-10-01 Karlsruher Institut für Technologie Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul
FR3000822A1 (fr) * 2013-01-08 2014-07-11 Ask Sa Dispositif radiofrequence en plastique pour carte a puce sans contact ou document de securite ou de valeur sans contact et son procede de fabrication pour eviter les fissures
JP2015172683A (ja) * 2014-03-12 2015-10-01 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP6679378B2 (ja) * 2016-03-30 2020-04-15 東レエンジニアリング株式会社 実装装置および実装方法
US10636745B2 (en) 2017-09-27 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
EP3633716A1 (en) 2018-10-05 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package with embedded electronic component being encapsulated in a pressureless way
CN113228833A (zh) * 2018-12-31 2021-08-06 3M创新有限公司 软基板上的柔性电路
FR3123778A1 (fr) * 2021-06-07 2022-12-09 Eyco Procédé de fabrication d’un circuit imprimé intégrant un composant électronique et module de carte à puce obtenu par ledit procédé.

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
DE59611233D1 (de) * 1995-08-01 2005-07-14 Austria Card Datenträger mit einem einen bauteil aufweisenden modul und mit einer spule und verfahren zum herstellen eines solchen datenträgers
US5892661A (en) * 1996-10-31 1999-04-06 Motorola, Inc. Smartcard and method of making
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
FR2775810B1 (fr) * 1998-03-09 2000-04-28 Gemplus Card Int Procede de fabrication de cartes sans contact
FR2778308B1 (fr) * 1998-04-30 2006-05-26 Schlumberger Systems & Service Procede de realisation d'un composant electronique et composant electronique
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
JP3517374B2 (ja) * 1999-05-21 2004-04-12 新光電気工業株式会社 非接触型ｉｃカードの製造方法
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
FR2836242B1 (fr) * 2002-02-18 2004-04-30 Synelec Telecom Multimedia Procede de fabrication d'un ecran de retroprojection
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514703A (ja) * 2005-11-02 2009-04-09 チエツクポイント システムズ， インコーポレーテツド インモールドのチップ取り付け
JP4762317B2 (ja) * 2005-11-02 2011-08-31 チエツクポイント システムズ， インコーポレーテツド インモールドのチップ取り付け
JP2009521768A (ja) * 2005-12-30 2009-06-04 インテル コーポレイション チップスペーサ集積ｒｆｉｄタグ、製造方法及びシステム
US8317107B2 (en) 2005-12-30 2012-11-27 Intel Corporation Chip-spacer integrated radio frequency ID tags, methods of making same, and systems containing same
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
JPWO2007083352A1 (ja) * 2006-01-17 2009-06-11 スパンション エルエルシー 半導体装置およびその製造方法
US8772953B2 (en) 2006-01-17 2014-07-08 Spansion Llc Semiconductor device and programming method
US8291582B2 (en) 2006-02-13 2012-10-23 Panasonic Corporation Circuit board and process for producing the same
WO2007094167A1 (ja) * 2006-02-13 2007-08-23 Matsushita Electric Industrial Co., Ltd. 回路基板および回路基板の製造方法
JP5029597B2 (ja) * 2006-02-13 2012-09-19 パナソニック株式会社 カード型記録媒体およびカード型記録媒体の製造方法
JPWO2007094167A1 (ja) * 2006-02-13 2009-07-02 パナソニック株式会社 回路基板および回路基板の製造方法
US8866021B2 (en) 2006-02-13 2014-10-21 Panasonic Corporation Circuit board and process for producing the same
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
WO2016084703A1 (ja) * 2014-11-25 2016-06-02 旭硝子株式会社 基板の貼合装置及び貼合方法並びに電子デバイスの製造方法
JP2021039976A (ja) * 2019-08-30 2021-03-11 日亜化学工業株式会社 発光モジュール及びその製造方法
US11316081B2 (en) 2019-08-30 2022-04-26 Nichia Corporation Light-emitting module and method for manufacturing same

Also Published As

Publication number Publication date
JP4479209B2 (ja) 2010-06-09
CN100365784C (zh) 2008-01-30
US20050093172A1 (en) 2005-05-05
CN1606142A (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
JP4479209B2 (ja) 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
KR100419466B1 (ko) 전자파 판독 가능한 데이터 캐리어, 배선기판 및 그들의제조방법
FI112121B (fi) Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
KR100634239B1 (ko) 보강판 부착 장치 및 부착 방법
KR100536978B1 (ko) 전자 부품 모듈의 제조 방법 및 전자파 판독 가능한데이터 캐리어의 제조 방법
US7776654B2 (en) Method of producing electronic apparatus
JP4518024B2 (ja) 電子装置
US8273605B2 (en) Manufacturing method for electronic device having IC chip and antenna electrically connected by bridging plate
JP4860494B2 (ja) 電子装置の製造方法
JP2006196526A (ja) 半導体チップの実装方法、配線回路基板の構造、及び配線回路基板の製造方法
KR20090128370A (ko) 프린트 기판 조립체 및 전자 장치
JP4386038B2 (ja) 電子装置の製造方法
JP3509573B2 (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP3584404B2 (ja) 半導体チップの実装方法
JPH1159036A (ja) 非接触ｉｃカード及びその製造方法
TWI336223B (en) Electronic device and method of manufacturing same
US8299925B2 (en) RFID tag and manufacturing method thereof
JP2002312749A (ja) コンビ型ｉｃカードの製造方法
JP5303997B2 (ja) ワイヤアンテナを用いたｒｆｉｄタグインレットの製造方法
JP4529216B2 (ja) Ｉｃカード及びその製造方法
JP2003091709A (ja) Ｉｃカード及びその製造方法
JPH09283570A (ja) フィルムキャリア
TW201316865A (zh) 熱壓接合雷射蝕刻銅墊至板上連接式晶片模組之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees