JP4518024B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4518024B2
JP4518024B2 JP2005517695A JP2005517695A JP4518024B2 JP 4518024 B2 JP4518024 B2 JP 4518024B2 JP 2005517695 A JP2005517695 A JP 2005517695A JP 2005517695 A JP2005517695 A JP 2005517695A JP 4518024 B2 JP4518024 B2 JP 4518024B2
Authority
JP
Japan
Prior art keywords
circuit layer
circuit
base substrate
layer
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005517695A
Other languages
English (en)
Other versions
JPWO2005076202A1 (ja
Inventor
耕司 田崎
裕宣 石坂
正仁 渋谷
耕輔 田中
正久 新沢
秀彦 殿塚
克也 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2005076202A1 publication Critical patent/JPWO2005076202A1/ja
Application granted granted Critical
Publication of JP4518024B2 publication Critical patent/JP4518024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)
  • Credit Cards Or The Like (AREA)

Description

本発明は、ＩＣ素子を搭載した非接触式個体識別装置に関して、安価で生産性に優れかつ良好な通信特性を得るのに好適な電子装置に関する。
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを用いる非接触式個体識別システムは、物のライフサイクル全体を管理するシステムとして製造、物流、販売の全ての業態で注目されている。特に、２．４５ＧＨｚのマイクロ波を用いる電波方式のＲＦＩＤタグは、ＩＣ素子に外部アンテナを取り付けた構造で数メートルの通信距離が可能であるという特徴によって注目されており、現在、大量の商品の物流及び物品管理や製造物履歴管理等を目的にシステムの構築が進められている。
前記マイクロ波を用いる電波方式のＲＦＩＤタグとしては、例えば、株式会社日立製作所と株式会社ルネサステクノロジ社によって開発されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型インレットを用いたものが知られている。
また、その他のインレット構造として、例えば、株式会社日立製作所の宇佐美により、ＩＣ素子の電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子において、各々の面に形成された各電極にダイポールアンテナを接続するガラスダイオード・パッケージ構造が開発されている（特開２００２−２６９５２０号公報）。さらに、宇佐美らにより、上記２個の電極がＩＣ素子の向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子を励振スリット型ダイポールアンテナに実装する際に、アンテナによって前記ＩＣ素子の向かい合った１組の各々の面に１個ずつ形成された各電極を挟む、サンドイッチ・アンテナ構造が開発されている（ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．３９８−３９９，２００３年）。励振スリットを有するダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのインピーダンスと上記ＩＣ素子の入力インピーダンスを整合することが可能で、通信距離を向上することができる。
ＲＦＩＤタグを用いた非接触式個体識別システムで大量の商品の物流及び物品管理を実現するためには、商品の１つ１つにＲＦＩＤタグを取り付ける必要があり、そのためにはＲＦＩＤタグの安価かつ大量な生産が不可欠となる。
しかしながら、信号入出力用の２個の電極が同一面内に形成されたＩＣ素子では、ＩＣ素子上の電極とアンテナ回路を精度良く位置合わせする必要がある。特に、良好な通信特性が得られる励振型ダイポールアンテナ構造ではＩＣ素子の２つの電極が励振スリットを跨いでアンテナに接続されることで共振回路を形成するため、同一面上に全ての電極が形成されたＩＣ素子では、信号入力用の２個の電極とスリットを精度良く位置合せする必要がある。そのため、従来はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工法を用いてＩＣ素子を１個ずつアンテナ基板に実装していたが、前記ＴＡＢ工法では、ダイシングフィルムからの真空吸着器による同一面上に全ての電極が形成されたＩＣ素子の吸着や同一面上に全ての電極が形成されたＩＣ素子とアンテナ基板の位置合せ及び加熱圧着、さらに樹脂封止等の各工程を同一面上に全ての電極が形成されたＩＣ素子について１個ずつ行うため、各工程のタクト時間を１秒程度又は１秒以下に短縮することは非常に困難であり、大量生産性における大きな課題となっていた。
また、タクト時間が長いとその分人件費等がかかり低コスト化の妨げになることに加え、同一面上に全ての電極が形成されたＩＣ素子とアンテナ基板との接続は金−錫又は金−はんだ接合によって行うために、基板材料として耐熱性に優れ、高価であるポリイミドフィルムに銅箔を貼り合わせたテープ基材を用いる必要があることから、安価なインレットの生産が困難となっている。
上記アンテナによって２個の電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子の各々の面に１個ずつ形成された各電極を挟むサンドイッチ・アンテナ構造を用いれば、励振スリットと前記ＩＣ素子の各々の面に１個ずつ形成された各電極との高精度な位置合せが不要となるものの、電極をＩＣ素子の両面に形成する必要がある。これらの電極は、従来、電気抵抗が小さく、耐酸化性に優れる金を用いることが多く、低コスト化の妨げとなる。
本発明は、前記に鑑みてなされたものであり、安価で生産性に優れかつ良好な通信特性を得ることができる電子装置を提供するものである。
前述の課題を解決するために、本発明に係る電子装置は、ＩＣ素子と、アンテナ又は短絡板の何れかとして動作する第一及び第二の回路層とを含む電子装置において、前記ＩＣ素子は、珪素からなるベース基板と、前記ベース基板の一方の面に半導体回路が形成された半導体回路層と、前記半導体回路層上に形成された電極とを有し、前記ベース基板の他方の面には電極を有しておらず、前記第一の回路層が前記ベース基板の他方の面又は前記電極のいずれか一方と、前記第二の回路層が前記ベース基板の他方の面又は前記電極の残る一方と、それぞれ電気的に接続され、前記ベース基板の他方の面及び前記電極は何れも、加熱圧着することによって前記第一及び第二の回路層の空隙を封止する異方導電性接着剤を介して、前記第一又は第二の回路層と電気的に接続されている。
前記第一及び第二の回路層の少なくとも１つ以上の層は、送信、受信又は送受信機能を有することが好ましい。
この電子装置は、ＩＣ素子と、送受信アンテナして動作する第一及び第二の回路層とを含み、前記ＩＣ素子は珪素からなるベース基板と、ベース基板の一方の面に半導体回路が形成された半導体回路層と、半導体回路層上に形成された電極とを有し、向かい合った１組の各々の面に位置する前記ベース基板面の他方の面及び前記電極のいずれか一方が前記第一の回路層と、その残る一方が前記第二の回路層と電気的に接続していることが好ましい。
この電子装置は、ＩＣ素子と、スリットが形成された送受信アンテナとして動作する第一の回路層と、前記ＩＣ素子と前記アンテナとを電気的に接続する短絡板として動作する第二の回路層とを含む電子装置において、前記ＩＣ素子は珪素からなるベース基板と、ベース基板の一方の面に半導体回路が形成された半導体回路層と、半導体回路層上に形成された電極とを有し、向かい合った１組の各々の面に位置する前記ベース基板の他方の面及び前記電極のうちのいずれか一方を第一の回路層と電気的に接続し、残る一方を第二の回路層と電気的に接続することが好ましい。
前記異方導電性接着剤は、マトリクス樹脂と、金属粒子もしくは表面に金属層が形成された有機樹脂粒子からなる導電性粒子とを含有することが好ましい。
前記ＩＣ素子は、前記異方導電接着剤のマトリクス樹脂によって封止されていることが好ましい
前記第一又は第二の回路層の少なくとも一方は、アルミニウムもしくは銅による導電層を含むことが好ましい。
前記第一又は第二の回路層の少なくとも一方は、有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることが好ましい。
前記第一又は第二の回路層の少なくとも一方は、紙からなるベース基材に支持されていることが好ましい。
本発明によれば、安価で生産性に優れかつ良好な通信特性を得ることができる電子装置を実現することができる。
図１は、本発明のインレットを上面から見た構造を示す図である。 図２は、本発明のサンドイッチ・アンテナ構造のインレットを上面から見た構造と断面構造を示す図である。 図３は、本発明の第１の実施の形態を説明するための製造工程図である。 図４は、本発明の第２の実施の形態を説明するための製造工程図である。 図５は、本発明の第３の実施の形態を説明するための製造工程図である。 図６は、本発明の第４の実施の形態を説明するための製造工程図である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
本発明における電子装置は、一つの面に電極が形成され、その対向する面が珪素からなるベース基板であるＩＣ素子と、少なくともいずれかが送受信アンテナとして動作する第一及び第二の回路層とを含むものである。
図１に本実施の形態の電子装置であるＲＦＩＤタグ用インレットの一例であり、ダイポールアンテナにＩＣ素子を実装したインレットの概略図を示す。図１（ａ）は上面から見た概略図であり、図１（ｂ）はＡ−Ａ’部の断面概略図である。前記ＩＣ素子１０には、珪素からなるベース基板１１と、ベース基板１１面の一方の面に形成された半導体回路層１２と、この半導体回路層１２上に電極１３が各々形成されている。前記ＩＣ素子１０は電極１３によって、異方導電性接着剤層４０に含有される導電粒子４１を介して、アンテナとして動作する第一の回路層２０に接続されている。また、前記ＩＣ素子１０はベース基板１１の他方の面によって、異方導電性接着剤層４０に含有される導電粒子４１を介して同じくアンテナとして動作する第二の回路層３０に接続されている。ＩＣ素子１０の電極１３は第一の回路層２０と、ベース基板１１は第二の回路層３０と、それぞれ電気的に接続されている。
また、本発明における電子装置は、一つの面に電極１３が形成され、その対向する面が珪素からなるベース基板１１であるＩＣ素子１０と、スリットが形成され、送受信アンテナとして動作する第一の回路層２０と、前記ＩＣ素子１０と前記第一の回路層２０とを電気的に接続する短絡板として動作する第二の回路層３０と、を含むものである。
励振スリットを有するダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのインピーダンスと上記ＩＣ素子１０の入力インピーダンスを整合することが可能であり、良好な通信特性を得るのに好適な構造である。
図２に本実施の形態の電子装置であるＲＦＩＤタグ用インレットの一例であり、励振スリット型ダイボールアンテナにＩＣ素子１０を実装したサンドイッチ・アンテナ構造をもつインレットを示す。図２（ａ）はこのインレットを上面から見た概略図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ’部の断面概略図である。この図２を用いて、前記インレットの構造を簡単に説明する。
ＩＣ素子１０には、図１（ｂ）に示した例と同様に、珪素からなるベース基板１１と、ベース基板１１面上に形成された半導体回路層１２と、半導体回路層１２上に形成された電極１３が各々形成されている。前記ＩＣ素子１０は電極１３によって、ベース基材２２及びアンテナ回路２１で構成され、第一の回路層２０に第１の接続部２において、異方導電性接着剤層４０に含有される導電粒子４１を介して接続されている。同様に、ベース基材３２及び導電層３１で構成され、第二の回路層３０と前記ＩＣ素子１０のベース基板１１が第２の接続部３において、また、第二の回路層３０と第一の回路層２０が第３の接続部４において、異方導電性接着剤層４０に含有される導電粒子４１を介して各々接続されている。前記ＩＣ素子１０のベース基板１１の第２の接続部３と第一の回路層２０上の第３の接続部４は、第一の回路層２０に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣ素子１０の電極１３とベース基板１１は、第１の接続部２、アンテナ回路２１、第３の接続部４、第二の回路層３０の導電層３１及び第２の接続部３を介して電気的に接続される。また、第一の回路層２０と第二の回路層３０の空隙は、異方導電性接着剤層４０のマトリクス樹脂４２によって封止されている。なお、図２ではＩＣ素子１０のベース基板１１が第二の回路層３０の導電層３１と、電極１３がアンテナ回路２１と接続された構造を示したが、ＩＣ素子１０のベース基板１１と電極１３が反転した構造であっても、インレットとしての性能に変わりはない。
次に、サンドイッチ・アンテナ構造をもつＲＦＩＤタグ用インレットの製造方法について例を挙げて説明する。
本発明における前記電子装置の製造方法の第１の例は、金属箔を用いてアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた金属箔からアンテナ回路を設けることで前記第一の回路層を形成する工程、前記アンテナ回路上のＩＣ素子搭載部及び第二の回路層との接続部に第１の導電性接着剤層もしくは異方導電性接着剤層を形成する工程、前記第一の回路層のアンテナ回路上にＩＣ素子を位置合せし仮固定する工程、前記ＩＣ素子上に第２の導電性接着剤層もしくは異方導電性接着剤を形成する工程、仮固定した前記ＩＣ素子及び前記第一の回路層のアンテナ回路上の所定の位置に電気的に接続するように導電層を形成した前記第二の回路層を位置合せする工程、前記第二の回路層を前記ＩＣ素子及び第一の回路層上に第２の導電性接着剤層もしくは異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第２の例は、金属箔を用いてアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた金属箔からアンテナ回路を設けることで前記第一の回路層を形成する工程、前記第一の回路層のアンテナ回路上のＩＣ素子搭載部に第１の導電性接着剤層もしくは異方導電性接着剤層を形成する工程、前記第一の回路層のアンテナ回路上にＩＣ素子を位置合せし仮固定する工程、前記ＩＣ素子上に第２の導電性接着剤もしくは異方導電性接着剤層を形成する工程、仮固定した前記ＩＣ素子及び前記第一の回路層のアンテナ回路上の所定の位置に電気的に接続するように導電層を形成した第二の回路層を位置合せする工程、前記第二の回路層を前記ＩＣ素子上に第２の導電性接着剤層もしくは異方導電性接着剤層を介して加熱圧着する工程、前記第一の回路層のアンテナ回路の所定の位置に前記第二の回路層を超音波を印加しながら圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第３の例は、金属箔を用いてアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた金属箔からアンテナ回路を設けることで前記第一の回路層を形成する工程、前記第一の回路層のアンテナ回路上のＩＣ素子搭載部に第１の導電性接着剤層もしくは異方導電性接着剤層を形成する工程、前記第一の回路層のアンテナ回路上にＩＣ素子を位置合せし仮固定する工程、前記ＩＣ素子上に第２の導電性接着剤もしくは異方導電性接着剤層を形成する工程、仮固定した前記ＩＣ素子及び前記第一の回路層のアンテナ回路上の所定の位置に電気的に接続するように導電層を形成した第二の回路層を位置合せする工程、前記第二の回路層を前記ＩＣ素子上に第２の導電性接着剤層もしくは異方導電性接着剤層を介して加熱圧着する工程、前記第一の回路層のアンテナ回路の所定の位置に前記第二の回路層を複数の針状の突起を有する治具にて機械的に圧接する工程、を少なくとも有するものである。
前記第１〜第３の例において、ＩＣ素子の電極及びベース基板のうちのどちらが第一の回路層と接続しても、また、電極及びベース基板の面方向に回転しても電子装置としての性能に変わりはなく、前記ＩＣ素子を特定の方向に並べる必要がないため、本発明の構造は大量生産を実現する上で好適である。
前記第１〜第３の例において、少なくともＩＣ素子のベース基板の接続部は、導電接着剤もしくは異方導電性接着剤を介して形成される。前記導電性接着剤は熱硬化性のマトリクス樹脂と、粒状もしくはりん片状もしくは針状の金属片を含有する。また、前記異方導電性接着剤はマトリクス樹脂と、金属粒子もしくは表面に金属層が形成された有機樹脂粒子からなる導電性粒子を含有する。ＩＣ素子と第一及び第二の回路層を加熱圧着する際に、マトリクス樹脂中に含有される金属片もしくは導電性粒子がＩＣ素子の珪素からなるベース基板に密着した状態で固定されるため、良好な電気的接続を得ることができる。
異方導電性接着剤を介して接続を行う場合には、ＩＣ素子を第一及び第二の回路層と加熱圧着することによって電気的接続を行うとともに、第一及び第二の回路層の空隙を封止することができる。この場合、異方導電性接着剤層の厚みの合計を少なくとも前記ＩＣ素子の厚みの２分の１以上にすることが、第一及び第二の回路層との封止性を得ることができ、高信頼性を実現する点で好ましい。
前記第１〜第３の例において、第一の回路層のアンテナ回路を形成する金属箔及び第二の回路層を形成する導電層の少なくとも一方はアルミニウムもしくは銅である。
前記第１〜第３の例において、第一及び第二の回路層の第１及び第２の金属箔の少なくとも一方は有機樹脂又は紙からなるベース基材に支持されている。前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択される。
前記第１〜第３の例において、第一の回路層を形成する方法としては、例えば、金属箔を用いてアンテナ回路を形成してからベース基材上に設けることで第一の回路層を形成する方法、ベース基材上に金属箔を設けてからエッチング等によりアンテナ回路を形成することで第一の回路層を形成する方法がある。
前記第１〜第３の例において、第二の回路層を形成するために導電層をベース基材上に設ける方法としては、例えば、金属箔を単に前記ベース基材上に貼り付けるだけの方法があり、前記金属箔についてエッチング等の処理をする必要がないことから、低コスト化することができる点で好ましい。
前記第１〜第３の例において、図１におけるＡ−Ａ’方向を幅方向としたとき、第二の回路層はスリットを跨いで前記ＩＣ素子にかかる程度の長さを有することが必要であり、アンテナ回路の幅とほぼ同等の長さを有していることがインレット全体の外観上好ましい。
前記第１〜第３の例において、前記各工程を経て、本発明の電子装置であるインレット構造を得ることができる。
前記インレットについて、ＲＦＩＤタグの形態で使用する際には、インレットの上下にカバーシートを設けることが、回路を保護してショート等を防ぐ点で好ましい。
前記第１〜第３の例において、前記ＩＣ素子と第二の回路層を用い、スリットを跨ぐ接続構造とすることで、前記ＩＣ素子とアンテナ回路上の励振スリットの高精度な位置合せが不要であるため、複数の前記ＩＣ素子を例えば篩いや金型を用いて整列するような粗い位置精度でも、一括して第一の回路層に良好に実装することができる。即ち、前記ＩＣ素子を１個ずつ実装する場合に比べて優れた生産性を実現することができる。生産性を向上することでインレット１個当たりのタクト時間を短縮することができる。
前記第１〜第３の例において、前記ＩＣ素子と第二の回路層を用い、スリットを跨ぐ接続構造を形成するために、導電性接着剤もしくは異方導電性接着剤層を介して接続を行うために、前記ＩＣ素子の珪素からなるベース基板上に金等を用いて電極を形成する必要がなく、低コスト化を実現できる。
前記第１〜第３の例において、前記ＩＣ素子と第一及び第二の回路層の電気的接続は、導電性接着剤もしくは異方導電性接着剤層を介して行い、また、第一及び第二の回路層の電気的接続は、導電性接着剤もしくは異方導電性接着剤層を介した接続、もしくは超音波を印加して行う接続、もしくは複数の針状の突起を有する治具を用いた機械的圧接にて行うため、アンテナ回路上の表面めっきが不要であること、かつ、金属接合を形成するために２００℃以上の高温でのボンディングに耐えうる高耐熱性ベース基材が不要であることから、安価なベース基材及びアンテナ回路の使用が可能となり、低コスト化を実現することができる。
例えば、従来の金−錫接合等で接続する場合には第一の回路層のベース基材として耐熱性の高いポリイミドを使用する必要があったのに対し、例えば、安価なポリエチレンテレフタレート等を使用することができる。また、前記接続部のアンテナ回路上の表面に錫めっき等を施す必要がないことから、錫やはんだのめっき性が悪いものの安価なアルミニウムをアンテナ回路の材料に使用することができる。従って、例えば、ポリエチレンテレフタレートのベース基材にアルミニウムのアンテナ回路を形成して得られる第一の回路層は、安価なＲＦＩＤタグ用インレットを製造するために好適な部材である。
即ち、本発明の電子装置は、ＩＣ素子と、スリットが形成された送受信アンテナとして動作する第一の回路層と、前記ＩＣ素子と前記アンテナとを電気的に接続する短絡板として動作する第二の回路層とを含む電子装置において、前記ＩＣ素子は珪素からなるベース基板と、ベース基板上に半導体回路が形成された半導体回路層と、半導体回路層上に形成された電極とを有し、向かい合った１組の各々の面に位置する前記電極（ベース基板の一方の面）及び前記ベース基板面（ベース基板の他方の面）のうちの一方が前記第一の回路層と電気的に接続し、残るもう一方が前記第二の回路層と電気的に接続していることを特徴とする電子装置である。
前記第１〜第３の例で説明したように、少なくとも前記ＩＣ素子の珪素からなるベース基板面と第一及び第二の回路層との電気的接続部が導電性接着剤もしくは異方導電性接着剤を介して行われることによって、インレットが低コストで生産できるとともに、その生産性を飛躍的に向上することができる。
以下、本発明の好適な実施例について図面を用いてさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
＜第１の実施の形態＞
以下、図３を用いて、第１の実施の形態を説明する。
まず、図３（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレートによるベース基材２２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合わせたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２１を形成し、第一の回路層１０を作成する。ここで、アンテナ回路２１のアンテナ幅を２．５ｍｍ、スリット幅を０．５ｍｍとした。図は以下の工程を含めて、図２のＢ−Ｂ’で切断した場合の断面を示す。
次に、図３（ｂ）に示すように、アンテナ回路２１上の所定の位置に、幅２ｍｍの異方導電性接着フィルム４０（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層４０を形成した。
次に、図３（ｃ）に示すように、ＩＣ素子１０をアンテナ回路２１上の所定の位置に位置合せし、仮固定した。図には電極１３がアンテナ回路２１面に対向するように示したが、上下を反転しベース基板１１がアンテナ回路２１面に対向するように仮固定しても差し支えはない。
次に、図３（ｄ）に示すように、厚み５０μｍのポリエチレンテレフタレートによるベース基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合わせた、幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記テープ基材と同幅の前記異方導電性接着フィルム４００を８０℃でラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層４０付き第二の回路層３０とした後、前記異方導電性接着剤層４０がＩＣ素子１０に対向する向きで、第一の回路層２０と所定の位置に合せ、仮固定した。
次に、図３（ｅ）に示すように、異方導電性接着材層４０付き第二の回路層３０側から圧着ヘッドを降下し、圧力１２ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記異方導電性接着剤層４０付き第二の回路層３０を第一の回路層２０の前記ＩＣ素子１０及びアンテナ回路２１に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、前記ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第一の回路層２０及び第二の回路層３０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
以上の工程にて、図２及び図３（ｅ）に示す形状のインレットを得た。また、通信試験を行った結果、通信不良はなかった。
本工程を用いれば、ＩＣ素子１０の珪素からなるベース基板１１（前記他方の面）上に電極を形成する必要がないため、良好な通信特性をもつインレットを低コストで実現することができる。
＜第２の実施の形態＞
以下、図４を用いて、第２の実施の形態を説明する。
まず、図４（ａ）に示すように、図３（ｃ）までは第１の実施の形態と同様の工程を用いて、前記第一の回路層２０の加工を行い、前記異方導電性接着フィルムをアンテナ回路上にラミネートして異方導電性接着剤層４０を形成し、アンテナ回路２１上の所定の位置に、前記ＩＣ素子１０を仮固定した。
次に、図４（ｂ）に示すように、前記ＩＣ素子１０のアンテナ回路２１に対向する面とは反対面上に銀フィラー含有導電性接着剤５０を塗布した。
次に、図４（ｃ）に示すように、厚み５０μｍのポリエチレンテレフタレートによるベース基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合わせて導電層３１とし、幅２ｍｍのテープ状の第二の回路層３０とした後、前記アルミニウム箔による導電層３１がＩＣ素子１０に対向する向きで、第一の回路層２０と所定の位置に合せ、仮固定した。
次に、図４（ｄ）に示すように、第二の回路層３０側から圧着ヘッドを降下し、圧力１２ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記第二の回路層３０を第一の回路層２０の前記ＩＣ素子１０及びアンテナ回路２１に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、前記ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第一の回路層２０及び第二の回路層３０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
以上の工程にて、図２及び図４（ｄ）に示す形状のインレットを得た。また、通信試験を行った結果、通信不良はなかった。
本工程を用いれば、第１の実施の形態と同様に、ＩＣ素子１０の珪素からなるベース基板１１（前記他方の面）上に電極を形成する必要がないため、良好な通信特性をもつインレットを低コストで実現することができる。
＜第３の実施の形態＞
以下、図５を用いて、第３の実施の形態を説明する。
まず、図５（ａ）に示すように、図３（ｃ）までは第１の実施の形態と同様の工程を用いて、前記第一の回路層２０の加工を行い、前記異方導電性接着フィルムをアンテナ回路２１上のＩＣ素子１０の実装位置の近傍の所定の位置にラミネートして異方導電性接着剤層４０を形成し、アンテナ回路２１上の所定の位置に、前記ＩＣ素子１０を仮固定した。
次に、図５（ｂ）に示すように、図３（ｄ）と同様の工程を用いて、異方導電性接着剤層４０をＩＣ素子１０の接続位置の近傍の所定の場所に形成した異方導電性接着剤層４０付き第二の回路層３０を準備した後、前記異方導電性接着剤層４０がＩＣ素子１０に対向する向きで、第一の回路層２０と所定の位置に合せ、仮固定した。
次に、図５（ｃ）に示すように、第二の回路層３０側から圧着ヘッドを降下し、圧力１２ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記第二の回路層３０を第一の回路層２０の前記ＩＣ素子１０に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との間のＩＣ素子１０の近傍を封止した。
次に、図５（ｄ）に示すように、第二の回路層３０と第一の回路層２０の接続部に、第二の回路層３０側から超音波接合ヘッド１１０を降下し、出力１Ｗの超音波振動を圧力１２ＭＰａ、温度１８０℃、印加時間１秒の条件で印加しながら、超音波接合を行った。
以上の工程にて、図２及び図５（ｄ）に示す形状のインレットを得た。また、通信試験を行った結果、通信不良はなかった。
本工程を用いれば、第１及び第２の実施の形態と同様に、ＩＣ素子１０の珪素からなるベース基板１１上（前記他方の面）に電極を形成する必要がないため、良好な通信特性をもつインレットを低コストで実現することができる。
＜第４の実施の形態＞
以下、図６を用いて、第４の実施の形態を説明する。
まず、図６（ａ）に示すように、図５（ｃ）までは第３の実施の形態と同様の工程を用いて、第一の回路層２０の加工、異方導電性接着剤層４０の形成、アンテナ回路２１上の所定の位置へのＩＣ素子１０を仮固定、異方導電性接着剤層４０付き第二の回路層３０の準備及び第一の回路層２０への仮固定、第二の回路層３０の加熱圧着を順次行った。
次に、図６（ｂ）に示すように、第一の回路層２０と第二の回路層３０の接続部を、多数の針状の凹凸をもつ一組のかしめ治具１２０を用いて圧接を行った。圧接によって第一の回路層２０と第二の回路層３０のアルミニウム箔同士が塑性変形を起こし、機械的に接触した状態で固定され、電気的接続が得られる。すなわち、第一の回路層２０のアンテナ回路２１と第二の回路層３０の導電層３１が電気的に接続する。
以上の工程にて、図２及び図６に示す形状のインレットを得た。また、通信試験を行った結果、通信不良はなかった。
本工程を用いれば、第１〜第３の実施の形態と同様に、ＩＣ素子１０の珪素からなるベース基板１１上（前記他方の面）に電極を形成する必要がないため、良好な通信特性をもつインレットを低コストで実現することができる。
以上の実施例の結果をまとめて表１に示す。
Figure 0004518024

Claims (6)

  1. ＩＣ素子と、アンテナ又は短絡板の何れかとして動作する第一及び第二の回路層とを含む電子装置において、
    前記ＩＣ素子は、珪素からなるベース基板と、前記ベース基板の一方の面に半導体回路が形成された半導体回路層と、前記半導体回路層上に形成された電極とを有し、前記ベース基板の他方の面には電極を有しておらず、
    前記第一の回路層が前記ベース基板の他方の面又は前記電極のいずれか一方と、前記第二の回路層が前記ベース基板の他方の面又は前記電極の残る一方と、それぞれ電気的に接続され、
    前記ベース基板の他方の面及び前記電極は何れも、加熱圧着することによって前記第一及び第二の回路層の空隙を封止する異方導電性接着剤を介して、前記第一又は第二の回路層と電気的に接続されることを特徴とする電子装置。
  2. 前記異方導電性接着剤は、マトリクス樹脂と、金属粒子もしくは表面に金属層が形成された有機樹脂粒子からなる導電性粒子とを含有することを特徴とする請求の範囲第１項記載の電子装置。
  3. 前記ＩＣ素子は、前記異方導電接着剤のマトリクス樹脂によって封止されていることを特徴とする請求の範囲第１項又は第２項記載の電子装置。
  4. 前記第一又は第二の回路層の少なくとも一方は、アルミニウムもしくは銅による導電層を含むことを特徴とする請求の範囲第１項乃至第３項のいずれかに記載の電子装置。
  5. 前記第一又は第二の回路層の少なくとも一方は、有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする請求の範囲第１項乃至第４項のいずれかに記載の電子装置。
  6. 前記第一又は第二の回路層の少なくとも一方は、紙からなるベース基材に支持されていることを特徴とする請求の範囲第１項乃至第４項のいずれかに記載の電子装置。
JP2005517695A 2004-02-06 2005-02-02 電子装置 Expired - Fee Related JP4518024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004030535 2004-02-06
JP2004030535 2004-02-06
PCT/JP2005/001486 WO2005076202A1 (ja) 2004-02-06 2005-02-02 電子装置

Publications (2)

Publication Number Publication Date
JPWO2005076202A1 JPWO2005076202A1 (ja) 2007-08-02
JP4518024B2 true JP4518024B2 (ja) 2010-08-04

Family

ID=34836004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517695A Expired - Fee Related JP4518024B2 (ja) 2004-02-06 2005-02-02 電子装置

Country Status (7)

Country Link
US (1) US20090065586A1 (ja)
EP (1) EP1715445A4 (ja)
JP (1) JP4518024B2 (ja)
KR (1) KR100879416B1 (ja)
CN (1) CN1918583B (ja)
TW (1) TW200527312A (ja)
WO (1) WO2005076202A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI7351U1 (fi) * 2006-09-19 2007-01-12 Upm Kymmene Wood Oy Puulevy
WO2009011375A1 (ja) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. 無線ｉｃデバイスおよびその製造方法
WO2013154603A1 (en) 2012-04-11 2013-10-17 Impinj, Inc. Rfid integrated circuits and tags with antenna contacts on multiple surfaces
US10600753B2 (en) * 2015-08-28 2020-03-24 Texas Instruments Incorporated Flip chip backside mechanical die grounding techniques
DE102016103790B8 (de) 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
EP3456161A1 (en) * 2016-05-11 2019-03-20 Flex Automotive GmbH Electrical circuitry assembly and method for manufacturing the same
JP2019004266A (ja) * 2017-06-13 2019-01-10 富士通株式会社 アンテナ装置および電子機器
WO2020240252A1 (en) * 2019-05-29 2020-12-03 Stora Enso Oyj Method and apparatus for producing a radio-frequency identification (rfid) transponder

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061096A (ja) * 1992-06-17 1994-01-11 Omron Corp カード形基板及びその製造方法
WO2000076279A1 (en) * 1999-06-03 2000-12-14 Toyo Kohan Co.,Ltd. Process for producing printed wiring board, ic card and printed wiring substrate
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2002017614A (ja) * 2000-07-07 2002-01-22 Toto Ltd 便座装置
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459588B1 (en) * 1998-07-08 2002-10-01 Dai Nippon Printing Co., Ltd. Noncontact IC card and fabrication method thereof
JP3398705B2 (ja) * 2000-02-24 2003-04-21 九州日本電気株式会社 半導体装置
JP2002164392A (ja) * 2000-11-28 2002-06-07 Toppan Forms Co Ltd Ｉｃチップの実装方法
US6407669B1 (en) * 2001-02-02 2002-06-18 3M Innovative Properties Company RFID tag device and method of manufacturing
JP2003076969A (ja) * 2001-08-31 2003-03-14 Oji Paper Co Ltd Ｉｃチップ実装体
JP2003196631A (ja) * 2001-12-27 2003-07-11 Toppan Forms Co Ltd 耐曲折性を有するｉｃメディア
JP2003228698A (ja) * 2002-02-04 2003-08-15 Oji Paper Co Ltd 非接触型ｉｃカード
US7015479B2 (en) * 2003-07-31 2006-03-21 Eastman Kodak Company Digital film grain

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061096A (ja) * 1992-06-17 1994-01-11 Omron Corp カード形基板及びその製造方法
WO2000076279A1 (en) * 1999-06-03 2000-12-14 Toyo Kohan Co.,Ltd. Process for producing printed wiring board, ic card and printed wiring substrate
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2002017614A (ja) * 2000-07-07 2002-01-22 Toto Ltd 便座装置
JP2002366917A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード

Also Published As

Publication number Publication date
CN1918583A (zh) 2007-02-21
JPWO2005076202A1 (ja) 2007-08-02
KR20060126801A (ko) 2006-12-08
TW200527312A (en) 2005-08-16
EP1715445A1 (en) 2006-10-25
WO2005076202A1 (ja) 2005-08-18
US20090065586A1 (en) 2009-03-12
KR100879416B1 (ko) 2009-01-19
CN1918583B (zh) 2011-06-15
TWI295789B (ja) 2008-04-11
EP1715445A4 (en) 2016-08-31

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4518024B2 (ja) 電子装置
KR20010072939A (ko) Ｉｃ 카드
EP1769430A1 (en) Rfid device and method of forming
JP2000182017A (ja) 接触型非接触型共用ｉｃカードおよびその製造方法
JP4697228B2 (ja) 電子装置の製造方法
JP4353181B2 (ja) 電子装置の製造方法
JP2014135389A (ja) 金属基材フィルムを用いたフレキシブルプリント配線基板、及びそれを用いた非接触型ｉｃカード。
KR100846236B1 (ko) 스마트 카드 웹 및 그 제조 방법
JP4386038B2 (ja) 電子装置の製造方法
JP2000207519A (ja) 接触型非接触型共用ｉｃカ―ドの製造方法
JP4449477B2 (ja) 電子インレット
JP3827014B2 (ja) 電磁波読み取り可能なデータキャリア
JP4529216B2 (ja) Ｉｃカード及びその製造方法
JP2005347635A (ja) 半導体装置
JP2002304606A (ja) 非接触通信媒体及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees