JP4386038B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4386038B2
JP4386038B2 JP2005517010A JP2005517010A JP4386038B2 JP 4386038 B2 JP4386038 B2 JP 4386038B2 JP 2005517010 A JP2005517010 A JP 2005517010A JP 2005517010 A JP2005517010 A JP 2005517010A JP 4386038 B2 JP4386038 B2 JP 4386038B2
Authority
JP
Japan
Prior art keywords
manufacturing
electronic device
circuit
circuit layer
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005517010A
Other languages
English (en)
Other versions
JPWO2005069205A1 (ja
Inventor
耕輔 田中
裕宣 石坂
耕司 田崎
正仁 渋谷
正久 新沢
秀彦 殿塚
克也 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2005069205A1 publication Critical patent/JPWO2005069205A1/ja
Application granted granted Critical
Publication of JP4386038B2 publication Critical patent/JP4386038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、ＩＣ素子を搭載した非接触式個体識別装置の如き電子装置の製造方法に関し、詳しくは安価で生産性に優れかつ良好な通信特性を得るのに好適な電子装置の製造方法に関する。
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを用いる非接触式個体識別システムは、物のライフサイクル全体を管理するシステムとして製造、物流、販売の全ての業態で注目されている。特に、２．４５ＧＨｚのマイクロ波を用いる電波方式のＲＦＩＤタグは、ＩＣ素子に外部アンテナを取り付けた構造で数メートルの通信距離が可能であるという特徴によって注目されており、現在、大量の商品の物流及び物品管理や製造物履歴管理等を目的にシステムの構築が進められている。
前記マイクロ波を用いる電波方式のＲＦＩＤタグとしては、例えば、株式会社日立製作所と株式会社ルネサステクノロジ社によって開発されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型インレットを用いたものが知られており、ＴＣＰ型インレットの製造は、ポリイミド基材と銅アンテナ回路を連続して形成したテープキャリヤに、同一面上に全ての外部電極が形成されたＩＣ素子を１個ずつ実装するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工法が採用されている（香山 晋、成瀬 邦彦「ＶＬＳＩパッケージング技術（上）、（下）」、日経ＢＰ社、１９９３年）。以下、一般的なＴＡＢ工法を用いたＲＦＩＤタグの製造工程について図１を用いて説明する。
まず、図１（ａ）に示すように、金バンプ１１４が回路面に形成された同一面上に全ての外部電極が形成されたＩＣ素子１１０をダイシング加工によって個片化した後に、ダイシングフィルム１００から真空吸着器１２０によって吸着する。次に、図１（ｂ）に示すように、同一面上に全ての外部電極が形成されたＩＣ素子１１０の金バンプ１１４が表面になるように真空吸着ステーション１３０に移す。次に、図１（ｃ）に示すように、金バンプ１１４が下面になるように真空吸着ステーション１３０を上下反転させる。前記同一面上に全ての外部電極が形成されたＩＣ素子１１０を、銅箔付きポリイミド基材を加工して基材１５２上にアンテナ回路１５１を作製したアンテナ基板１５０の所定の位置に位置合せをした後、ヒータ１４０を用いて加熱圧着し、固定する。アンテナ回路１５１上の金バンプ１１４と接続する部分には錫めっき又ははんだめっきを施しておくことで金−錫合金による接続を得ることができる。次に、図１（ｄ）に示すように、同一面上に全ての外部電極が形成されたＩＣ素子１１０とアンテナ基板１５０の空隙にディスペンサ１６０から供給した熱硬化性樹脂１７０によって封止する。前記熱硬化性樹脂の硬化が終了した状態はインレットと呼ばれるＲＦＩＤタグの中間形態である。このインレットをラベルや薄型ケースに格納することでＲＦＩＤタグとしての使用が可能になる。
その他のインレット構造としては、例えば、株式会社日立製作所の宇佐美により、ＩＣ素子の外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子において、各々の面に形成された各外部電極にダイポールアンテナを接続するガラスダイオード・パッケージ構造が開発されている（特開２００２−２６９５２０号公報）。さらに、宇佐美らにより、上記２個の外部電極がＩＣ素子の向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子を励振スリット型ダイポールアンテナに実装する際に、アンテナによって前記ＩＣ素子の向かい合った１組の各々の面に１個ずつ形成された各外部電極を挟む、サンドイッチ・アンテナ構造が開発されている（ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．３９８−３９９，２００３年）。励振スリットを有するダイポールアンテナ構造は、このスリットの幅及び長さを変えることで、アンテナのインピーダンスと上記ＩＣ素子の入力インピーダンスを整合することが可能で、通信距離を向上することができる。
ＲＦＩＤタグを用いた非接触式個体識別システムで大量の商品の物流及び物品管理を実現するためには、商品の１つ１つにＲＦＩＤタグを取り付ける必要があり、そのためにはＲＦＩＤタグの大量かつ安価な生産が不可欠となる。
しかしながら、良好な通信特性が得られる励振型ダイポールアンテナ構造ではＩＣ素子の２つの外部電極が励振スリットを跨いでアンテナに接続されることで共振回路を形成するため、同一面上に全ての外部電極が形成されたＩＣ素子では、信号入力用の２個の外部電極とスリットを精度良く位置合せする必要がある。そのため、図１に示した従来のＴＡＢ工法では、ダイシングフィルムからの真空吸着器による同一面上に全ての外部電極が形成されたＩＣ素子の吸着及び搬送や同一面上に全ての外部電極が形成されたＩＣ素子とアンテナ基板の位置合せ及び配置、さらに加熱圧着、樹脂封止等の各工程を同一面上に全ての外部電極が形成されたＩＣ素子について１個ずつ行うため、各工程のタクト時間を１秒程度又は１秒以下に短縮することは非常に困難であり、大量生産性における大きな課題となっていた。
また、タクト時間が長いとその分人件費等がかかり低コスト化の妨げになることに加え、同一面上に全ての外部電極が形成されたＩＣ素子とアンテナ基板との接続は金−錫又は金−はんだ接合によって行うために、基板材料として耐熱性に優れ、高価であるポリイミドフィルムに銅箔を貼り合わせたテープ基材を用いる必要があることから、安価なインレットの生産が困難となっている。
上記アンテナによって２個の外部電極が向かい合った１組の各々の面に１個ずつ形成されたＩＣ素子の各々の面に１個ずつ形成された各外部電極を挟むサンドイッチ・アンテナ構造を用いれば、励振スリットと前記ＩＣ素子の各々の面に１個ずつ形成された各外部電極との高精度な位置合せが不要となるものの、ＴＡＢ工法を用いた従来通りの生産方法では、タクト時間を短縮するために複数の前記チップを複数の真空吸着器で同時に吸着及び搬送する方式をとるため、生産設備が複雑になり設備投資金額も増大し、インレットの大量生産及び低コスト化が困難となる。
本発明は、前記に鑑みてなされたものであり、安価で生産性に優れかつ良好な通信特性を得ることができる電子装置の製造方法を提供することを目的とする。
前述の課題を解決するために、本発明に係る電子装置の製造方法は、両面に電極が形成されたＩＣ素子と、第一及び第二の回路層とを含む電子装置の製造方法において、前記ＩＣ素子の一方の電極と前記第一の回路層と、前記ＩＣ素子の他方の電極と前記第二の回路層と、前記第一及び第二の回路層とを電気的に接続することを特徴とし、前記第一または第二の回路層のいずれか一方及び前記ＩＣ素子を別々に連続供給しながら接続面の位置合わせをする工程を含むものである。
前記電子装置の製造方法において、前記ＩＣ素子を連続供給する工程が、ＩＣ素子保持部を少なくとも１個以上有するＩＣ素子搬送器の前記ＩＣ素子保持部に前記ＩＣ素子を個々に保持させる工程と、前記搬送器の搬送部を動かすことにより前記保持させたＩＣ素子を搬送する工程とを含むことが好ましい。
前記電子装置の製造方法において、前記ＩＣ素子搬送器が円盤状であることが好ましい。
前記電子装置の製造方法において、前記ＩＣ素子保持部の形状が切欠き状であることが好ましい。
前記電子装置の製造方法において、前記搬送器の前記ＩＣ素子保持部に前記ＩＣ素子を個々に保持させる工程が、ＩＣ素子整列供給器を用いて前記ＩＣ素子を前記ＩＣ素子保持部に個々に保持させることが好ましい。
前記電子装置の製造方法において、前記ＩＣ素子整列供給器がリニアフィーダーであることが好ましい。
前記電子装置の製造方法において、前記ＩＣ素子整列供給器が高周波整列型フィーダーであることが好ましい。
前記電子装置の製造方法において、前記ＩＣ素子の電極と前記第一及び第二の回路層の少なくとも１層との電気的な接続を、異方導電性接着層を介して行うことが好ましい。
前記電子装置の製造方法において、前記接続面の位置合わせをする工程の後、前記ＩＣ素子の電極と前記第一及び第二の回路層の少なくとも１層とを一括して接続する工程を含むことが好ましい。
前記電子装置の製造方法において、前記一括して接続する方法が加熱圧着によることが好ましい。
前記電子装置の製造方法において、前記加熱圧着によって、前記第一及び第二の回路層との空隙を封止することが好ましい。
前記電子装置の製造方法において、複数の前記ＩＣ素子の電極と第一及び第二の回路層の少なくとも１層とを一括して接続する工程の後に、連続している複数の前記ＩＣ素子付回路層を１個ずつの個片に切断する工程を有することが好ましい。
前記電子装置の製造方法において、前記第一及び第二の回路層の少なくとも１層の表面に導電層が形成されていることが好ましい。
前記電子装置の製造方法において、前記第一及び第二の回路層の少なくとも１層がスリットを有することが好ましい。
前記電子装置の製造方法において、前記導電層がアルミニウムを含むことが好ましい。
前記電子装置の製造方法において、前記第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることが好ましい。
前記電子装置の製造方法において、前記第１及び第２の金属箔の少なくとも一方が紙からなる前記ベース基材に支持されていることが好ましい。
本発明の電子装置の製造方法により次のような効果を得ることができる。外部電極が向かい合った１組の各々の面に形成されたＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により前記切欠きの数を最大とする複数個の前記ＩＣ素子を同時に搬送することで、第一及び第二の回路層に個々に配置しても、優れた生産性を実現することができ、低価格のインレットを実現することができる。
図１は、従来の製造方法を説明するための図である。 図２は、本発明の製造方法によって得られるインレットの構造を示す図である。 図３は、本発明の第１の実施の形態を説明するための製造工程図である。 図４は、本発明の第２の実施の形態を説明するための製造工程図である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
本発明における電子装置は、両面に電極が形成されたＩＣ素子と、第一の回路層と、前記ＩＣ素子と前記第一の回路層とを電気的に接続する短絡板（接続カバー）として動作する第二の回路層と、を含むものである。
前記電子装置は、本発明の製造方法を用いたＲＦＩＤタグ用インレットである。図２（ａ）はＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図２（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、前記インレットの構造を簡単に説明する。
図２（ｂ）に示すように、前記ＩＣ素子１０の向かい合った１組の各々の面には、一方の電極１２及び他方の電極１３が各々形成されている。前記ＩＣ素子１０は一方の電極１２によって、ベース基材２２及びアンテナ回路２１で構成される第一の回路層２０に第１の接続部２において、異方導電性接着剤層４０に含有される導電粒子４１を介して接続されている。同様に、ベース基材３２及び金属箔３１で構成される第二の回路層３０と前記ＩＣ素子１０の他方の電極１３が第２の接続部３において、また、第二の回路層３０と第一の回路層２０が第３の接続部４において、異方導電性接着剤層４０に含有される導電粒子４１を介して各々接続されている。前記ＩＣ素子１０の他方の電極１３の第２の接続部３と第一の回路層２０上の第３の接続部４は、アンテナ回路２１に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣ素子１０の一方の電極１２と他方の電極１３は、第１の接続部２、アンテナ回路２１、第３の接続部４、第二の回路層３０の金属箔３１及び第２の接続部３を介して電気的に接続される。また、第一の回路層２０と第二の回路層３０の空隙は、異方導電性接着剤層４０のマトリクス樹脂４２によって封止されている。
次に、前記電子装置の製造方法について例を挙げて、図面を用いて説明する。
本発明における前記電子装置の製造方法の第１の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣ素子と、スリットが形成された送受信アンテナとして動作する第一の回路層と、前記ＩＣ素子と前記第一の回路層とを電気的に接続する第二の回路層とを含む電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることで第一の回路層を形成する工程、前記ＩＣ素子を整列する工程、整列したＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により搬送する工程、搬送したＩＣ素子を電気的に接続するように第２の金属箔を形成した第二の回路層に第１の異方導電性接着剤層を介して個々に配置し、ＩＣ素子付き第二の回路層を作製する工程、前記アンテナ回路上の所定の位置に、前記ＩＣ素子が電気的に接続するように、前記ＩＣ素子付き第二の回路層を位置合せする工程、第一の回路層上の所定の位置に、前記ＩＣ素子付き第二の回路層を第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第２の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣ素子と、スリットが形成された送受信アンテナとして動作する第一の回路層と、前記ＩＣ素子と前記第一の回路層とを電気的に接続する第二の回路層とを含む電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることで第一の回路層を形成する工程、前記ＩＣ素子を整列する工程、整列したＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣ素子が電気的に接続するように、搬送した前記ＩＣ素子を個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した前記ＩＣ素子及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した第二の回路層を位置合せする工程、前記第二の回路層を、前記ＩＣ素子及び第一の回路層上に第２の異方導電性接着剤層を介して一括して加熱圧着する工程、を少なくとも有するものである。
また、本発明における前記電子装置の製造方法の第３の例は、外部電極が向かい合った１組の各々の面に形成されたＩＣ素子と、スリットが形成された送受信アンテナとして動作する第一の回路層と、前記ＩＣ素子と前記第一の回路層とを電気的に接続する第二の回路層とを含む電子装置の製造方法において、第１の金属箔を用いて複数のアンテナ回路を形成する工程及びベース基材上に前記アンテナ回路を設けることで第一の回路層を形成する工程もしくはベース基材上に設けた第１の金属箔から複数のアンテナ回路を設けることで第一の回路層を形成する工程、前記アンテナ回路上の所定の位置に第１の異方導電性接着剤層を形成する工程、前記ＩＣ素子を整列する工程、整列したＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により搬送する工程、前記アンテナ回路上の所定の位置に前記ＩＣ素子が電気的に接続するように、搬送した前記ＩＣ素子を個々に位置合せした後、第１の異方導電性接着剤層を介して配置する工程、配置した複数の前記ＩＣ素子及びアンテナ回路上の所定の位置に第２の異方導電性接着剤層を形成する工程、配置した複数の前記ＩＣ素子及びアンテナ回路上の所定の位置に電気的に接続するように第２の金属箔を形成した第二の回路層を位置合せする工程、前記第二の回路層を、複数の前記ＩＣ素子及び第一の回路層上に一括して加熱圧着する工程、を少なくとも有するものである。
前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方はアルミニウムである。
前記第１〜第３の例において、第１及び第２の金属箔の少なくとも一方は有機樹脂又は紙からなるベース基材に支持されている。前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択される。
前記第１〜第３の例において、第一の回路層を形成する方法としては、例えば、第１の金属箔を用いて複数のアンテナ回路を形成してからベース基材上に設けることで第一の回路層を形成する方法、ベース基材上に第１の金属箔を設けてからエッチング等により複数のアンテナ回路を形成することで第一の回路層を形成する方法がある。
前記ＩＣ素子の整列方法としては、例えば、チップコンデンサやチップ抵抗等のチップ部品を１列に整列する高速バルクフィーダや高周波パーツフィーダーやリニアフィーダーがある。
前記第１〜第３の例において、第一の回路層の幅方向に前記ＩＣ素子を並べたときの列を１列ずつ、一括して加熱圧着することができる個数分を１個片として第二の回路層を分割する工程、前記第二の回路層をアンテナ回路上の所定の位置に位置合せする工程、第二の回路層を前記ＩＣ素子及び第一の回路層上に異方導電性接着剤層を介して一括して加熱圧着する工程、を有する場合、タクト時間を短縮することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣ素子の外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣ素子を前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子を用いてもよく、この場合より効率的にインレットを製造することができる。
前記第１〜第３の例において、前記第１及び第２の異方導電性接着剤層の加熱圧着によって、複数の前記ＩＣ素子を第一及び第二の回路層と一括して加熱圧着するとともに、第一及び第二の回路層との空隙を封止することができる。
この場合、前記第１及び第２の異方導電性接着剤層の厚みの合計を少なくとも前記ＩＣ素子の厚みの２分の１以上にすることが、第一及び第二の回路層との封止性を得ることができ、高信頼性を実現することができる点で好ましい。
前記加熱圧着前に第二の回路層を複数個に分割しておくと、熱歪みによる位置ずれを防止することができる点で好ましい。
前記第１〜第３の例において、前記ＩＣ素子の外部電極が付いている各々の面に異方導電性接着剤層を形成して、前記ＩＣ素子を前記異方導電性接着剤層で予め挟み込んだ状態の半導体素子の前記異方導電性接着剤層のうちの１方の面上に、第二の回路層をさらに予め設けているものを用いてもよく、この場合さらに効率的にインレットを製造することができる。
前記第１〜第３の例において、第二の回路層を形成するために第２の金属箔をベース基材上に設ける方法としては、例えば、第２の金属箔を単に前記ベース基材上に貼り付けるだけの方法があり、前記第２の金属箔についてエッチング等の処理をする必要がないことから工程が少なくて済み、タクト時間を短縮することができ、低コスト化することができる点で好ましい。
前記第１〜第３の例において、第二の回路層を前記ＩＣ素子及び第一の回路層上に異方導電性接着剤層を介して一括して加熱圧着する工程の後、連続しているアンテナ回路を１個ずつの個片に切断する工程を有する。
前記第１〜第３の例において、前記切断する工程において、図２におけるＡ−Ａ’方向を幅方向としたとき、第二の回路層はスリットを跨いで前記ＩＣ素子にかかる程度の長さを有することが必要であり、アンテナ回路の幅とほぼ同等の長さを有していることがインレット全体の外観上好ましい。
前記第１〜第３の例において、前記各工程を経て、本発明の電子装置であるインレット構造を得ることができる。
前記インレットについて、ＲＦＩＤタグの形態で使用する際には、インレットの上下にカバーシートを設けることが、回路を保護してショート等を防ぐ点で好ましい。
前記第１〜第３の例において、整列した複数の前記ＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により前記切欠きの数を最大とする複数個の前記ＩＣ素子を同時に搬送することで、搬送したチップを第二の回路層及びアンテナ回路上の所定の位置に個々に配置しても、前記ＩＣ素子を真空吸着器等で１個ずつ吸着、搬送及び配置する場合に比べて優れた生産性を実現することができる。生産性を向上することでインレット１個当たりのタクト時間を短縮することができる。
前記第１〜第３の例において、前記ＩＣ素子と第二の回路層を用い、スリットを跨ぐ接続構造とすることで、前記ＩＣ素子のアンテナ回路に接する側の面の外部電極とアンテナ回路上の励振スリットの高精度な位置合せが不要であるため生産設備の低価格化と搬送の高速化を実現することができる。
前記第１〜第３の例において、前記ＩＣ素子と第一及び第二の回路層、第一及び第二の回路層の各電気的接続は、異方導電性接着剤層を介して行う。異方導電性接着剤層による接続は、被接続体である前記ＩＣ素子の各々の面に形成された各外部電極を前記異方導電性接着剤層に含有される導電粒子との接触によって得られるものであり、アンテナ回路上の表面めっきが不要であること、かつ、金属接合を形成するために２００℃以上の高温でのボンディングに耐えうる高耐熱性ベース基材が不要であることから、安価なベース基材及びアンテナ回路の使用が可能となり、低コスト化を実現することができる。
前記電気的接続を異方導電性接着剤層を介して行うため、例えば、従来の金−錫接合等で接続する場合には第一の回路層のベース基材として耐熱性の高いポリイミドを使用する必要があったのに対し、例えば、安価なポリエチレンテレフタレート等を使用することができる。また、前記接続部のアンテナ回路上の表面に錫めっき等を施す必要がないことから、錫やはんだのめっき性が悪いものの安価なアルミニウムをアンテナ回路の材料に使用することができる。従って、例えば、ポリエチレンテレフタレートのベース基材にアルミニウムのアンテナ回路を形成して得られる第一の回路層は、安価なＲＦＩＤタグ用インレットを製造するために好適な部材である。
前記第１の例において、第１の異方導電性接着剤層は予め第二の回路層に形成してもよいし、前記ＩＣ素子の他方の電極側に形成してもよい。また、第２の異方導電性接着剤層は予め第一の回路層上に形成してもよいし、前記ＩＣ素子の一方の電極１２側に形成してもよい。
前記第２の例において、第１の異方導電性接着剤層は予め第一の回路層上に形成してもよいし、前記ＩＣ素子の一方の電極１２側に形成してもよい。また、第２の異方導電性接着剤層は予め第二の回路層に形成してもよいし、ＩＣ素子及びアンテナ回路上に形成してもよい。
即ち、本発明の電子装置の製造方法は、外部電極が向かい合った１組の各々の面に形成されたＩＣ素子と、スリットが形成された送受信アンテナと、前記ＩＣ素子と前記アンテナとを電気的に接続する第二の回路層とを含む電子装置の製造方法において、前記ＩＣ素子の搬送が前記ＩＣ素子を１個挿入可能な切欠きを外周に複数有する円盤状搬送器の前記切欠きに前記ＩＣ素子を個々に収め、前記円盤状搬送器の回転により行うことで、前記切欠きの数を最大とする複数個の前記ＩＣ素子を同時に搬送することができることを特徴とする電子装置の製造方法である。
前記第１〜第３の例で説明したように、前記ＩＣ素子を円盤状搬送器の外周に配置した前記ＩＣ素子を１個挿入可能な複数の切欠きに個々に収め前記円盤状搬送器の回転により前記切欠きの数を最大とする複数個の前記ＩＣ素子を同時に搬送することで、第一及び第二の回路層に電気的に接続するよう個々に配置しても、インレットの生産性を飛躍的に向上することができる。
以下、本発明の好適な実施例について図面を用いてさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
図２（ａ）は本発明の実施形態であり、本発明の製造方法を用いたＲＦＩＤタグ用インレットを上面から見た概略図である。また、図２（ｂ）は図２（ａ）のＡ−Ａ’部の断面概略図である。図２を用いて、インレットの構造を簡単に説明する。
図２（ｂ）に示すように、ＩＣ素子１０の向かい合った１組の各々の面には、一方の電極１２及び他方の電極１３が形成されている。ＩＣ素子１０は一方の電極１２によって、ベース基材２２及びアンテナ回路２１で構成され、アンテナ基板として動作する第一の回路層２０に第１の接続部２において、異方導電性接着剤層４０に含有される導電粒子４１を介して接続されている。同様に、ベース基材３２及び金属箔３１で構成され、短絡板として動作する第二の回路層３０とＩＣ素子１０の他方の電極１３が第２の接続部３において、また、第二の回路層３０と第一の回路層２０が第３の接続部４において、前記導電粒子４１を介して各々接続されている。すなわち、前記ＩＣ素子１０の他方の電極１３の第２の接続部３と第一の回路層２０上の第３の接続部４は、第一の回路層２０に形成されたスリット１を跨いで接続される構造となる。すなわち、前記ＩＣ素子１０の一方の電極１２と他方の電極１３は、第１の接続部２、アンテナ回路２１、第３の接続部４、第二の回路層３０の金属箔３１及び第２の接続部３を介して電気的に接続される。また、第一の回路層２０と第二の回路層３０の空隙は、異方導電性接着剤層４０のマトリクス樹脂４２によって封止されている。
＜第１の実施の形態＞
以下、図３を用いて、第１の実施の形態を説明する。
まず、図３（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２１を連続して形成する。ここで、アンテナ回路２１の１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路２１の形成ピッチを３ｍｍとした。
次に、図３（ｂ）に示すように、約１００００個準備した外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣ素子１０を高周波パーツフィーダー７０に供給した後、前記高周波パーツフィーダー７０及び前記パーツフィーダー７０につながるリニアフィーダー７１を周波数２８０Ｈｚで連続して振動させることで前記ＩＣ素子１０を前記リニアフィーダー７１上に１列に整列した。
次に、図３（ｃ）に示すように、幅２ｍｍ長さ５０ｍ厚み５０μｍのポリエチレンテレフタレート基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた第二の回路層３０のアルミニウム箔面上に、幅２ｍｍ長さ５０ｍの異方導電性接着フィルム（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして形成した異方導電性接着剤層４０を準備し、前記リニアフィーダー７１、前記ＩＣ素子１０が１個挿入可能な複数の切欠き７４を外周に有する円盤状搬送器７３、前記異方導電性接着剤層４０を上向きに配置した。なお、前記リニアフィーダー７１の先端には振動による前記ＩＣ素子１０の脱落防止及び前記円盤状搬送器７３の切欠き７４に挿入する前記ＩＣ素子１０を１個だけ分離するためのピン７２が付いている。
次に、図３（ｄ）に示すように、前記リニアフィーダー７１先端のピン７２を下降し前記リニアフィーダー７１の先頭に整列したＩＣ素子１０Ｂを１個だけ前記円盤状搬送器７３の切欠き７４に挿入し前記円盤状搬送器７３を回転した。このとき、前記リニアフィーダー７１先端のピン７２はこの後挿入する前記ＩＣ素子１０の脱落防止のために上昇し、前記円盤状搬送器７３はこの後前記ＩＣ素子１０を挿入する切欠き７４が前記リニアフィーダー７１につながる位置で回転を停止する。
次に、図３（ｅ）に示すように、前記円盤状搬送器７３の切欠き７４に挿入した前記ＩＣ素子１０Ｂが前記異方導電性接着剤層４０の上方に位置すると、仮付用ピン７５で前記ＩＣ素子１０Ｂを前記切欠き７４から外し前記異方導電性接着剤層４０に固定し、前記異方導電性接着剤層４０を有する第二の回路層３０を３ｍｍ移動した。上記動作を繰り返し前記第二の回路層３０に形成した異方導電性接着剤層４０に４０個の前記ＩＣ素子１０を３ｍｍ間隔で配置した。このとき、前記円盤状搬送器７３の外周に有する切欠き７４は２４個、前記円盤状搬送器７３の回転速度は０．２５回転／秒、前記異方導電性接着剤層４０を有する第二の回路層３０の移動速度は１８ｍｍ／秒とした。
次に、図３（ｆ）に示すように、配置した前記ＩＣ素子１０の第二の回路層３０側の外部電極とは反対側の外部電極面上に、前記幅の前記異方導電性接着フィルムを８０℃でラミネートした後、セパレータフィルムを剥がして異方導電性接着剤層４０を形成し、３ｍｍピッチで４０個のＩＣ素子１０が１列に並んだ前記ＩＣ素子１０付き第二の回路層３０とした。このとき、前記ＩＣ素子１０の外部電極の付いている各々の面は前記異方導電性接着剤層４０で挟み込まれた状態になっている。
次に、図３（ｇ）に示すように、ＣＣＤカメラと画像処理装置を用いて、前記ＩＣ素子１０付き第二の回路層３０の異方導電性接着剤層４０上から透かして見た前記ＩＣ素子１０と、アンテナ回路２１上の所定の位置とを位置合せすることで、前記ＩＣ素子１０付き第二の回路層３０のＩＣ素子１０が第一の回路層２０に接続する向きに仮固定した。また、ＣＣＤカメラと画像処理装置を用いる替わりに異方導電性接着剤層４０上から目視で透かして見た前記ＩＣ素子１０の位置精度でも問題はない。続いて、第二の回路層３０側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記ＩＣ素子１０付き第二の回路層３０を第一の回路層２０の幅方向に並んだアンテナ回路２１の１列分に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、前記ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第二の回路層３０及び第一の回路層２０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
次に、図３（ｈ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２に示す形状のインレット構造を得た。
本工程を用いれば、前記ＩＣ素子１０の搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記ＩＣ素子１０付き第二の回路層３０を第一の回路層２０に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、前記ＩＣ素子１０の実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第２の実施の形態＞
以下、図４を用いて、第２の実施の形態を説明する。
まず、図４（ａ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材２２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２１を連続して形成する。ここで、アンテナ回路２１の１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路２１の形成ピッチを３ｍｍとした。
次に、図４（ｂ）に示すように、アンテナ回路２１上の所定の位置に、幅２ｍｍの異方導電性接着フィルム（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層４０を形成した。
次に、図４（ｃ）に示すように、約１００００個準備した外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣ素子１０を高周波パーツフィーダー７０に供給した後、前記高周波パーツフィーダー７０及び前記パーツフィーダー７０につながるリニアフィーダー７１を周波数２８０Ｈｚで連続して振動させることで前記ＩＣ素子１０を前記リニアフィーダー７１上に１列に整列した。
次に、図４（ｄ）に示すように、前記リニアフィーダー７１、前記ＩＣ素子１０が１個挿入可能な複数の切欠き７４を外周に有する円盤状搬送器７３、前記アンテナ回路２１上の所定の位置に形成した異方導電性接着剤層４０を上向きに配置した。なお、前記リニアフィーダー７１の先端には振動による前記ＩＣ素子１０の脱落防止及び前記円盤状搬送器７３の切欠き７４に挿入する前記ＩＣ素子１０を１個だけ分離するためのピン７２が付いている。
次に、図４（ｅ）に示すように、前記リニアフィーダー７１先端のピン７２を下降し前記リニアフィーダー７１の先頭に整列したＩＣ素子１０Ｃを１個だけ前記円盤状搬送器７３の切欠き７４に挿入し前記円盤状搬送器７３を回転した。このとき、前記リニアフィーダー７１先端のピン７２はこの後挿入する前記ＩＣ素子１０の脱落防止のために上昇し、前記円盤状搬送器７３はこの後前記ＩＣ素子１０を挿入する切欠き７４が前記リニアフィーダー７１につながる位置で回転を停止する。
次に、図４（ｆ）に示すように、前記円盤状搬送器７３の切欠き７４に挿入した前記ＩＣ素子１０Ｃが前記異方導電性接着剤層４０の上方に位置すると、仮付用ピン７５で前記ＩＣ素子１０Ｃを前記切欠き７４から外し前記異方導電性接着剤層４０に固定し、前記異方導電性接着剤層４０を有するアンテナ回路２１を３ｍｍ移動した。上記動作を繰り返し前記アンテナ回路２１に形成した異方導電性接着剤層４０に４０個の前記ＩＣ素子１０を３ｍｍ間隔で配置した。このとき、前記円盤状搬送器７３の外周に有する切欠き７４は２４個、前記円盤状搬送器７３の回転速度は０．２５回転／秒、前記異方導電性接着剤層４０を有する第二の回路層３０の移動速度は１８ｍｍ／秒とした。
次に、図４（ｇ）に示すように、厚み５０μｍのポリエチレンテレフタレート基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた、幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記テープ状基材と同幅の前記異方導電性接着フィルム４０を８０℃でラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層４０付き第二の回路層３０とした。
次に、図４（ｈ）に示すように、異方導電性接着剤層４０付き第二の回路層３０と第一の回路層２０とを外形寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層４０付き第二の回路層３０側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、前記異方導電性接着剤層４０付き第二の回路層３０を第一の回路層２０の幅方向に並んだ前記ＩＣ素子１０及びアンテナ回路２１の１列分に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、前記ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第二の回路層３０及び第一の回路層２０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
次に、図４（ｉ）に示すように、プレス切断機を用いて１個の個片ずつに切断し、図２及び図３に示す形状のインレットを得た。
本工程を用いれば第１の実施の形態と同様に、前記ＩＣ素子１０の搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記第二の回路層３０を第一の回路層２０に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１の実施の形態と同様に、前記ＩＣ素子１０の実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第３の実施の形態＞
以下、第３の実施形態を説明する。
図３における図３（ｆ）までは第２の実施の形態と同様の工程を用いて、前記第一の回路層２０の加工を行い、前記異方導電性接着フィルムをアンテナ回路２１上にラミネートして異方導電性接着剤層４０を形成し、前記外部電極が向かい合った１組の各々の面に形成されたＩＣ素子１０を整列及び搬送して、アンテナ回路２１上の所定の位置に前記ＩＣ素子１０を個々に配置した。
次に、配置した前記ＩＣ素子１０上に、上記ラミネートした異方導電性接着フィルムと同幅の異方導電性接着フィルムを８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層４０を形成した。
次に、厚み５０μｍのポリエチレンテレフタレート基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた幅２ｍｍのテープ状基材を準備し、これを第二の回路層３０とした。前記第二の回路層３０のアルミニウム箔面側を前記ＩＣ素子１０に向け、外形寸法を基準にして前記異方導電性接着フィルムと重なるように位置合せをし、仮固定した。続いて第二の回路層３０側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、第二の回路層３０を前記ＩＣ素子１０及びアンテナ回路２１に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第二の回路層３０及び第一の回路層２０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
次に、プレス切断機を用いて１個の個片ずつに切断し、図２及び図３に示す形状のインレット構造を得た。
本工程を用いれば第１及び第２の実施の形態と同様に、前記ＩＣ素子１０の搬送及び配置に要した時間がインレット１個あたり０．１６７秒、前記第二の回路層３０を第一の回路層２０に接続するのに要した時間がインレット１個あたり０．３７５秒であった。圧着ヘッドを複数個用いれば、さらにインレット１個当りのタクト時間を短縮することができる。
また、第１及び第２の実施の形態と同様に、前記ＩＣ素子１０の実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
＜第４の実施の形態＞
まず、厚み５０μｍのポリエチレンテレフタレート基材２２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せたテープ状基材のアルミニウム箔面に、スクリーン印刷でエッチングレジストを形成した後、エッチング液に塩化第二鉄水溶液を用いて、アンテナ回路２１を連続して形成する。ここで、アンテナ回路２１の１個当りのアンテナの幅を２．５ｍｍ、スリット幅を０．５ｍｍ、アンテナ回路２１の形成ピッチを３ｍｍとした。
次に、第一の回路層２０上の所定の位置に、幅２ｍｍの異方導電性接着フィルム（ＡＣ−２０５２Ｐ−４５（日立化成工業（株）製））を８０℃でラミネートし、セパレータフィルムを剥がして異方導電性接着剤層４０を形成した。
次に、外部電極が向かい合った１組の各々の面に形成された縦横各０．４ｍｍで厚さ０．１５ｍｍのＩＣ素子１０を約３０００個準備し、高速チップマウンタに装着された高速バルクフィーダに投入した。高速バルクフィーダによって１列に整列して排出された前記ＩＣ素子１０を、高速チップマウンタを用いて順次第一の回路層２０上の所定の位置に搬送し、配置した。
次に、厚み５０μｍのポリエチレンテレフタレート基材３２に、厚み９μｍのアルミニウム箔を接着剤にて貼り合せた幅２ｍｍのテープ状基材のアルミニウム箔面上に、前記アルミニウム箔と同幅の前記異方導電性接着フィルムを８０℃でラミネートし、セパレータフィルムを剥がし、異方導電性接着剤層４０付き第二の回路層３０とした。
次に、異方導電性接着剤層４０付き第二の回路層３０と第一の回路層２０を外形寸法を基準にして所定の位置に合せ、仮固定した。続いて異方導電性接着剤層４０付き第二の回路層３０側から圧着ヘッドを降下し、圧力３ＭＰａ、温度１８０℃、加熱時間１５秒の条件で、異方導電性接着剤層４０付き第二の回路層３０を前記ＩＣ素子１０及びアンテナ回路２１に対して所定の位置に一括して加熱圧着するとともに、第一の回路層２０と第二の回路層３０との空隙を封止した。圧着ヘッドには、ＩＣ素子１０と第一の回路層２０及び第二の回路層３０の接続と、第二の回路層３０及び第一の回路層２０の接続が同時にできるように、前記ＩＣ素子１０の厚み分の突起を所定の位置に形成してある。
次に、プレス切断機を用いて１個の個片ずつに切断し、図２及び図３に示す形状のインレットを得た。
本工程を用いれば、前記ＩＣ素子１０の搬送及び配置に要した時間がインレット１個あたり０．２秒、前記第二の回路層３０を第一の回路層２０に接続するのに要した時間がインレット１個あたり０．３７５秒であった。
また、第１の実施の形態及び第２の実施の形態と同様に、前記ＩＣ素子１０の実装位置精度は所定の位置から±０．３ｍｍ以内に収まっており、位置ずれによる組み立て不良及び通信不良はなかった。
以上の実施例の結果をまとめて表１に示す。
Figure 0004386038
なお、本実施の形態によると、インレット１個当たりの生産タクト時間を１秒程度又は１秒以下に短縮することができ、それによってコストも低減できる。また、良好な通信特性も得られる。また、異方導電性接着剤等のより安価な材料を使用することによりさらなるコスト低減が可能である。

Claims (17)

  1. 両面に電極が形成されたＩＣ素子と、第一及び第二の回路層とを含む電子装置の製造方法において、
    前記ＩＣ素子の一方の電極と前記第一の回路層と、前記ＩＣ素子の他方の電極と前記第二の回路層と、前記第一及び第二の回路層とを電気的に接続することを特徴とし、
    前記第一または第二の回路層のいずれか一方及び前記ＩＣ素子を別々に連続供給しながら接続面の位置合わせをする工程を含むこと
    を特徴とする電子装置の製造方法。
  2. 請求の範囲第１項に記載の電子装置の製造方法において、
    前記ＩＣ素子を連続供給する工程が、
    ＩＣ素子保持部を少なくとも１個以上有するＩＣ素子搬送器の前記ＩＣ素子保持部に前記ＩＣ素子を個々に保持させる工程と、
    前記搬送器の搬送部を動かすことにより前記保持させたＩＣ素子を搬送する工程と
    を含む電子装置の製造方法。
  3. 請求の範囲第２項に記載の電子装置の製造方法において、
    前記ＩＣ素子搬送器が円盤状であること
    を特徴とする電子装置の製造方法。
  4. 請求の範囲第２項に記載の電子装置の製造方法において、
    前記ＩＣ素子保持部の形状が切欠き状であること
    を特徴とする電子装置の製造方法。
  5. 請求の範囲第２項に記載の電子装置の製造方法において、
    前記搬送器の前記ＩＣ素子保持部に前記ＩＣ素子を個々に保持させる工程が、
    ＩＣ素子整列供給器を用いて前記ＩＣ素子を前記ＩＣ素子保持部に個々に保持させること
    を特徴とする電子装置の製造方法。
  6. 請求の範囲第５項に記載の電子装置の製造方法において、
    前記ＩＣ素子整列供給器がリニアフィーダーであること
    を特徴とする電子装置の製造方法。
  7. 請求の範囲第５項に記載の電子装置の製造方法において、
    前記ＩＣ素子整列供給器が高周波整列型フィーダーであること
    を特徴とする電子装置の製造方法。
  8. 請求の範囲第１項に記載の電子装置の製造方法において、
    前記ＩＣ素子の電極と前記第一及び第二の回路層の少なくとも１層との電気的な接続を、
    異方導電性接着層を介して行うこと
    を特徴とする電子装置の製造方法。
  9. 請求の範囲第１項に記載の電子装置の製造方法において、
    前記接続面の位置合わせをする工程の後、
    前記ＩＣ素子の電極と前記第一及び第二の回路層の少なくとも１層とを一括して接続する工程
    を含む電子装置の製造方法。
  10. 請求の範囲第９項に記載の電子装置の製造方法において、
    前記一括して接続する方法が加熱圧着によること
    を特徴とする電子装置の製造方法。
  11. 請求の範囲第１０項に記載の電子装置の製造方法において、
    前記加熱圧着によって、前記第一及び第二の回路層との空隙を封止すること
    を特徴とする電子装置の製造方法。
  12. 請求の範囲第９項に記載の電子装置の製造方法において、
    複数の前記ＩＣ素子の電極と第一及び第二の回路層の少なくとも１層とを一括して接続する工程の後に、
    連続している複数の前記ＩＣ素子付回路層を１個ずつの個片に切断する工程を有すること
    を特徴とする電子装置の製造方法。
  13. 請求の範囲第１項に記載の電子装置の製造方法において、
    前記第一及び第二の回路層の少なくとも１層の表面に導電層が形成されていること
    を特徴とする電子装置の製造方法。
  14. 請求の範囲第１項に記載の電子装置の製造方法において、
    前記第一及び第二の回路層の少なくとも１層がスリットを有すること
    を特徴とする電子装置の製造方法。
  15. 請求の範囲第１１項に記載の電子装置の製造方法において、
    前記導電層がアルミニウムを含むこと
    を特徴とする電子装置の製造方法。
  16. 請求の範囲第１１項に記載の電子装置の製造方法において、
    前記第１及び第２の金属箔の少なくとも一方が有機樹脂からなるベース基材に支持されており、前記有機樹脂は、塩化ビニル樹脂（ＰＶＣ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、グリコール変性ポリエチレンテレフタレート（ＰＥＴＧ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート樹脂（ＰＣ）、２軸延伸ポリエステル（Ｏ−ＰＥＴ）、ポリイミド樹脂から選択されることを特徴とする電子装置の製造方法。
  17. 請求の範囲第１１項に記載の電子装置の製造方法において、前記第１及び第２の金属箔の少なくとも一方が紙からなる前記ベース基材に支持されていることを特徴とする電子装置の製造方法。
JP2005517010A 2004-01-15 2005-01-07 電子装置の製造方法 Active JP4386038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004008313 2004-01-15
JP2004008313 2004-01-15
PCT/JP2005/000095 WO2005069205A1 (ja) 2004-01-15 2005-01-07 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005069205A1 JPWO2005069205A1 (ja) 2007-12-27
JP4386038B2 true JP4386038B2 (ja) 2009-12-16

Family

ID=34792223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517010A Active JP4386038B2 (ja) 2004-01-15 2005-01-07 電子装置の製造方法

Country Status (7)

Country Link
US (1) US20070161154A1 (ja)
EP (1) EP1713020A4 (ja)
JP (1) JP4386038B2 (ja)
KR (1) KR100841825B1 (ja)
CN (1) CN100476869C (ja)
TW (1) TWI266245B (ja)
WO (1) WO2005069205A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237517A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7776654B2 (en) * 2005-04-18 2010-08-17 Hitachi Chemical Co., Ltd. Method of producing electronic apparatus
DE102012212996B4 (de) * 2012-07-24 2018-06-28 Toru Takita Verfahren zur Herstellung eines Inlays für eine Chipkarte
CN113948848B (zh) * 2021-12-20 2022-04-12 成都瑞迪威科技有限公司 一种接地良好的天线互联结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
JP3339390B2 (ja) * 1997-11-12 2002-10-28 株式会社村田製作所 電子部品の搬送装置
DE19962194A1 (de) 1999-12-22 2001-06-28 Flexchip Ag Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder
JP2001217380A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP4433629B2 (ja) 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP2002366917A (ja) 2001-06-07 2002-12-20 Hitachi Ltd アンテナを内蔵するｉｃカード
US6732498B2 (en) * 2001-06-29 2004-05-11 Mars, Incorporated Vacuum assisted cut-and-seal apparatus with transfer wheel
JP2003069294A (ja) * 2001-08-24 2003-03-07 Oji Paper Co Ltd Ｉｃチップの実装装置
JP2003194724A (ja) * 2001-12-26 2003-07-09 Tokyo Weld Co Ltd ワークの外観検査装置および外観検査方法
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
JP3803085B2 (ja) * 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US8273605B2 (en) * 2003-12-05 2012-09-25 Hitachi Chemical Co., Ltd. Manufacturing method for electronic device having IC chip and antenna electrically connected by bridging plate

Also Published As

Publication number Publication date
KR100841825B1 (ko) 2008-06-26
TWI266245B (en) 2006-11-11
US20070161154A1 (en) 2007-07-12
EP1713020A4 (en) 2009-03-25
CN1910595A (zh) 2007-02-07
CN100476869C (zh) 2009-04-08
KR20060101789A (ko) 2006-09-26
WO2005069205A1 (ja) 2005-07-28
TW200539037A (en) 2005-12-01
EP1713020A1 (en) 2006-10-18
JPWO2005069205A1 (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4737505B2 (ja) Ｉｃタグインレット及びｉｃタグインレットの製造方法
JP4697228B2 (ja) 電子装置の製造方法
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
JP4386023B2 (ja) Ｉｃ実装モジュールの製造方法および製造装置
JP4353181B2 (ja) 電子装置の製造方法
JP4518024B2 (ja) 電子装置
JP4386038B2 (ja) 電子装置の製造方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP4809648B2 (ja) 電子装置の製造方法
JP2006195796A (ja) Ｉｃタグ及びｉｃタグインレット
JP2000091473A (ja) 電気回路の封止構造体の製造方法および該封止構造体
JP2000208667A (ja) 積層基板製造方法、積層基板製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3